JPS5862905A - Class-a power amplifying circuit - Google Patents

Abstract

PURPOSE:To attain class-A power amplification with high efficiency without distortion, by applying an output of a current source controlled in response to a difference between a neutral voltage of a floating voltage source and a circuit output voltage to an output amplifying element. CONSTITUTION:When a signal is inputted from a class-A amplifier voltage amplifying stage 1 and an input of output transistors (TR) Q3, Q4 being complementary in a class-A amplifying stage 3 is at a positive half cycle, the circuit output goes to a positive level accordingly. Thus, the current of a level comparison TRQ9 is increased. Then, the current of a current source output TRQ11 is accordinly increased and a collector current and voltage in response to the input level is applied to the TRQ3. As to the negative half cycle, the current and voltage in response to the input is applied to the collector of the TRQ4 in response to the input. In this case, since TRs Q9, Q1 are controlled in response to the difference between the circuit output voltage and a neutral point voltage of a floating voltage E0, the circuit output voltage is controlled so as to be equal to the neutral point voltage of the voltage E0. Thus, the saturation of an output TR can be prevented and no signal distortion can be produced.

Description

【発明の詳細な説明】 本発明は電力増幅回路に関し、特にオーディオ機器等に
使用されるＡ級電力増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power amplifier circuit, and particularly to a class A power amplifier circuit used in audio equipment and the like.

スピーカ等の負荷を電力駆動するためのアンプにはＡ級
及びＢ級の８ＥＰＰ（シングルエンデツドプッシュプル
）増幅回路がある。Ａ級増幅回路では、１対の出力増幅
素子が常に能動領域で動作し遮断領域へ移行することが
ないのでスイッチングによる歪は生じない利点があるが
、直流電流を信号印加時は勿論無信号時にも流す必要が
あり熱損失が大となって効率が著□しく低下する欠点が
ある。There are 8EPP (single-ended push-pull) amplifier circuits of class A and class B as amplifiers for driving loads such as speakers. In class A amplifier circuits, a pair of output amplifying elements always operate in the active region and never shift to the cut-off region, so there is no distortion due to switching. This has the disadvantage that heat loss is large and efficiency is significantly reduced.

Ｂ級増幅回路では、Ａ級のものに比し直流電流をほぼ零
としうるので熱損失は少なく効率が良好であるが、出力
増幅素子が交互に遮断領域へ移行するのでスイッチング
歪が発生する欠点がある。In class B amplifier circuits, compared to class A circuits, the DC current can be reduced to almost zero, so there is less heat loss and the efficiency is good, but the disadvantage is that switching distortion occurs because the output amplifier elements alternately shift to the cut-off region. There is.

従って、Ａ級及びＢ級増幅回路の両者の利点を併せもっ
てから両者の欠点を排除すべく、第１図に示す回路方式
が用いられている。図において、入力信号はＡ級アンプ
の電圧増幅段１により電圧増幅されてドライバ段２のコ
ンプリメンタリなトランジスタＱ、、Ｑ、のベース入力
となる。この各ドライバトランジスタＱ、、Ｑ２のエミ
ッタ出力がＡ級電力増幅段３のコンプリメンタリな出力
トランジスタＱ、、Ｑ、の各ベース駆動信号となり、こ
れらエミッタ出力が抵抗Ｒ０及びＲ２を夫々介して図示
せぬスピーカ等の負荷を電力駆動するもので、１〜３の
回路がＡ級電力増幅器として動作する。Therefore, in order to combine the advantages of both class A and class B amplifier circuits and eliminate the disadvantages of both, the circuit system shown in FIG. 1 is used. In the figure, the input signal is voltage amplified by a voltage amplification stage 1 of a class A amplifier and becomes the base input of complementary transistors Q, , Q, of a driver stage 2. The emitter outputs of the respective driver transistors Q, , Q2 become base drive signals for the complementary output transistors Q, , Q, of the class A power amplification stage 3, and these emitter outputs are transmitted via resistors R0 and R2, respectively. It drives a load such as a speaker with electric power, and circuits 1 to 3 operate as a class A power amplifier.

このＡ級増幅器におけるドライバ段２の動作電源は回路
電源上Ｂが用いられており、電力増幅段３の直流電圧供
給は、出力トランジスタＱ、、Ｑ、の電源供給端である
コレクタ端子α−す間にフローティングな状態で設けら
れた電圧源Ｅ。によりなされており、よってこのコレク
タ端子ａ’−ｂ間を常に一定電圧Ｅ。とするようになっ
ている。The circuit power supply B is used as the operating power supply for the driver stage 2 in this class A amplifier, and the DC voltage supply for the power amplification stage 3 is from the collector terminal α, which is the power supply terminal of the output transistors Q, , Q. Voltage source E provided in a floating state between. Therefore, a constant voltage E is always applied between collector terminals a' and b. It is designed to be.

一方、Ａ級電力増幅器の入力信号と同一信号を入力とす
る電圧増幅段４と、この増幅出力により駆動されるドラ
イバトランジスタＱ、、Ｑ、よりなるドブ９７段５とを
含んでいる。尚、トランジスタＱ、、Ｑ、のベース間の
Ｅｌ及びＥ、はバイアス発生回路を示している。更に、
このドライバトランジスタＱ、　、　Ｑ、のコレクタ出
力により駆動されてＢ級動作をなす互いにコンプリメン
タリな１対のトランジスタＱ、、Ｑ、かもなるＢ級電力
増幅段６が設けられている。ドライバトランジスタＱ、
；Ｑ、の各コレク、　タと電源十Ｂとの間には、ダイオ
ードＤ、と抵抗Ｒ３°及びダイオードＤ２と抵抗′ＦＬ
４との直列接続回路が設けられており、トランジスタＱ
、、Ｑ、の各コレクタ電流が出力トランジスタＱ７．Ｑ
、へ夫々転送されて、これらコレクタ出力電流がＡ級増
幅器の出カドランジス、りＱ３．Ｑ、の各コレクタ端子
ａ、　　ｂへ供給されるようになっている。尚、抵抗Ｒ
，，Ｆｔ６はＢ級トランジスタＱ、、Ｑ、のエミッタ抵
抗を示している。On the other hand, it includes a voltage amplification stage 4 which inputs the same signal as the input signal of the A-class power amplifier, and a dob97 stage 5 including driver transistors Q, , Q, which are driven by the amplified output. Note that El and E between the bases of transistors Q, , Q indicate a bias generation circuit. Furthermore,
A class B power amplification stage 6 is provided which includes a pair of mutually complementary transistors Q, , Q, which are driven by the collector outputs of the driver transistors Q, , Q, and perform class B operation. driver transistor Q,
Between the collectors of Q and the power supply 1B, there are a diode D and a resistor R3, and a diode D2 and a resistor FL
A series connection circuit with transistor Q is provided.
, , Q, the respective collector currents of output transistors Q7. Q
, and these collector output currents are transferred to the output transistors of the class A amplifier, Q3. It is designed to be supplied to collector terminals a and b of Q, respectively. Furthermore, the resistance R
,,Ft6 indicates the emitter resistance of the B class transistors Q, ,Q.

ここで、入力信号の半サイクルにおいてトランジスタＱ
、がオンでトラン−ジスタＱ８がオフにあるものとする
と、トランジスタＱ、のコレクタには入力信号レベルに
応じた電流及び電圧が現われる。このコレクタ出力がＡ
級トランジスタＱ、のコレクタ（ａ）に印加され、この
出力レベルのＥ。だけレベルシフトされた低い電圧がト
ランジスタＱ、のコレクタ（ｂ）に印加されることにな
る。従って、トランジスタＱ、、Ｑ、の電流及び図示せ
ぬ負荷への電流がＢ級アンプＱ７のコレクタ出力から供
給されると共に、トランジスタＱ、、Ｑ、のコレクタ（
α−ｈ）間には、常に一定電圧Ｅ０が印加される。Here, in a half cycle of the input signal, transistor Q
, is on and transistor Q8 is off, a current and a voltage depending on the input signal level appear at the collector of transistor Q. This collector output is A
This output level E is applied to the collector (a) of a class transistor Q. A lower voltage, level shifted by , will be applied to the collector (b) of transistor Q. Therefore, the current of the transistors Q, ,Q, and the current to the load (not shown) are supplied from the collector output of the class B amplifier Q7, and the collector (
A constant voltage E0 is always applied between α and h).

入力信号の他の半サイクルにおいては、上記と反対にＢ
級トランジスタＱ、のみがオンとなり、入力レベルに応
じた電流及び電圧がＡ級トランジスタＱ、のコレクタｂ
に供給され、トランジスタＱ、のコレクタαにはそれよ
りＥｏだけ高い電圧が供給さ′ゎ６゜よよ９、より□工
辱フイ７ヶ７ヶ２６のない回路となるものである。尚、
電源Ｅ。の抵抗Ｒ，，Ｒ，による中点電圧が抵抗Ｒ，，
，Ｔｔ、。蜘より電圧増幅段４へ帰還されている。In the other half cycle of the input signal, B
Only the class transistor Q is turned on, and the current and voltage according to the input level are applied to the collector b of the class A transistor Q.
, and a voltage Eo higher than that is supplied to the collector α of the transistor Q, resulting in a circuit without any artificial fins 7, 7, 26. still,
Power supply E. The midpoint voltage due to the resistors R,, R, is the resistor R,,
,Tt,. It is fed back from the spider to the voltage amplification stage 4.

かかる回路においては、Ａ級及びＢ級増幅器の各電圧利
得は共に略等しく設定される必要がありかつ回路が複雑
化して設計が困難となる欠点があり、またＡ級及びＢ級
の画壇幅器の周波数や位相、特性が均一でないと出力が
クリップされる現象が生じ歪の発生を招来する欠点もあ
る。更には、電源投入時や過大入力時に画壇−器が独立
して動作する関係上、出力トランジスタが飽和して異常
動作をすることがある。In such a circuit, the voltage gains of both class A and class B amplifiers need to be set approximately equal, which makes the circuit complicated and difficult to design. If the frequency, phase, and characteristics of the output are not uniform, the output may be clipped, resulting in distortion. Furthermore, since the output transistor operates independently when the power is turned on or when an excessive input is applied, the output transistor may become saturated and malfunction.

本発明の目的は上記欠点を排除して高効率でかつ無歪の
Ａ級電力増幅回路を提供することである。An object of the present invention is to eliminate the above-mentioned drawbacks and provide a highly efficient and distortion-free class A power amplifier circuit.

本発明によるＡ級電力増幅回路は、Ａ紐出力増幅素子の
電源供給端子間に設けられたフローティング電圧源の中
点電圧と回路出力電圧との差に応じて夫々電流出力が制
御される電流源を、回路電源（十Ｂ）と１対の増幅素子
のの電源供給端子との間に夫々設けるようにし、これら
電流源の出力を１対のＡ級動作をなすコンプリメンタリ
な出力増幅素子へ供給するようにしたことを特徴として
いる０ 以下に、本発明を図面により説明する。。The class A power amplifier circuit according to the present invention is a current source whose current output is controlled according to the difference between the midpoint voltage of the floating voltage source provided between the power supply terminals of the A-string output amplifier element and the circuit output voltage. are respectively provided between the circuit power supply (10 B) and the power supply terminals of the pair of amplifier elements, and the outputs of these current sources are supplied to the pair of complementary output amplifier elements operating in class A operation. The present invention will be described below with reference to the drawings. .

第２図は本発明の一実施例の回路図であり、第１図と同
等部分は同一符号により示されている。FIG. 2 is a circuit diagram of an embodiment of the present invention, and parts equivalent to those in FIG. 1 are designated by the same reference numerals.

Ａ級アンプの電圧増幅ｖ１、ドライバ段２及びＡ級電力
増幅段３の各構成は第１図と同等であり、またＡ吸出力
トランジスタＱ、、Ｑ、のコレクタ（ａ−ｂ）間にフロ
ーティング電圧源Ｅｏが設けられて出力トランジスタＱ
、、Ｑ、のＡ級バイアス電流を決定していることは第１
図Ω例と同様である。The configurations of the voltage amplification v1, driver stage 2, and class A power amplification stage 3 of the class A amplifier are the same as those shown in FIG. A voltage source Eo is provided and the output transistor Q
The first thing that determines the class A bias current of , ,Q is
Figure Ω is similar to the example.

このフローティング電圧源Ｅ０の中点電圧を検知すべく
、等しい値の抵抗Ｒ，，Ｒ，の直列接続分圧回路がこの
電圧源８０間に設けられている。尚、本例では抵抗Ｒ１
とＲ８との間に電圧源Ｅ、が設けられており、これは後
述する比較用トランジスタＱ、、　Ｑ、。更には電流源
トランジスタＱ＊＋　ｅ　ＱＩＬのノくイアスミ流設定
用直流電圧として用いられる。上記中点電圧から電圧Ｅ
、だけ負及び正方向に夫々レベルシフトされた電圧が抵
抗Ｒ１１＋　”Ｉ２を夫々介してレベル比較用のＮＰＮ
及びＰＮＰ　）ランジスタＱ、、Ｑ、。の各エミッタへ
印加されており、トランジスタＱ＠　＊　ＱＩＧのベー
スには共にアンプ出力電圧が印加されて（・る。In order to detect the midpoint voltage of this floating voltage source E0, a voltage dividing circuit connected in series with resistors R, , R, of equal value is provided between this voltage source 80. In addition, in this example, the resistor R1
A voltage source E is provided between R8 and R8, which is connected to comparison transistors Q, Q, which will be described later. Further, it is used as a DC voltage for setting the current of the current source transistor Q*+e QIL. Voltage E from the above midpoint voltage
, the voltages level-shifted in the negative and positive directions, respectively, are transferred to the NPN for level comparison via the resistors R11+''I2, respectively.
and PNP) transistors Q,,Q,. The amplifier output voltage is applied to the base of the transistor Q@*QIG.

このトランジスタＱｓ　？　ＱＩＧによる出力を入力と
するカレントミオ−形式の電流源７及び８カー設けられ
ている。電流源７はトランジスタＱ、のコレクタ出力を
入力とするダイオードＤ′、と出力トランジスタＱｏと
を有し、抵抗ＲＩ、ｓ　Ｒ，、が電流転医比（電流ゲイ
ン）を決定するもので、本例で＆ま電流ゲインを大に設
定して出力トランジスタＱｌｌの電流駆動能力を大とす
る。同じく、電流源８はＰＮＰ　）ランジスタＱ、。の
コレクタ出力を入力とするダイオ−）’Ｄ、　トＮＰＮ
　出力トランジスタＱ＋ｔとを有し、抵抗ｎ１４゜ＲＩ
６が電流ゲインを定めるもめで、この−路８でも出力ト
ランジスタＱＩ！の電流駆動能力が大となるようになさ
れ【いる。This transistor Qs? Current sources 7 and 8 of the current myo type are provided which receive the output from the QIG as input. The current source 7 has a diode D' whose input is the collector output of the transistor Q, and an output transistor Qo, and the resistors RI, sR, determine the current transfer ratio (current gain). In the example, &ma current gain is set to a large value to increase the current drive capability of the output transistor Qll. Similarly, the current source 8 is a PNP transistor Q. A diode whose input is the collector output of
It has an output transistor Q+t and a resistor n14゜RI.
6 is a struggle to determine the current gain, and even in this - path 8, the output transistor QI! The current driving capability of the device is increased.

これら出力トランジスタのフレフタ出力電流がＡ級出力
トランジスタＱ、、Ｑ、のコレクタ端子α。The flefter output currents of these output transistors are the collector terminals α of the class A output transistors Q, ,Q.

ｂに夫々供給されており、これら電流源７，８は等測的
に回路電源上ＢとＡ級出力トランジスタＱ、。These current sources 7 and 8 are isometrically connected to the circuit power supply B and the class A output transistor Q, respectively.

Ｑ、のコレクタ端子α、ｂとの間に夫々設けられている
ことになる。Q, and collector terminals α and b, respectively.

かかる構成において、無信号時には出力は零ボルト上ア
リ、Ａ級トランジスタＱ１．　Ｑ、の直流ノ（イアスミ
流はフローティング電圧Ｅ０により決定されるから、こ
の電圧Ｅ。を小１娯選定すればアイドル電流を小とし得
る。一方、レベル比較用トランジスタＱ９　＋　ＱＩＯ
の各ベースには零電圧が印加されており、各エミッタに
は電圧Ｅ０の中点電圧をＥ、たけ負及び正ヘシフトした
電圧が夫々印加されてｔ・るから、この電圧Ｅ、に応じ
た等しい電流が各トランジスタＱｏｔ　ＱＩＯに流れて
、これがカレントミラー回路７，８によりトランジスタ
Ｑｌｌ　ｅ　Ｑ＋□へ転送される。このトランジスタＱ
１１からの直流バイアス°電流出力は抵抗Ｒ７，Ｒ，を
経てトランジスタＱＩ！へ流入するものである。この状
態においては、回路出力電圧とフローティング電圧Ｅ。In this configuration, when there is no signal, the output is above zero volts, and the class A transistor Q1. Since the DC current of Q is determined by the floating voltage E0, the idle current can be made small by selecting a small voltage E0.On the other hand, the level comparison transistor Q9 + QIO
Zero voltage is applied to each base of , and voltages obtained by shifting the midpoint voltage of voltage E0 to E, positive and negative are applied to each emitter. Equal currents flow through each transistor Qot QIO and are transferred by current mirror circuits 7, 8 to transistors Qll e Q+□. This transistor Q
The DC bias ° current output from 11 passes through resistors R7, R, and then to transistor QI! This is what flows into the country. In this state, the circuit output voltage and the floating voltage E.

との中点は共に零ボルトとなって平衡している。The midpoints of both are zero volts and are in equilibrium.

信号が入力されてトランジスタＱ、、Ｑ、のベース入力
が正の半サイクルになると、回路出力もそれ２に応じて
正レベルに振れる。これはＡ級トランジスタＱ、、Ｑ、
がエミッタフォロワ出力型式のためである。従って、ト
ランジスタＱ、のベース入力は正方向に振れるから、ト
ランジスタＱ、の電流は増大する。よって、トランジス
タＱｏの電流もぞれに応じて増大し：ＣＡ級）切二トラ
ンジスタＱ３へ入力レベルに応じたコレクタ電流及び電
圧が供給される。When a signal is input and the base inputs of transistors Q, , Q, become a positive half cycle, the circuit output also swings to a positive level accordingly. This is a class A transistor Q,,Q,
This is for the emitter follower output type. Therefore, since the base input of transistor Q swings in the positive direction, the current of transistor Q increases. Therefore, the current of the transistor Qo increases accordingly, and a collector current and voltage corresponding to the input level are supplied to the CA class transistor Q3.

負の半サイクルについても、トランジスタＱ４のコレク
タにはトランジスタＱ＋２より入力に応じた電流及び電
圧が供給される。Also in the negative half cycle, the collector of the transistor Q4 is supplied with current and voltage according to the input from the transistor Q+2.

この時、トランジスタＱ、、Ｑ、。は回路出力電圧とフ
ローティング電圧Ｅ、の中点電圧との差に応じて制御さ
れるから、回路出力電圧をフローティング電圧Ｒ０の中
点電圧に常に等しくするようトランジスタＱｌｌ　＋　
Ｑ１０の導通状態がコントロールされることになる。こ
うすることにより、いかなる場合にも回路出力を電圧Ｅ
２の中点とするように回路が動作するから、第１図の例
に比し簡単な構成で出力トランジスタの飽和が防止され
信号歪の発生が阻止される。At this time, transistors Q,,Q,. is controlled according to the difference between the midpoint voltage of the circuit output voltage and the floating voltage E, so the transistor Qll+ is controlled so that the circuit output voltage is always equal to the midpoint voltage of the floating voltage R0.
The conduction state of Q10 will be controlled. By doing this, the circuit output is kept at voltage E in any case.
Since the circuit operates so as to set the midpoint of 2, saturation of the output transistor is prevented with a simpler configuration than in the example of FIG. 1, and signal distortion is prevented from occurring.

第３図は本発明の他の実施例回路図であり、第２図と同
等部分は同一符号により示されている。FIG. 3 is a circuit diagram of another embodiment of the present invention, in which parts equivalent to those in FIG. 2 are designated by the same reference numerals.

回路出力電圧とフローティング電圧Ｅ。の中点電圧との
レベル比較のために、差動トランジスタＱ９　ｅＱ＋３
及びＱ＋ｏｔ　Ｑ１０より成る差動アンプが用いられて
おり、トランジスタＱｅｔ　Ｑｔｏのベースに回路出力
が、トランジスタＱＩ３　ｖ　Ｑ１４のベースに抵抗Ｒ
，，Ｒ’。Circuit output voltage and floating voltage E. For level comparison with the midpoint voltage of differential transistor Q9 eQ+3
and Q+ot Q10, the circuit output is connected to the base of the transistor Qet Qto, and the resistor R is connected to the base of the transistor QI3 v Q14.
,,R'.

による中点電圧が夫々印加されている。トランジスタＱ
ｏ、　Ｑ＋ｓ及びＱｔｏ　ｌ　Ｑ１０の各共通エミッタ
端子とフローティング電源Ｅｏの両端子間には夫々電流
供給用抵抗Ｒ，，、Ｒ，、が夫々設けられている。他の
構成は第３図のそれと同等であってその説明は省略する
。A midpoint voltage is applied to each. transistor Q
Current supply resistors R, , , R, , , , , , , , , , , , , , , , , , , , , , , , , are provided between the common emitter terminals of the floating power supply Eo and the common emitter terminals of the floating power supply Eo. The other configurations are the same as those shown in FIG. 3, and their explanation will be omitted.

本例においても、第２図の例と同様に回路出力が常に７
０−ティング電源・電圧Ｅ。の−中点になるよ゛うに動
作することになり、また比較回路部が差動アンプ構成の
ために第２図の場合よりも特性が良好となる利点がある
。In this example as well, the circuit output is always 7 as in the example in Figure 2.
0-ting power supply/voltage E. Since the comparator circuit section has a differential amplifier configuration, there is an advantage that the characteristics are better than in the case of FIG. 2.

このように、本発明によれば、極めて簡単な構成で、従
来のＢ級増幅回路を電源として別に設ける回路に比し回
路異常動作を防止することができ、高効率でかつ高性能
のＡ級パワーアンプとなるものである。As described above, according to the present invention, with an extremely simple configuration, abnormal circuit operation can be prevented compared to a conventional circuit in which a class B amplifier circuit is separately provided as a power supply, and a highly efficient and high performance class A amplifier circuit can be realized. This is a power amplifier.

【図面の簡単な説明】 第１図は従来の高効率Ａ級アンプの回路図、第２図及び
第３図は本発明の実施例の回路図である。 主要部分の符号の説明 ３　・・・・・・・・・Ａ級パワーアンプ段７．８・・
・・・・電流源 Ｑ、、Ｑ、・・・・・・Ａ紐出力パワー素子Ｑｌｌｔ　
ＱＩＧ・・・レベル比較用トランジスタＱｌｌ　＋　Ｑ
＋！・・・電流源出力トランジスタＥ０　　　・・・・
・・フローティング電圧源出願人　　パイオニア株式会
社 代理人　　弁理士　藤村元　彦 尾、３　凹BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of a conventional high efficiency class A amplifier, and FIGS. 2 and 3 are circuit diagrams of an embodiment of the present invention. Explanation of symbols of main parts 3 ・・・・・・・・・Class A power amplifier stage 7.8...
...Current source Q,,Q, ...A string output power element Qllt
QIG...Level comparison transistor Qll + Q
+! ... Current source output transistor E0 ...
...Floating voltage source applicant Pioneer Co., Ltd. agent Patent attorney Hikoo Fujimura Moto, 3 concave

Claims (2)

【特許請求の範囲】[Claims] （１）互いにＡ級動作をなすコンプリメンタリな１対の
出力増幅素子と、前記出力増幅素子の電源供給端子間に
設けられたフローティング電圧源と、回路出力電圧と前
記フローティング電圧源の中点電圧との差に応じた比較
出力を発生する電圧比較手段と、前記比較出力により出
力電流が夫々制御され回路電源と前記出力増幅素子の電
源供給端子との間に夫々設けられてこれら出力電流を前
記ｌ対の出力増幅素子へ夫々供給する電流源とを含むこ
とを特徴とするＡ級電゛力増幅回路。(1) A pair of complementary output amplification elements that each perform class A operation, a floating voltage source provided between the power supply terminals of the output amplification elements, and a circuit output voltage and a midpoint voltage of the floating voltage sources. and a voltage comparison means for generating a comparison output according to the difference between the output currents and the output currents respectively controlled by the comparison outputs. A class A power amplifier circuit comprising a current source that supplies each of the pair of output amplifier elements. （２）前記電圧比較手段は差動アンプ構成であることを
特徴とする特許請求の範囲第１項記載の回路。(2) The circuit according to claim 1, wherein the voltage comparison means has a differential amplifier configuration.