JPS5861655A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5861655A JPS5861655A JP16060281A JP16060281A JPS5861655A JP S5861655 A JPS5861655 A JP S5861655A JP 16060281 A JP16060281 A JP 16060281A JP 16060281 A JP16060281 A JP 16060281A JP S5861655 A JPS5861655 A JP S5861655A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metallic wiring
- input
- semiconductor device
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000002265 prevention Effects 0.000 abstract 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241001365914 Taira Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は耐圧特性を改善した半導体装置に関する。
従来の半導体装置として、例えば、第１図（イ）、（ロ
）に示すものがあり１例えば、アルミニウムの入力パッ
ド用金属配線−１（パッド部１０および配線部２０を有
する。以下省略）と、絶縁ゲート型電界効果トランジス
タのゲート電極（図示せず）ｋ接続される多結晶シリコ
ン層３（所定の抵抗値を有し、入力ゲート保護回路とし
て働く）と。
）に示すものがあり１例えば、アルミニウムの入力パッ
ド用金属配線−１（パッド部１０および配線部２０を有
する。以下省略）と、絶縁ゲート型電界効果トランジス
タのゲート電極（図示せず）ｋ接続される多結晶シリコ
ン層３（所定の抵抗値を有し、入力ゲート保護回路とし
て働く）と。
多結晶シリコン層３を絶縁し、金属配線１と多結晶シリ
コン層３を接続するコンタクトホール２を有し東第１の
シリコン酸化膜層４と、多結晶シリコン層３とシリコン
基板５を絶縁する第２のシリコン酸化膜層６″ｆ有して
いる。
コン層３を接続するコンタクトホール２を有し東第１の
シリコン酸化膜層４と、多結晶シリコン層３とシリコン
基板５を絶縁する第２のシリコン酸化膜層６″ｆ有して
いる。
以上の構成において、金属配線ｌから多結晶シリコン層
３を介して電界効果トランジスタのゲート電極ｒゲート
電圧を印加することによってドレイン電流を制御するこ
とができる。
３を介して電界効果トランジスタのゲート電極ｒゲート
電圧を印加することによってドレイン電流を制御するこ
とができる。
しかし、従来の半導体装置にあっては、第１のシリコン
酸化膜層４が多結晶シリコン層３の、終端部で段状にな
っているため、金属配線ｌは裏面にエッヂ部ａを有して
形成せざるを得なかった。また、従来パッド部は矩形状
に形成されエッヂ部すを有するように蒸着されている。
酸化膜層４が多結晶シリコン層３の、終端部で段状にな
っているため、金属配線ｌは裏面にエッヂ部ａを有して
形成せざるを得なかった。また、従来パッド部は矩形状
に形成されエッヂ部すを有するように蒸着されている。
そのため１例えば、該半導体装置が車両に搭載された場
合、例えば、配電器のオン、オフ操作の電流変化によっ
て誘導される４００〜５００ボルトの高周波サージが金
属配ｌｓ１に入力すると該エッチ部ａ、ｂｌｃ電界が集
中して第１および第２のシリコン酸化膜層４．６が絶縁
破壊を生じる恐れがある。
合、例えば、配電器のオン、オフ操作の電流変化によっ
て誘導される４００〜５００ボルトの高周波サージが金
属配ｌｓ１に入力すると該エッチ部ａ、ｂｌｃ電界が集
中して第１および第２のシリコン酸化膜層４．６が絶縁
破壊を生じる恐れがある。
本発明は、上記に鑑みてなされたものであり入力パッド
用金属配線が高周波サージを入力゛しても第１、ＩＩ２
のシリコン酸化膜すなわち酸化膜絶縁層が絶縁破壊を生
じないように耐圧特性を改善するため、多結晶シリコン
層等の抵抗層を前記金属配線の周縁輪郭線を含む範囲に
延ばすことにより入力パッド用金属配線に電界が集中す
るエッヂ部を形成しないよう圧した半導体装置を提供す
るものである。
用金属配線が高周波サージを入力゛しても第１、ＩＩ２
のシリコン酸化膜すなわち酸化膜絶縁層が絶縁破壊を生
じないように耐圧特性を改善するため、多結晶シリコン
層等の抵抗層を前記金属配線の周縁輪郭線を含む範囲に
延ばすことにより入力パッド用金属配線に電界が集中す
るエッヂ部を形成しないよう圧した半導体装置を提供す
るものである。
以下本発明による半導体装置を詳細に説明する。
第２図ｓ）、 ｔｐ）、 ｒうは本発明の第１よや第３
の実施例を示しているが、第１図（イ）、仲）と同一の
部分は同一の引用数字で示しているので重複する説明は
省略する。
の実施例を示しているが、第１図（イ）、仲）と同一の
部分は同一の引用数字で示しているので重複する説明は
省略する。
第２図（へ）は本発明の第１の実施例を示し１４．多結
晶シリプン層３を金属配線ｌの周縁を含むよう図中配線
五の左端の下まで延ばすことによって金属配線ｌの裏面
に基板５に対向するエッチ部を形成しないようにした本
のである。第２図←）は本発明の第２の実施例を示し、
方形の金属配線１（配線部２０を有しない）の四すみを
円弧にして平面形状においてもエッヂ部を形成しないよ
うにしたものであり、第２図Ｏは本発明の第３の実施例
を示し、金属配線ｌ（配線部２０を有しない）を円形和
してエッヂ部を形成しないよ・うＫしたものである（第
２、第３の実施例では、四角のエッチ部を有した金属配
線のものに比して２０チ耐圧を向上することができた）
。
晶シリプン層３を金属配線ｌの周縁を含むよう図中配線
五の左端の下まで延ばすことによって金属配線ｌの裏面
に基板５に対向するエッチ部を形成しないようにした本
のである。第２図←）は本発明の第２の実施例を示し、
方形の金属配線１（配線部２０を有しない）の四すみを
円弧にして平面形状においてもエッヂ部を形成しないよ
うにしたものであり、第２図Ｏは本発明の第３の実施例
を示し、金属配線ｌ（配線部２０を有しない）を円形和
してエッヂ部を形成しないよ・うＫしたものである（第
２、第３の実施例では、四角のエッチ部を有した金属配
線のものに比して２０チ耐圧を向上することができた）
。
以上説明した通り１本発明による半導体装置によれば、
入出力パッド用金属配線に電界が集中するエッチ部を形
成しないようにしたため。
入出力パッド用金属配線に電界が集中するエッチ部を形
成しないようにしたため。
耐圧特性を改善して入出力パッド用金属配線が高周波サ
ージを入力しても酸化膜絶縁層が絶縁破壊を生じないよ
うにすることができる。
ージを入力しても酸化膜絶縁層が絶縁破壊を生じないよ
うにすることができる。
第１図（へ）、（ロ）は従来の半導体装置を示し、（へ
）は平面図、（→はけ）におけるＡ−Ａ断面図。第２図
（へ）、←）、ｆ）は本発明の第１より第３の実施例を
示す説明図。 符号の説明 １・・・入力パッド用金属配線 １０・・・パント部
２０・・・配線部 ２・・・コンタクトホール
３・・・多結晶シリコン層（抵抗層） ４ 、６−−・シリコン酸化膜層（酸化膜絶縁層）５・
・・基板 特許出願人 ８産自動車株式会社 ｊ Ｈ’、’ｅ已
゛ 代理人 弁理士 松 厚 伸 之 ° ：・・代理人
弁理士 平 １）忠 雄
）は平面図、（→はけ）におけるＡ−Ａ断面図。第２図
（へ）、←）、ｆ）は本発明の第１より第３の実施例を
示す説明図。 符号の説明 １・・・入力パッド用金属配線 １０・・・パント部
２０・・・配線部 ２・・・コンタクトホール
３・・・多結晶シリコン層（抵抗層） ４ 、６−−・シリコン酸化膜層（酸化膜絶縁層）５・
・・基板 特許出願人 ８産自動車株式会社 ｊ Ｈ’、’ｅ已
゛ 代理人 弁理士 松 厚 伸 之 ° ：・・代理人
弁理士 平 １）忠 雄
Claims (2)
- （１）酸化膜絶縁層を介して配置された抵抗層と、入力
パッド用金属配線を該酸化膜絶縁層のコンタクトホール
を介して接続した半導体装置において、 前記抵抗層が、少くとも前記入力パッド用金属配線の周
縁輪郭線を含む範囲にわたって延びている構成を有する
ことを特徴とする半導体装置。 - （２）前記入力パッド用金属配線が、角部を有しない輪
郭線によって形成されている特許請求の範囲の第１項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16060281A JPS5861655A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16060281A JPS5861655A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5861655A true JPS5861655A (ja) | 1983-04-12 |
| JPS64824B2 JPS64824B2 (ja) | 1989-01-09 |
Family
ID=15718484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16060281A Granted JPS5861655A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861655A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170048A (ja) * | 1985-01-23 | 1986-07-31 | Nec Corp | 半導体装置 |
| JPS63142666A (ja) * | 1986-12-04 | 1988-06-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH02216870A (ja) * | 1989-02-16 | 1990-08-29 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JP2010509108A (ja) * | 2006-11-14 | 2010-03-25 | コロン グロテック，インコーポレイテッド | 発熱ファブリックおよびその製造方法 |
| US10734745B2 (en) | 2015-12-25 | 2020-08-04 | Autonetworks Technologies, Ltd. | Connector |
-
1981
- 1981-10-08 JP JP16060281A patent/JPS5861655A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170048A (ja) * | 1985-01-23 | 1986-07-31 | Nec Corp | 半導体装置 |
| JPS63142666A (ja) * | 1986-12-04 | 1988-06-15 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH02216870A (ja) * | 1989-02-16 | 1990-08-29 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JP2010509108A (ja) * | 2006-11-14 | 2010-03-25 | コロン グロテック，インコーポレイテッド | 発熱ファブリックおよびその製造方法 |
| US10734745B2 (en) | 2015-12-25 | 2020-08-04 | Autonetworks Technologies, Ltd. | Connector |
| US11309651B2 (en) | 2015-12-25 | 2022-04-19 | Autonetworks Technologies, Ltd | Connector with a housing and a terminal having a conductive case, a conductive member in the case and a coil spring biasing the conductive member toward a meeting terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS64824B2 (ja) | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2034116A (en) | Particle emitted metallization for controlling emitter ballast resistance | |
| JPS5861655A (ja) | 半導体装置 | |
| US4079409A (en) | Thyristor with pressure contacting | |
| JPS6350871B2 (ja) | ||
| US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
| US3897286A (en) | Method of aligning edges of emitter and its metalization in a semiconductor device | |
| US5369298A (en) | Bipolar transistor having an emitter with interdigitated comb-shaped inner and outer edger | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| US4097887A (en) | Low resistance, durable gate contact pad for thyristors | |
| JPH0328836B2 (ja) | ||
| JPS62108567A (ja) | 半導体集積回路装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPS5936945A (ja) | 半導体装置の入力接続端子 | |
| JPS6112691Y2 (ja) | ||
| JPH07254707A (ja) | 半導体装置 | |
| JPH04267340A (ja) | 半導体集積回路装置 | |
| JPH06326253A (ja) | 高圧抵抗 | |
| JPS6112069A (ja) | 半導体装置 | |
| JPH0129795Y2 (ja) | ||
| JPH07297371A (ja) | 半導体集積回路装置のコンタクトホール | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPS6148788B2 (ja) | ||
| JP2682236B2 (ja) | 半導体集積回路装置 | |
| JPH0883918A (ja) | 半導体装置 |