JPS586080A - Base drive circuit for transistor inverter - Google Patents
Base drive circuit for transistor inverterInfo
- Publication number
- JPS586080A JPS586080A JP56103620A JP10362081A JPS586080A JP S586080 A JPS586080 A JP S586080A JP 56103620 A JP56103620 A JP 56103620A JP 10362081 A JP10362081 A JP 10362081A JP S586080 A JPS586080 A JP S586080A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter
- turned
- voltage source
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
この発明はトランジスタ・インバータのペースドライバ
回路に関し、トランジスタ９インバータのペースドライ
ブ動作を安定して行わせることのできるトランジスタ９
インバータのペースドライバ回路を提供することを目的
とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pace driver circuit for a transistor inverter, and relates to a pace drive circuit for a transistor inverter.
The purpose of this invention is to provide a pace driver circuit for an inverter.
この発明の一実施例ｔ−第１図ないし第３図に示す。す
なわち、このトランジスタ９インバータのペースドライ
バ回路は、第１．第２の直流電圧源ｖ 、ｖ を直列接
続するとともに２つのｄｆｉｌ［ＤＩ Ｄ２
電源ｖ 、■ の接続中点ｎｔ−インバータ・トラＤｉ
Ｄ２
ンジスタＴｒ０のエミッタ側に接続した直列電源回路ｖ
Ｄと、この直列電源回路ＶＤの両端子間に直列接続さｎ
互いの接続中点ｎ’ｔインバータ・トランジスタＴｒ□
のペース９１１に接続した第１．第２のトランジスタＴ
ｒ１１ Ｔｒ２と、外部制御回路（図示せず）から前記
インバータ・トランジスタＴｒ□のスイッチング用制御
信号を受は所定゛のスイッチングサイタルでオン・オフ
動作するホトカプラＰＣと、前記第１の直流電圧源ｖＤ
工の両端子間に接続され前記ホトカプラＰＣに応動して
オン・オフ動作する第３のトランジスタＴｒ３と、前記
第３のトランジスタＴｒ３のオン動作に応動して＠紀＃
！】のトランジスタＴｒｌｔ−オン駆動する第４のトラ
ンジスタＴｒ ４と、前記＠３のトランジスタＴｒ ３
のオン動作に応動して前記第２のトランジスタＴｒ２Ｙ
ｒオフ駆ａする第５のトランジスタＴｒ ５とを備え、
前記１ｇ３のトランジスタＴｒ３のオン動作で第１のト
ランジスタＴｒ ｆオン、第２のトランジスタＴｒ２
ｔ−オフ駆動してインバータートランジスタＴｒ□の
ペースＯエミッタ間に第１の直流電圧源ｖＤｌ會印加し
、前記Ｉｓ３のトランジスタＴｒ３のオフ動作で第１の
トランジスタＴｒ をオフ、第２のトランジスタＴｒ
ｚをオン駆動してインバータ・トランジスタＴｒ ｏの
ペース・エミッタ間に前記ＩＩｆＪ１の直流電圧源ｖＤ
□と逆極性の第２の直流電圧源ＶＤ２を印加することに
よシ、インバータ・トランジスタＴｒｏ ｔ−オン・オ
フ駆動するようにしたものである。An embodiment of the invention is shown in FIGS. 1 to 3. That is, the pace driver circuit of this nine-transistor inverter has the first. The second DC voltage sources v and v are connected in series, and the connection midpoint of the two dfil [DI D2 power supply v,
D2 Series power supply circuit v connected to the emitter side of transistor Tr0
D and the terminals of this series power supply circuit VD are connected in series n
Mutual connection midpoint n't inverter transistor Tr□
The first page connected to PACE 911. second transistor T
r11 Tr2, a photocoupler PC which receives a switching control signal for the inverter transistor Tr□ from an external control circuit (not shown) and operates on and off at a predetermined switching cycle, and the first DC voltage source vD.
A third transistor Tr3 is connected between both terminals of the PC and turns on and off in response to the photocoupler PC, and a
! ] transistor Trlt-on driven fourth transistor Tr4, and transistor @3 transistor Tr3
In response to the on operation of the second transistor Tr2Y, the second transistor Tr2Y
a fifth transistor Tr 5 that turns off;
When the transistor Tr3 of 1g3 turns on, the first transistor Tr f turns on, and the second transistor Tr2 turns on.
The first DC voltage source vDl is applied between the PACE O emitter of the inverter transistor Tr□ by t-off driving, and the first transistor Tr is turned off by the off operation of the transistor Tr3 of the Is3, and the second transistor Tr is turned off.
z is turned on to connect the DC voltage source vD of the IIfJ1 between the pace and emitter of the inverter transistor Tro.
By applying a second DC voltage source VD2 of opposite polarity to □, the inverter transistor Trot is turned on and off.
第３のトランジスタＴｒｓのオン動作に応動して第２の
トランジス、りＴｒ ２をオフ駆動する前記第５のトラ
ンジスタＴｒ と前記第３のトランジスタＴｒ ３と
は、同じく第１の直ｆｔ１！を電源ｖＤ工の両端子間に
接続された第６のトランジスタＴｒ６に介して接続さｎ
、）ランジスタＴｒ、ｌＳがオン、トランジスタＴｒ
６がオフ、トランジスタＴｒ５がオフ、トランジスタＴ
ｒ ２がオフという信号伝達動作か行われるようにして
いる。The fifth transistor Tr3 and the third transistor Tr3, which turn off the second transistor Tr2 in response to the ON operation of the third transistor Trs, are also connected to the first transistor FT1! is connected via the sixth transistor Tr6 connected between both terminals of the power source VD.
, ) transistors Tr and lS are on, transistor Tr
6 is off, transistor Tr5 is off, transistor T
A signal transmission operation in which r2 is turned off is performed.
前記トランジスタ゛Ｔｒ工ｅ Ｔｒ２ ｅ Ｔｒ３ ｔ
Ｔｒ６はＮＰＮタイグ、トランジスタＴｒ ＊ Ｔ
ｒ、 ＋ Ｔｒ７はＰＮＰりイブである。The transistor (Tr) e Tr2 e Tr3 t
Tr6 is NPN type, transistor Tr*T
r, + Tr7 is a PNP relay.
ダイオードＤよｅＤ２は、＠３のトランジスタＴｒ ３
のオン動作に応動してオフ動作する＠６のトランジスタ
Ｔｒ （このトランジスタＴｒ６ ｅ：ｊ第５のトラ
ンジスタＴｒ５ｆ 介して＠２のトランジスタＴｒ２１
にオン・オフ制御する）と、１１Ｊ３のトランジスタＴ
ｒ３のオフ動作に応動して逆にオン動作する１ｇ４０ト
ランジスタＴｒ４との動作が相互に干渉し合わないよう
にこｎを分離するためのものである。The diode D and eD2 are the transistor Tr 3 of @3.
Transistor Tr of @6 turns off in response to the on-operation of
) and the transistor T of 11J3
This is to separate the 1g40 transistor Tr4, which turns on in response to the off operation of r3, so that their operations do not interfere with each other.
ホトカプラＰＣのホトトランジスタＴｒＰに直列接続し
た第７のトランジスタＴ ｒ ７およびこのトランジス
タＴ ｒ ７のバイアスを与えるツェナダイオードＺＤ
などからなる回路ハ、トランジスタ・インバータの動作
中に停電が発生したとき、ペースドライバ回路を流れる
電流がゆるやかに減少して回路内のトランジスタｔ−２
次破壊域で便用してしまつといった不都合を回避するた
めの保護回路であり、次のように動作する。A seventh transistor T r 7 connected in series with the phototransistor TrP of the photocoupler PC and a Zener diode ZD that provides a bias for this transistor T r 7.
When a power outage occurs while the transistor/inverter is operating, the current flowing through the pace driver circuit gradually decreases, causing the transistor t-2 in the circuit to
This is a protection circuit to avoid the inconvenience of using it in the next destruction area, and it operates as follows.
第１の直流電圧源ＶＤ□が正常のとき、ツェナダイオー
ドＺＤにはツェナ電圧が印加されてトランジスタＴｒ７
ｔオン駆動し、ホトカプラＰＣへの外部制御回路からの
入力制御信号をこのトランジスタ・インバータのペース
ドライバ回路の＠３０トランジスタＴｒ３以下のトラン
ジスタＴｒ４ ｅ Ｔｒ５ｅＴｒ、Ｔｒ□＊ Ｔｒ２か
らなる増幅段に伝達するが、停電が発生して第１のｌＮ
、流電電源ｖＤｌの電圧レベルがゆるやかに減少しはじ
めると、ツェナダイオードＺＤに逆方向電流が流れなく
なり、ただちに＠７のトランジスタＴｒ７ ｆオフし、
ホトカプラＰＣへの外部制御１ｉ１回路からの入力信号
をこのトランジスタ・インバータのペースドライバ回路
の増幅段に伝達するのを阻止して、回路内のトランジス
タが２次破壊域で使用されるのを回避する。When the first DC voltage source VD□ is normal, a Zener voltage is applied to the Zener diode ZD and the transistor Tr7
t is turned on, and the input control signal from the external control circuit to the photocoupler PC is transmitted to the amplification stage consisting of the transistors Tr4, Tr5eTr, Tr□*Tr2 below @30 transistors Tr3 of the pace driver circuit of this transistor inverter. , a power outage occurs and the first lN
, when the voltage level of the current power source vDl begins to decrease slowly, the reverse current no longer flows through the Zener diode ZD, and the transistor Tr7 f of @7 is immediately turned off.
Prevents the input signal from the external control 1i1 circuit to the photocoupler PC from being transmitted to the amplification stage of the pace driver circuit of this transistor inverter to avoid the transistors in the circuit from being used in the secondary destruction region. .
このように構成し友次め、外部制御回路からの制御信号
を受けてオン・オフ動作するホトカプラＰＣに応動して
、第１のトランジスタＴｒ工がオンで第２のトランジス
タＴｒ２がオフ、第１のトランジスタＴｒ がオフで
第２のトランジスタＴｒ ２が第ンの２つの状態の繰り
返し動作が行われ、トランジスタＴｒ がオン、トラ
ンジスタＴｒ２がオフの状態でｄ、）ランジスタＴｒニ
ー Ｔｒ２ｆスイ・ｙテテ示、す第２図のようにインバ
ータ・トランジスタＴｒ 。With this configuration, the first transistor Tr2 is turned on, the second transistor Tr2 is turned off, and the first A repeating operation is performed in which the transistor Tr is off and the second transistor Tr2 is in the first state, and the transistor Tr2 is turned on and the transistor Tr2 is turned off. , an inverter transistor Tr as shown in FIG.
のベース・エミッタ間に第１のｌ！ｉ［Ｉ５Ｉ電圧源Ｖ
Ｄ□が印加されてインバータ・トランジスタＴｒｏ ｔ
−オン駆動し、トランジスタＴｒｘがオフ、トランジス
タＴｒ ２がオンの逆の状態では、第３図のようにイン
バータ・トランジスタＴｒｏのベース・エミッタ間に第
２の直ｆｉ電圧源Ｖつ、による逆バイアスが印加されて
インバータートランジスタＴｒｏ ’に確実にオフ状態
にし、インバータ・トランジスタＴｒ のオシ・オフ
駆動を確実に行わせることができ１１周囲の温度その他
の条件、定数等に変化が生じた場合でも作動を不安定に
することがなく、回路の信頼性の同上をはかることがで
きる。between the base and emitter of the first l! i[I5I voltage source V
D□ is applied and the inverter transistor Trot
- In the reverse state where the transistor Trx is turned off and the transistor Tr2 is turned on, a reverse bias is applied between the base and emitter of the inverter transistor Tro by the second direct fi voltage source V, as shown in FIG. is applied to ensure that the inverter transistor Tro' is turned off, and the inverter transistor Tr is turned off. It is possible to measure the reliability of the circuit without making it unstable.
この発明の他の実施例を第４図に示す。すなわち、この
トランジスタ・インバータのベースドライバ回路は、前
記実施例において＠３のトランジスタＴｒ３の出力を１
ｇ５のトランジスタＴｒ ５に伝達するのにダイオード
Ｄ１ ｅ Ｄ２と第６のトランジスタＴｒ ａとからな
る回路を介装したものに替えて、直列電源回路ＶＤの両
端子間に接続したトランジスタＴ’ｒａ 、 Ｔｒｓ
（Ｔ′ｒ６はＰＮＰタイプ、ＴｒｓはＮＰＮタイプ）の
直列回路で構成したものであり、トランジスタＴｒ３の
オン動作により、トランジスタＴ８−６がオン（トラン
ジスタＴｒ ｓは常時オン）して第５のトランジスタＴ
ｒ５ｔ−オフし、そｎによって＠２のトランジスタＴｒ
２をオフ駆動するもので６９、第３のトランジスタＴ
ｒ ３のオン動作に応動して、第４のトランジスタＴｒ
４ｆ介し第１のトランジスタＴｒ ｌをオン駆動する構
成は前記実施例と同様である。Another embodiment of the invention is shown in FIG. That is, the base driver circuit of this transistor inverter converts the output of the transistor Tr3 @3 into 1 in the above embodiment.
Transistor T'ra connected between both terminals of series power supply circuit VD, instead of interposing a circuit consisting of diodes D1 and D2 and a sixth transistor Tra to transmit data to transistor Tr5 of g5. Trs
(T'r6 is a PNP type, Trs is an NPN type), and when the transistor Tr3 is turned on, the transistor T8-6 is turned on (the transistor Trs is always on), and the fifth transistor is turned on. T
r5t-off, thereby turning off the transistor Tr of @2.
69, the third transistor T
In response to the ON operation of r3, the fourth transistor Tr
The configuration for turning on the first transistor Trl through 4f is the same as that of the previous embodiment.
そして、前記トラン外スタＴｒ８は、第２の直流電圧源
ｖＤ２によりインバータ・トランジスタＴｒ。The external transistor Tr8 is turned into an inverter transistor Tr by the second DC voltage source vD2.
のベース・エミッタ間に逆バイアスが印加される＠３図
の状態、すなわち前記第５のトランジスタＴｒ ５がオ
ンとなる（このとき第１のトランジスタＴｒ工はオフで
１！２のトランジスタＴｒ２ｉｊオンン状態で、回路故
障などにより前記第２の直流電圧源ｖＤ２の供給が停止
したとき、１紀＠５のトランジスタＴｒ ５を経て流入
するｖ！ＬｔＩＩｔによって前記直流電圧源ｖＤ２の平
滑用コンデンサｃ２がこの直流電圧源ｖＤ２と逆の電位
に充電されることがないように、前記［流の流入経路１
ｒ：遮断する友めのものである。In the state shown in Figure 3, where a reverse bias is applied between the base and emitter of When the supply of the second DC voltage source vD2 is stopped due to a circuit failure or the like, the smoothing capacitor c2 of the DC voltage source vD2 is In order to avoid being charged to a potential opposite to that of the voltage source vD2,
r: This is a friend to be blocked.
そのほかの構成ならびに動作は前記実施例と同様である
。The other configurations and operations are the same as those of the previous embodiment.
このように、第３のトランジスタＴｒ３のオン・オフ信
号を第２のトランジスタＴｒ ２へ伝達スるのに、直列
電源回路ＶＤの両端子間に直列接続し次２つのトランジ
スタ蒼。、ＴｒＢ ｆ介して行うようにした友め、第３
のトランジスタＴｒ ３のオン・オフ信号を第１のトラ
ンジスタＴｒ工に伝達する＠４のトランジスタＴｒ
と前記トランジスタＴｒ ａとの分離を確実なものとす
ることができ、トランジスタ・インバータのベースドラ
イブを安定した動作で行わせることができる。In this way, in order to transmit the on/off signal of the third transistor Tr3 to the second transistor Tr2, two transistors are connected in series between both terminals of the series power supply circuit VD. , TrB f, the third
Transistor Tr 4 transmits the on/off signal of transistor Tr 3 to the first transistor Tr
The isolation between the transistor Tr and the transistor Tr a can be ensured, and the base drive of the transistor inverter can be performed with stable operation.
さらに、トランジスタＴｒ ｓの存在により、第２のＩ
ｊｉ流電圧源電源２の供給が停止した場合でも、直流電
圧源ｖＤ２の平滑用コンデンサＣ３にトランジスタＴｒ
５ｆ介して流入する電流によって逆電位が充電されるの
を確実に阻止することができ、一層信頼性の高い動作を
行わせることができる。Furthermore, due to the presence of the transistor Trs, the second I
Even if the supply of the ji current voltage source power supply 2 is stopped, the transistor Tr is connected to the smoothing capacitor C3 of the DC voltage source vD2.
It is possible to reliably prevent the reverse potential from being charged by the current flowing through 5f, and it is possible to perform a more reliable operation.
以上のように、この発明のトランジスタ・インバータの
ペースドライバ回路は、第１ｅ 第２ ｖ＞ 直流電圧
源ｊ！ｉ−直列接続するとともにこの２つの直流電圧源
の接続中点をインバータ・トランジスタのエミッタ側に
接続した直列電源回路と、この直列電源回路の両端子間
に直列接続され互いの接続中点をインバータ・トランジ
スタのベース側に接続した第１．第２のトランジスタと
、前記第１の直流璽、電源の両端子間に接続さｎ外部制
＃回路から入力される制御信号に応動してオン・オフ動
作する第３のトランジスタと、前記第３のトランジスタ
のオン動作に応動して前記第１のトランジスタをオン駆
動する１４のトランジスタと、前１Ｂ第３のトランジス
タのオン動作に応動して前記第２のトランジスタをオフ
駆動する第５のトランジスタとを備え、前記ＩＪｌ、３
のトランジスタのオン動作で＠１のトランジスタをオン
、第２のトランジスタをオフ駆動してインバータ・トラ
ンジスタのベース・エミッタ間に第１の直流電圧源を印
加し、前記第３のトランジスタのオフ動作で第１のトラ
ンジスタをオフ、第２のトランジスタをオン駆動してイ
ンバータ・トランジスタのペース０エミ、り間に前記第
１の直流電圧源と逆極性の＠２の直流電圧源を印加する
ことにより、インバータ・トランジスタをオン・オフ駆
動するようにしたものである友め、周囲の温度その他の
条件に変動がある場合でもトランジスタ・インバータの
ペースドライブ動作を安定して行わせることができると
いう効果を有する。As described above, the pace driver circuit of the transistor inverter of the present invention has a 1st e 2nd v> DC voltage source j! i - A series power supply circuit which is connected in series and the midpoint of the connection between these two DC voltage sources is connected to the emitter side of the inverter transistor;・The first terminal connected to the base side of the transistor. a second transistor, a third transistor connected between both terminals of the first direct current transistor and the power supply and operated on and off in response to a control signal input from an external control circuit; 14 transistors that turn on the first transistor in response to the on operation of the transistor; and a fifth transistor that turns off the second transistor in response to the on operation of the previous 1B third transistor. and said IJl, 3
When the third transistor is turned on, the transistor @1 is turned on, the second transistor is turned off, and a first DC voltage source is applied between the base and emitter of the inverter transistor, and when the third transistor is turned off, the first DC voltage source is applied between the base and emitter of the inverter transistor. By driving the first transistor off and the second transistor on, applying a DC voltage source of @2 having a polarity opposite to that of the first DC voltage source between the inverter transistors. This is a device that drives the inverter transistors on and off, and has the effect of stably performing the pace drive operation of the transistor inverter even when there are fluctuations in ambient temperature and other conditions. .
＠１図はこの発明の一寮施例を示す回路図、第２図およ
び第３図はそれぞれその動作を示す概略回路図、第４図
はこの発明の他の実施例を示す回路図である。
ＶＤ・・・直列電源回路、ｖＤよ・・・直流電圧源（第
１）、ＶＤ２・・・直流電圧源（第２ ） 、Ｔｒｏ・
・・インバータ・トランジスタ、Ｔｒ工・・・トランジ
スタ（第１ ） 、Ｔｒ２・・・トランジスタ（第２
） ｓ Ｔｒ３・・・トランジスタ（＠３）、Ｔｒ４・
・・トランジスタ（第４）、Ｔｒ５・・・トランジスタ
（第５ ＞ 、Ｔｒａ・・・トランジスタ（第６）、Ｄ
ｌｌＤ、・・・ダイオード、ＰＣ・・・ホトカプラ、竹
。。
Ｔｒｓ・・・トランジスタ
第１図
〕
第２図 第３図
第４図@Figure 1 is a circuit diagram showing a dormitory embodiment of this invention, Figures 2 and 3 are schematic circuit diagrams showing its operation, and Figure 4 is a circuit diagram showing another embodiment of this invention. . VD...Series power supply circuit, vD...DC voltage source (first), VD2...DC voltage source (second), Tro...
...Inverter transistor, Tr...transistor (1st), Tr2...transistor (2nd)
) s Tr3...transistor (@3), Tr4...
...Transistor (4th), Tr5...Transistor (5th >, Tra...Transistor (6th), D
llD,...diode, PC...photocoupler, bamboo. . Trs...transistor Figure 1] Figure 2 Figure 3 Figure 4
Claims (1)
つの直流電圧源の接続中点をインバータ・トランジスタ
のエミッタ偶に接続した直列電源回路と、この直列電源
回路の両端子間に直列！＆験され互いの接続中点をイン
バータ・トランジスタのベース倶１に接続した第１．第
２のトランジスタと、前記第１の直流電圧源の両端子間
に接続され外部制御回路から入力される制御信号に応動
してオン・オフ動作する第３のトランジスタト、前記第
３のトランジスタのオン動作に応動して前記第１のトラ
ンジスタをオン駆動する！！４のトランジスタと、前記
第３のトランジスタのオン動作に応動して前記第２のト
ランジスタをオフ駆動する第５のトランジスタとを備え
、前記第３のトランジスタのオン動作で第１のトランジ
スタをオン、Ｉ！２のトランジスタをオフ駆動してイン
バータ・トランジスタのペース・エミッタ間に第１の直
流電圧＃を印加し、前記第３のトランジスタのオフ動作
で第１のトランジスタをオフ、第２のトランジスタをオ
ン駆動してインバータ・トランジスタのペース・エミッ
タ間に前記Ｍｌの直流電圧源と逆極性の第２の直流電圧
源を印加することにより、インバータＯトランジスタを
オン・オフ駆動するようにしたことを特徴とするトラン
ジスタ・インバータのペースドライバ回路。1st. @2 DC voltage sources are connected in series and these 2
A series power supply circuit in which the connection midpoint of two DC voltage sources is connected to the emitters of the inverter transistors, and a series connection between both terminals of this series power supply circuit! & tested, and the first . a second transistor; a third transistor connected between both terminals of the first DC voltage source and turned on and off in response to a control signal input from an external control circuit; The first transistor is turned on in response to the on operation! ! a fifth transistor that turns off the second transistor in response to an on operation of the third transistor, and turns on the first transistor when the third transistor turns on; I! The second transistor is turned off and a first DC voltage # is applied between the pace emitter of the inverter transistor, and when the third transistor is turned off, the first transistor is turned off and the second transistor is turned on. The inverter O transistor is turned on and off by applying a second DC voltage source of opposite polarity to the Ml DC voltage source between the pace emitter of the inverter transistor. Transistor inverter pace driver circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103620A JPS586080A (en) | 1981-06-30 | 1981-06-30 | Base drive circuit for transistor inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103620A JPS586080A (en) | 1981-06-30 | 1981-06-30 | Base drive circuit for transistor inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586080A true JPS586080A (en) | 1983-01-13 |
| JPH0159838B2 JPH0159838B2 (en) | 1989-12-19 |
Family
ID=14358806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56103620A Granted JPS586080A (en) | 1981-06-30 | 1981-06-30 | Base drive circuit for transistor inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586080A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020773A (en) * | 1983-07-12 | 1985-02-02 | Matsushita Electric Ind Co Ltd | Base drive circuit of power transistor |
| US4992924A (en) * | 1988-11-22 | 1991-02-12 | Telemecanique | Drive circuit for a power transistor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148435U (en) * | 1989-05-18 | 1990-12-17 | ||
| JP2532669Y2 (en) * | 1990-10-31 | 1997-04-16 | シャープ株式会社 | Weight detector for cooking device |
-
1981
- 1981-06-30 JP JP56103620A patent/JPS586080A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020773A (en) * | 1983-07-12 | 1985-02-02 | Matsushita Electric Ind Co Ltd | Base drive circuit of power transistor |
| US4992924A (en) * | 1988-11-22 | 1991-02-12 | Telemecanique | Drive circuit for a power transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0159838B2 (en) | 1989-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0250947A3 (en) | Bimos logic gate | |
| US4560921A (en) | Comparator circuit with built in reference | |
| JPS586080A (en) | Base drive circuit for transistor inverter | |
| US5534769A (en) | Synchronous rectifying circuit | |
| JPS6181229U (en) | ||
| JPS63272222A (en) | Pre-driving circuit | |
| KR870001698A (en) | Base drive circuit of transistor inverter | |
| JPH0457241B2 (en) | ||
| JPS6024020Y2 (en) | DC 2-wire proximity switch | |
| JPS6365122U (en) | ||
| JPH0440313U (en) | ||
| JPH0530181Y2 (en) | ||
| JPS604357Y2 (en) | Power circuit switchgear | |
| JPH0747745Y2 (en) | Window comparator | |
| JPS5813024A (en) | Output circuit of electronic equipment | |
| JPS6029008A (en) | Pulse amplifier circuit | |
| JPH0342811B2 (en) | ||
| JPS635435Y2 (en) | ||
| JPS6163109A (en) | Drive circuit of power mosfet | |
| JPS59133732A (en) | Transistor driving circuit using photoelectric converting element | |
| JPS61103916U (en) | ||
| JPS61136615U (en) | ||
| JPS62104311A (en) | Switch circuit | |
| JPH0175875U (en) | ||
| JPS6051785U (en) | Switching regulator drive circuit |