JPS5859624A - Analog-to-digital converting device - Google Patents

Abstract

PURPOSE:To form the titled converting device with circuit elements which can easily be integrated into a monolithic integrated circuit, so as to eliminate the necessity of comparators and operational amplifiers having complicated circuit configurations. CONSTITUTION:To an input terminal, through which analog signals are inputted, (n) groups of inverter grous INV1-INVn, each of which is connected to one node IN and has different threshold voltage, are connected. Moreover, exclusive OR circuits EXOR1n-EXORn-1.n which input the two outputs of each inverter group INV1-INVn are installed, and output terminals O12-O1n, O23-O2n, -On-1,n are installed to each exclusive OR circuit, respectively. Then, an inverter INV'n is connected to the output terminal On of the inverter INVn having the highest threshold voltage, and an output terminal -On is installed to the inverter INV'n.

Description

【発明の詳細な説明】 本発明はアナログ入力信号をディジタル出力信号に変換
する装置に関するもので、特に高精度なコンパレータや
ディジタル・アナログ変換装置を必要とせず、モノリシ
ック集、積回路に、特にＭＯ８型集積回路への応用が容
易なアナログ・ディジタル変換装置を提供することを目
的とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for converting an analog input signal into a digital output signal, which does not require particularly high-precision comparators or digital-to-analog conversion devices, and can be applied to monolithic integrated circuits, especially MO8. The purpose of the present invention is to provide an analog-to-digital converter that can be easily applied to integrated circuits.

アナログ入力信号をディジタル出力信号に変換するアナ
ログ・ディジタル変換装置（以下ム一り変換装置と略す
）は、情報量をディジタル量で処理するディジタルコン
ピュータ等のディジタル信号処理装置の発展にともない
、その必要性は急速に高まりつつある。The need for analog-to-digital converters (hereinafter referred to as muichiri converters) that convert analog input signals into digital output signals has increased with the development of digital signal processing devices such as digital computers that process the amount of information in digital amounts. sexuality is rapidly increasing.

現在、高精度なに−Ｄ変換方式については、所要の変換
速度及び精度を考慮して低速領域では二重積分型が中速
では逐次比較型が中心となっている。コレラｆｄ、オペ
レーショナルアンフ、コンパレータ、基準電圧発生源、
Ｄ−Ａ変換装置等から構成される。そのため、■複雑な
回路構成を簡略化する。■各装置が高速動作する必要が
ある。０）高精度な動作精度を確保する等が要求される
。また比較的簡易なものとして、・バリアプル、スレシ
ホールド・フラッシュ型ム一り変換装置があるかこの人
−り変換装置でも出力ディジタルビソト数と同数の高精
度なり一ム変換装置及びコンパレーターが必要である。Currently, high-precision D conversion methods are mainly of the double integral type in low speed ranges and the successive approximation type in medium speed ranges, taking into account the required conversion speed and accuracy. cholera fd, operational amplifier, comparator, reference voltage source,
It consists of a D-A converter, etc. Therefore, ■ Simplify the complicated circuit configuration. ■Each device must operate at high speed. 0) It is required to ensure high operational accuracy. In addition, as a relatively simple device, there is a variable pull, threshold, and flash type MU conversion device. Even with this manual conversion device, there is a high-precision MU conversion device and comparator with the same number of output digital bits. is necessary.

その結果、各回路機能装置内部の特性の微調整等がしに
くいモノリンンク集積回路では、実現しにくい技術的問
題があった。一方、精度及び動作速度を前述の程度はど
には心安と（７ない低価格でしかもモノリシック集積回
路化の容易なＡ−Ｉ）変換装置の市場のニーズも高い。As a result, there are technical problems that make it difficult to implement monolink integrated circuits in which it is difficult to fine-tune the internal characteristics of each circuit functional device. On the other hand, there is also a strong need in the market for an A-I conversion device that offers the above-mentioned accuracy and operating speed (A-I converter that is low in price and easy to integrate into a monolithic circuit).

り集積回路化が低価格で実現することを目的とした新規
な構成のＡ−Ｄ変換装置を提供するものである。The present invention provides an A/D converter with a new configuration, which is intended to be integrated into a circuit at a low cost.

以下本発明の実施例を図面を用いて説明する。Embodiments of the present invention will be described below with reference to the drawings.

第１図は本発明の一実施例にがかるＡ−Ｄ変換装置であ
る。アナログ信号が入力される入力端子を同一ノードＩ
Ｈに接続した入力しきい値電圧の異なるｎ個（ｎは２以
上の整数）のインバータ群が構成され、各インバータＩ
ＮＶ１〜ＩＮＶｎ　　は各々出力端子０１〜Ｏｎを具備
している。さらに、前記インバータ群ＩＮＶ１〜ＸＮＶ
（１の入力しきい値電圧の相異なる２つのインバータ出
力に接続される排他的論理和回路群ＨＸＯＲ１２〜ＥＸ
ＯＲ１ｎ。FIG. 1 shows an A/D converter according to an embodiment of the present invention. Connect the input terminals to which analog signals are input to the same node I.
A group of n inverters (n is an integer of 2 or more) with different input threshold voltages connected to I is configured, and each inverter I
NV1-INVn each have output terminals 01-On. Furthermore, the inverter groups INV1 to XNV
(Exclusive OR circuit group HXOR12 to EX connected to two inverter outputs with different input threshold voltages of 1)
OR1n.

ＥＸＯＲ２３〜ｇｘｏＲ２ｎ、、、印印、、ＫＸＯＲｎ
−１ｆｉが構成され、各排他的論理和回路には各々出力
端子０１２〜Ｏ４１、０２３〜０２ｎ　、　・”””’
０ｎ−Ｉｎ　が付設されている。さらに最大入力しきい
値電圧を持つインバータＩＮｖｎの出力Ｏｎに接続され
るイ、ンバータＩＮｖｎｌ　が構成され、インバータＩ
ＮＶｎ）　には出力Ｏｎが付設されている。EXOR23~gxoR2n,,,mark,,KXORn
-1fi is configured, and each exclusive OR circuit has output terminals 012 to O41, 023 to 02n, ・"""'
On-In is attached. Furthermore, an inverter INvnl is configured, which is connected to the output On of the inverter INvn having the maximum input threshold voltage.
NVn) is provided with an output On.

第２図は第１図で示すムーＤ変換装置のイン・・−夕群
ＩＮＶ　１〜ＩＮＶｎのそれぞれの入力電圧Ｖｌ）１に
対する出力電圧Ｖｏｕｔの特性を示す図であり、インバ
ータＩＮＶｉ、の入力電圧ＷＩＮ−出力電圧Ｖｏｕｔ特
性をＴｉで示し、その入力しきい値電圧をＶｓｗｉで示
す。なお、入力しきい値電圧Ｖｓｗｉは出力電圧Ｖｏｕ
ｔｉ　が入力電圧ＶｘＩＩｉと等しくなる入力電圧値ｖ
ＸＮ１と定義する。第３図に、本発明のム一り変換装置
の基本的動作を示す。今、本発明のムーＤ変換装置の入
力端子ＩＮに入力信号１が印加された場合を考える。入
力信Ｊｆ４１の入力端子がＯ電位から増加しＶＳＷ　＋
を越えると、インバータＩＮＶ、の出力端子０１には“
Ｈ”レベルから“Ｌ゛レベル変化するディジタル信号川
内が得られる。同様にし１．・１ンバータＩＮＶｉ（ｉ
は１からｎまでの整数）の入力電圧ＶＸ’Ｒが入力しき
い値電圧Ｖｓｗｉを通過する時点で、このインバータＩ
ＮＶｉに対応した出力端子０１にＨ“レベルから“Ｌ゛
レベル変化するディジタル田力信号が得られる。FIG. 2 is a diagram showing the characteristics of the output voltage Vout with respect to the input voltage Vl)1 of the inverter groups INV1 to INVn of the MuD converter shown in FIG. 1, and the input voltage of the inverter INVi. The WIN-output voltage Vout characteristic is indicated by Ti, and its input threshold voltage is indicated by Vswi. Note that the input threshold voltage Vswi is the output voltage Vou
Input voltage value v at which ti is equal to input voltage VxIIi
Define it as XN1. FIG. 3 shows the basic operation of the unevenness conversion device of the present invention. Now, consider the case where input signal 1 is applied to the input terminal IN of the MuD conversion device of the present invention. The input terminal of input signal Jf41 increases from O potential to VSW +
When the value exceeds 0, the output terminal 01 of the inverter INV becomes
A digital signal signal that changes from "H" level to "L" level is obtained. Similarly 1.・1 inverter INVi (i
is an integer from 1 to n), when the input voltage VX'R passes the input threshold voltage Vswi, this inverter I
At the output terminal 01 corresponding to NVi, a digital signal that changes from the H level to the L level is obtained.

すなわち、アナログ入力電圧ｖｓｗｉに対して０１〜０
１＝“Ｌ”レベル Ｏｉ＋＋　〜Ｏｎ＝’Ｈ−レベル なるｎビットのディジタル信号に変換されて出力される
。言い換えれば アナログ入力電圧 に対してインバータＩＮＶｉ、の出力端子Ｏｉに“Ｈル
ベルから“Ｌ“レベルに変化するディジ、タル信号に量
子化されて出力される。That is, 01 to 0 for analog input voltage vswi
1=“L” level Oi++ to On=’H− level, which is converted into an n-bit digital signal and output. In other words, the analog input voltage is quantized and output to the output terminal Oi of the inverter INVi into a digital signal that changes from the "H" level to the "L" level.

以−ト本発明のＡ　−Ｄ変換装置の動作を入力電圧がＯ
電位から増加してＶｓｗｉ−を越える場合を例にとり動
作説明をしたが、逆に入力電圧をＶｇｗｉ電位から０電
位まで減少させた場合も応用できることは明らかである
。この時、入力電圧ＷＩＮが各入力しきい値電圧Ｖｑｗ
ｉを通過する時点：で、この入力しきい値電圧Ｖｓｗｉ
に対応したインバータＩＮＶｉの出力端子Ｏ１には“Ｌ
“レベルカラ“Ｈ“レベルに変化するディジタル出力信
号が得られる１−１第４図に第１図に示す実施例の出力
波形を示す。Hereinafter, the operation of the A-D converter of the present invention will be explained when the input voltage is O.
Although the operation has been explained by taking as an example the case where the input voltage increases from the potential to exceed Vswi-, it is obvious that the application can also be applied to the case where the input voltage is decreased from the Vgwi potential to 0 potential. At this time, the input voltage WIN is equal to each input threshold voltage Vqw
At the time of passing i: at this input threshold voltage Vswi
The output terminal O1 of the inverter INVi corresponding to
1-1 in which a digital output signal changing from "level color to high" level is obtained FIG. 4 shows the output waveform of the embodiment shown in FIG. 1.

第１図に示す排他的論理和回路ＥＸＯＲｉｊ　　は入力
しきい値電圧Ｖｓｗｉのインバータ群Ｎｖｉの出力端子
Ｏ１と入力しきい値電圧Ｖｓｗｊ　のインバータＩＮＶ
コの出力端子ＯＪ　とを入力とじて構成さ・ハ、出力端
子Ｏ１ｊを具備している。出力端子ｏ１コは入力端子が
ＶｓｗｉからＶｓｗｊ　　の間でＨレベルを出力する。The exclusive OR circuit EXORij shown in FIG.
The output terminal OJ is configured by connecting the input terminal OJ and the output terminal O1j. The output terminal o1 outputs an H level when the input terminal is between Vswi and Vswj.

言い換えればアナログ入力電圧ＷＩＮ　　　−ｖ Ｖｓｗｉ　　＋　　□　≦　　Ｖ　ｒ　Ｎ　＜　　Ｖｓ
ｗｊ＋Ｖｓｗｊ　＋＋　−Ｖｓｗｊ に対して、排他的論理和回路ＥＸＯＲｉｊ　の出力端子
Ｏ１ｊにＨレベルとなるディジタル変換された信号が得
られる。In other words, analog input voltage WIN −v Vswi + □ ≦ V r N < Vs
For wj+Vswj ++ -Vswj, a digitally converted signal of H level is obtained at the output terminal O1j of the exclusive OR circuit EXORij.

ここで、アナログ入力電圧ＶＩＮが、その入力振幅値が ｖＳＷｌ　＜ｖＩＮ＜　ＶＳＷｎ の範囲内で入力され、この範囲がｎ個の入力しきい値電
圧ｖｓｗ　１〜Ｖｓｗｉ〜ＶＳＷｎで区切られている場
合、２個の入力しきい値電圧で区切られる区間の組合せ
は立」二二種類ある。一方入力しきい値電圧の異なるｎ
個（ｎは２以上の整数）のインバータ群で入力しきい値
電圧の相異なるインバータ対のとりうる組合せは最大旦
」二二種類ある。Here, when the analog input voltage VIN is input with an input amplitude value within the range of vSWl<vIN<VSWn, and this range is divided by n input threshold voltages vsw1 to Vswi to VSWn, There are 22 types of combinations of sections separated by two input threshold voltages. On the other hand, n with different input threshold voltages
There are at most 22 possible combinations of inverter pairs with different input threshold voltages in the inverter group (n is an integer of 2 or more).

したがって、□種類の排他的論理和回路を構成でき、□
種類に分割された入力電圧範囲はこれに対応したｎ（ｎ
−１）種頒の排他的論、理和回路でディジタル信号に変
換できることがわかる。Therefore, □ types of exclusive OR circuits can be constructed, and □
The input voltage range divided into types corresponds to n(n
-1) It can be seen that the exclusive theory of seed distribution can be converted into a digital signal using a logical sum circuit.

さらに、アナログ入力電圧ＷＩＮが ０≦ｖＸＮ＜ｖＳｗｌ の範囲の場合、入力しきい値電圧ｖｓｗ１　をもつイン
バータＩＮＶ１の出力端子０１の出力信号そのものでデ
ィジタル信号に変換できる。ス：アナログ入力電圧ＷＩ
Ｎが ｖｓｗｎ≦ＷＩＮ　（Ｖｎ＋ｍａｘ の範囲、つまりＷＩＮがＶｇＷｎ以上でＶ　Ｉｙ　ｍａ
Ｘまでの電圧の場合、入力しきい値電圧Ｖ８Ｗｎをもつ
インバータＩＮＶｎの反転信号可でディジタル信シ；に
変換できる。この耳を形成するため、インバータＩＮＶ
ｎ・がＯｎを入力信号として構成さｒしている０ したがってアナログ入力電圧ＷＩＮが ０＜ＷＩＮ≦ＶｘＮｍａｘ　　（Ｖｔ＊ｍａｘ　）Ｖｇ
ｗｎ）の範囲に対し、入力しきい値電圧の異なるｎ個の
インバータ群と−１−一個と排他的論理和回路／＋Ｔと
インバータとを前記のように構成することにより、 １゜ される。Further, when the analog input voltage WIN is in the range of 0≦vXN<vSwl, the output signal of the output terminal 01 of the inverter INV1 having the input threshold voltage vsw1 can be converted into a digital signal itself. S: Analog input voltage WI
N is vswn≦WIN (in the range of Vn+max, that is, when WIN is VgWn or more, V Iy max
In the case of a voltage up to X, the inverted signal of an inverter INVn having an input threshold voltage V8Wn can be used to convert it into a digital signal. To form this ear, inverter INV
n is configured with On as the input signal. Therefore, the analog input voltage WIN is 0<WIN≦VxNmax (Vt*max)Vg
wn), by configuring the n inverter groups with different input threshold voltages, -1-1, exclusive OR circuit/+T, and inverter as described above, 1 degree can be obtained.

なお、所望する変換ビット数により、排他的論理和回路
群の数を減らしてもよい。Note that the number of exclusive OR circuit groups may be reduced depending on the desired number of conversion bits.

第５図にインバータを相補型ＭＯ３（以下ＣＭＯ８と略
す）インバータで構成した例を示す。FIG. 5 shows an example in which the inverter is a complementary MO3 (hereinafter abbreviated as CMO8) inverter.

入力端子２はＡ−Ｄ変換装置の入力端子ＩＮに接続され
、出力端子３はＡ−Ｉ）変換装置の出力端子Ｏ１となる
。このＣＭＯＥ３イシバータの入力しきい値電圧ＶＳＷ
は、出力電圧ｖｏｕｔ、が入力電圧Ｖｌ）１と等しくな
る入力電圧値と定義すると で示される。とべて １ｖＴＰｌ　　：ＰチャネルＭＯＳトランジスタ４のし
きい値電圧。The input terminal 2 is connected to the input terminal IN of the A/D converter, and the output terminal 3 becomes the output terminal O1 of the A/D converter. Input threshold voltage VSW of this CMOE3 isciverter
is defined as the input voltage value at which the output voltage vout is equal to the input voltage Vl)1. Total 1vTPl: Threshold voltage of P channel MOS transistor 4.

ｖＴＮ：ＮチャネルＭＯ８）ランジスタ５のしきい値電
圧。vTN: Threshold voltage of N-channel MO8) transistor 5.

ｖＤＤ　　＝ＣＭＯＳインバータの電源電圧。vDD = CMOS inverter power supply voltage.

１１　　− と Ｌｐ・ Ｗ−ｎ　：）１チャネルＭＯ３）ランジスタ５の実効チ
ャネル幅。11- and Lp・W-n:) 1-channel MO3) Effective channel width of transistor 5.

Ｌｎ′二ＮチャネルＭＯβトランジスタ５の実効チャネ
ル長。Ln' Effective channel length of two N-channel MOβ transistors 5.

Ｗｐｌ：ＰチャネルＭＯ８トランジスタ４の実効チャネ
ル幅。Wpl: Effective channel width of P-channel MO8 transistor 4.

Ｌｐ／：ＰチャネルＭＯ８）ランジスタ４の実効チャネ
ル長。Lp/: P channel MO8) Effective channel length of transistor 4.

すなわち、使用電源電圧ＶＤＤ及びＭＯＳ製造プロセス
で決まるＭＯＳ　）ランジスタのしきい値電圧ｖｔｉｌ
　＊　　１Ｖｔｐｌ　　を変えずにβＲのみを変えるこ
とにより、インバータの入力しきい値電圧を所梁の値に
設計することができる。このように入力しきい値電圧は
ＭＯＳ　トランジスタの幾町学的寸法で決まる。同一半
導体基板内に作り込んだＭＯＳトランジスタ群のチャネ
ル幅と長さの設計寸法かで決定されるしきい値電圧ｖ？
Ｎｌ　　１ｖＴＰｌ　　の変動を含めても、インバータ
の入力しきい値電圧の変動を±５〜１０％程度に収める
ことは容易に実現できる。したがって単調性の優れたＡ
−Ｄ変換が得られる。In other words, the threshold voltage vtil of the MOS transistor is determined by the power supply voltage VDD used and the MOS manufacturing process.
By changing only βR without changing *1Vtpl, the input threshold voltage of the inverter can be designed to a desired value. In this way, the input threshold voltage is determined by the geometric dimensions of the MOS transistor. The threshold voltage v? is determined by the channel width and length design dimensions of a group of MOS transistors fabricated in the same semiconductor substrate.
Even if fluctuations in Nl 1vTPl are included, it is easily possible to keep fluctuations in the input threshold voltage of the inverter within about ±5 to 10%. Therefore, A with excellent monotonicity
−D transformation is obtained.

なお、実施例ではＣＭＯＳインバータを例にとり説明し
たが、Ｎ−チャネルＭＯＳインバータ、Ｐ−チャネルＭ
ＯＳインバータ等でも同様に実施できることは明らかで
ある。Note that although the embodiments have been explained using a CMOS inverter as an example, N-channel MOS inverters, P-channel M
It is clear that the same implementation is possible with an OS inverter or the like.

以上のように、本発明のＡ−Ｄ変換装置は、簡単な構成
であるばかりでなくモノリシック集積回路化が容易な回
路要素から構成されるものであり、従来のように、オペ
レーショナルアンダ、コンバータ、Ｄ−ム変換装置など
が不要であるため、実用化しやすい利点がある。また、
本発明のＡ　−Ｄ変換装置はこれをモノリシック集積回
路化した場合、特に大きな効果が奏されるが、個別部品
を用いても構成することができる。As described above, the A-D converter of the present invention not only has a simple configuration but also includes circuit elements that can be easily integrated into a monolithic circuit. Since there is no need for a D-me conversion device, there is an advantage that it is easy to put into practical use. Also,
Although the A-D converter of the present invention is particularly effective when formed into a monolithic integrated circuit, it can also be constructed using individual components.

【図面の簡単な説明】 第１図は本発明の一実施例にがかるムーＤ変換装置の構
成例を示す図、第２図は第１図のイン・；−夕群の入力
電圧−出力電圧特性を示す図、第３図は第１図のインバ
ータ群の基本動作を説明するための図、第４図は第１図
に示すＡ　−’Ｄ変換装置の出力波形を示す図、第５図
は相補型ＭＯＳインバータの回路構成を示す図である。 ＩＮＶ　１〜ＩＮＶｎ　　・・・・・・入力しきい値電
圧の異なる４７バ一１群、ＩＣＸ０Ｒ１２〜ＩＣＸ０Ｒ
ｎ−＋ｎ　　・・印。 排他的論理和回路群、０１２〜０ｎ−１ｎ　　・・・・
・・排他的論理和回路の出力端子、０１〜Ｏｎ・・・・
・・イン・（−タ群ＩＮｖ１〜！Ｎｖｎの出力端子、Ｖ
ＳＷｉ　〜ｖｓｗｎ・・・・・・インバータ群ＩＮＶ１
〜ＩＮＶ、　　の入力しきい値電圧、　Ｔ１〜Ｔｆｉ　
　・・・・・・インバータ群ＩＮＶ　、〜ＩＮＶｎ　　
の入力電圧−出力電圧特性、１・・・・・・入力信号、
２・・・・・・入力端子、３・・・・・・出力端子、４
・・・・・ＰｆヤネルＭＯ８トランジスタ、５・・・・
・・ＮチャネルＭＯＳトランジスタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 第３図[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a diagram showing a configuration example of a MuD conversion device according to an embodiment of the present invention, and FIG. 2 is a diagram showing an input voltage-output voltage of the in/out group of FIG. 1. 3 is a diagram showing the basic operation of the inverter group in FIG. 1, FIG. 4 is a diagram showing the output waveform of the A-'D converter shown in FIG. 1, and FIG. 5 is a diagram showing the characteristics. 1 is a diagram showing a circuit configuration of a complementary MOS inverter. INV 1 to INVn...47 bars with different input threshold voltages, 1 group, ICX0R12 to ICX0R
n-+n...mark. Exclusive OR circuit group, 012~0n-1n...
...Output terminal of exclusive OR circuit, 01~On...
・・In・(-output terminal of the data group INv1~!Nvn, V
SWi ~ vswn...Inverter group INV1
~INV, input threshold voltage of T1~Tfi
...Inverter group INV, ~INVn
Input voltage-output voltage characteristics, 1...Input signal,
2...Input terminal, 3...Output terminal, 4
...Pf Janel MO8 transistor, 5...
...N-channel MOS transistor. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure 3

Claims (4)

【特許請求の範囲】[Claims] （１）入力端子が同一ノードに接続され、入力しきい値
電圧が個々に異なるｎ個（ｎは２以上の整数）のインバ
ータ群と、同インバータ群中の入力しきい値電圧が相異
なる２つのインバータ出力が入力される且」Ｌ口上の排
他的論理和回路群と、前記インバータ群中で最大入力し
きい値電圧を持つインパークの出力に接続されるインバ
ータとを備え、前記同一ノードに入力されるアナログ信
号を 変換することを特徴とするアナ昌グ・デ（シタ７変換装
置。(1) A group of n inverters (where n is an integer of 2 or more) whose input terminals are connected to the same node and each has a different input threshold voltage, and 2 inverters with different input threshold voltages in the same inverter group. an inverter connected to the output of the inverter having the maximum input threshold voltage among the inverter groups; An analog converter that converts input analog signals. （２）インバータ素子及び排他的論理和回路がトランジ
スタで構成されていることを特徴とする特許請求の範囲
第１習記載のアナログ・ディジタル変換装置。(2) The analog-to-digital converter according to claim 1, wherein the inverter element and the exclusive OR circuit are composed of transistors. （３）　　インバータ素子及び排他的論理和回路がＭＯ
８型！・う、／ジスタで構成されていることを特徴とす
る特許請求の範囲第１項記載のアナログ・ディジタル変
換装置。(3) The inverter element and exclusive OR circuit are MO
Type 8! - The analog-to-digital converter according to claim 1, characterized in that it is constituted by a register. （４）全ての回路要素が単一の半導体基板内へ一体的に
作り込まれていることを特徴とする特許請求の範囲第１
項記載のアナログ・ディジタル変換装置。(4) Claim 1, characterized in that all circuit elements are integrated into a single semiconductor substrate.
The analog-to-digital converter described in Section 1.