JPS5857815A - Transversal filter - Google Patents

Abstract

PURPOSE:To extend the dynamic range, by connecting a transversal filter provided with a storage section in addition to charge/discharge sections in parallel between the input and output, in the transversal filter using a switching capacitor. CONSTITUTION:A capacitor C0 repeats charge/discharge at 1/2T respectively and capacitors C1, C2 have the same capacitance with each other and take one period (in total 2T) with 1/2T of charge, T of storage and 1/2T of output. The capacitors C0, C1 are connected to the input at the 1st 1/2T, the capacitors C0, C2 are connected to the output at the next 1/2T, the capacitor C1 is to the neutral, the capacitors C0, C1 are connected to the output at the next 1/2T, and the capacitor C2 is to the neutral position, then the output V in this state is (C1V1+C0V2)/(C0+C1), where V1 is input voltage at 0-1/2T and V2 is input voltage at 1-3/2T.

Description

【発明の詳細な説明】 本発明はトランスパーサルｅフィルタに関し。[Detailed description of the invention] The present invention relates to transpersal e-filters.

特に互にスイッチング素子で接続された複数段のランダ
ン？によシ構成されたトランスパーナル・フィルタに関
するものである。In particular, multiple stages of randomness connected to each other by switching elements? The present invention relates to a transpanal filter constructed by the following methods.

従来トランスパーサル・フィルタとしては、第１図に示
す如く、遅画素子ＤＩ、Ｄゎり、・・・Ｄ、と重み付は
調！１回路１−１．１−２　、１−５・・・１”ｎと、
これらの重み付は調整回路１−１．１−２・・・１−ｎ
Ｏ出力を加算する加算回路２によシ構成されている。こ
こで遅延素子り、、Ｄ、・・・Ｄ、は入力信号ｖ１１１
を単位時間Ｔだけ遅延させて伝送するもの、ｔた重み付
は調整回路１−１．１−２・・・１−ｍはそれぞれ運麹
素子Ｉ）ｓ＠Ｉ）ｓ・・・ＤａＯ出力電圧Ｖ、、Ｖ、・
・・Ｖ、をどの程度の開会で出力するかという九ので、
その重みづけ係数をり、、　”Ｉｓ　Ｉｌｍ・・・ｈ、
とするとき、その重み付は調整回路１−１　、１−２　
、１−５・・・１−ｎの出力はそれぞれす、ｖｌ、　ｋ
、Ｖ、　、・・・ｋ、ｖ、となる、そしてとれらの出力
が、加算１１ｍ１１２で加算されるので、結局ζＯ加算
關踏２から得られる出力電圧ｖＯｗｔはＶｅｎｔ　ｍ　
ｈｓ　Ｖｌ　＋　Ｔｏ　Ｖｍ　＋　・・・ｈａ　Ｖｍと
なる。As shown in Fig. 1, conventional transpersal filters use slow pixel elements DI, DI, . 1 circuit 1-1.1-2, 1-5...1"n,
These weights are adjusted by the adjustment circuit 1-1.1-2...1-n
It is composed of an adder circuit 2 that adds O outputs. Here, the delay elements, D, . . . D, are input signals v111
is transmitted after being delayed by a unit time T, and weighted by t is the adjustment circuit 1-1. V,,V,・
・・V, because of the number of openings to output,
The weighting coefficient is ``Is Ilm...h,''
, the weighting is done by adjusting circuits 1-1 and 1-2.
, 1-5...1-n outputs are respectively vl, k
, V, , .
hs Vl + To Vm + . . . ha Vm.

し九がって、トランスパーサル・フィルタとして　ＣＯ
Ｄ　（電荷結合デバイス）を遍砥線として使用して、仁
のＣＣＤ遅延ｌＩＯ各ノードＯ電荷量を検出し、これに
重みづけ係数をかけこれらを加算するとき、各−ノード
の電圧を−とじ、それにかかる重みづけ係数をｋＫ（こ
ζでに−１，２，・・・職）とし、サンプリング馬波数
をｆ、とするとその出力電圧Ｖｏｕｔは Ｖｏｕｔ　（ｍＴｃ　）　Ｗ　Ｅ　ｈａｍ　ＶＨ（ｍＴ
ｃ　）−１ 鵡ΣｈＫ・ＶｌｎＺ　・・・・・・・・・・・・（１）
区−１ となる。Therefore, as a transpersal filter, CO
Using a D (charge-coupled device) as a uniform wire, we detect the amount of charge at each node, multiply it by a weighting factor, and add them together, and when we add them together, the voltage at each node is , the weighting coefficient applied to it is kK (-1, 2, . . . in this ζ), and the sampling horse wave number is f, then the output voltage Vout is Vout (mTc) W E ham VH (mT
c)-1 ΣΣhK・VlnZ ・・・・・・・・・・・・(1)
It becomes ward-1.

このような原理を用い九ＣＯＤ　）ランスパーサル・フ
ィルタの実例として電極分割形ＣＯＤフィルタがある。An example of a 9-COD (9 COD) Lancersal filter using this principle is a split-electrode COD filter.

これは各ノード電圧の重みづけをＸ番目の電極が（１＋
ｈ区）：（１−に区）の比となるように構成され、４−
電極よりの出力社オペ・アンプによ妙検出されるような
構成のフィルタである。This means that the weighting of each node voltage is such that the Xth electrode is (1+
It is configured so that the ratio is 4-
This is a filter with a structure that allows it to be detected by an operational amplifier outputting from an electrode.

しかしこのようなＣＣＤ　フィルタの欠点は取扱う電荷
量が非常に小官い九めに信号出力の小さなもＯしかで會
ず、ダイ少々ツクレンジが大暑〈とれない、し九がって
信号とノイズとの比が大きくとれ′＆込ということであ
る。However, the disadvantage of such a CCD filter is that the amount of charge it handles is very small, and the signal output is only small. This means that the ratio is large.

それ故、信号出力の大倉表ものを得るためにスイッチド
・キャパシタを使用したフィルタが開発されている。こ
れはコンデｙｔｃとオペ・アンプＯＦとを組み合わせ、
入力電圧で充電し九ブンデンサを出力側のオペ・アンプ
に切換えて積分器を構成する。そしてこのコンデｙすＣ
の端子をスイッチング部Ｂで入力側型た線出力側に切換
えるときの時間で遷延タイミングを得るものである。Therefore, filters using switched capacitors have been developed to obtain a high level of signal output. This is a combination of a controller ytc and an operational amplifier OF.
An integrator is constructed by charging with the input voltage and switching the nine-band capacitor to an operational amplifier on the output side. And this condition C
The delay timing is determined by the time it takes for the switching section B to switch the terminal from the input side to the line output side.

しかしながら仁のようｔスイッチド・キャパシタとオペ
・アレプを９１！用しＮ各段毎の信号を出力するために
段数が増加すればする稿オペ・アンプＯ数も増加する。However, like Jin's t switched capacitor and operation arep 91! As the number of stages increases, the number of operational amplifiers used also increases because signals are output from each stage.

このよう嫌オペ・アンプを使用し九場合、高次のフィル
タ構成ではオペ９アンプｏ＋ａ４ｈ−ｔ″Ｏ次数分だけ
増加し１．これを構成する半導体のチップナイズやその
消費電力も増大すると−う欠点がある。しかもオペ・ア
ンプを使用してｉるために高−周波数まで取扱うことか
で龜ず。In the case of using such an op-amp, in a high-order filter configuration, the number of op-amps will increase by the order of the op-amp o+a4h-t''. There are drawbacks.Moreover, since it uses an operational amplifier, it is difficult to handle high frequencies.

せいぜい１０　ＫＨｚ　４度まで使用で龜なかった。It was difficult to use at most 10 KHz and 4 degrees.

し九がりて本実−の目的は、前記Ｏ如ｌ　　ＣＣＤトラ
ンスパーｔルーフィルタ中各中傷段毎ペ・アンプを使用
し、たトランスパーサル・フィルタ０４つ各問題点を改
善して、大暑なダイナンツクレンジを有し、しか４オペ
ψアンプをＩｌ！珊することなく消費電力の少ない、　
　ＬＩｉＩＫよ抄構成できるトランスパーナル・フィル
タを提供するものである。Finally, the purpose of this project is to improve each problem of the transparsal filter by using an amplifier for each stage in the CCD transpars filter. It has a dynamic range and only uses 4 op ψ amplifiers! Low power consumption without clutter,
This provides a transpanal filter that can be constructed in a similar manner to LIiIK.

そしてこのために本発明におけるトランスパーナル・フ
ィルタでは入力信号側と出力信号側に接続されるス、イ
ツチを有するスイッチド・キャパシタを有するトランス
パーサル・フィルタにお−で。For this purpose, the transpersal filter of the present invention includes a switched capacitor having a switch connected to the input signal side and the output signal side.

入力信号を充電するタイミングを’１”／２　とし、該
信号を記憶するタイミングをｋＴとし、さらにその後出
力信号側へ接続されるタイミングを　Ｔ／２として１屑
Ｊｌ（ｋ＋Ｔ）のクシツクで動作する中ヤバシタをに−
Ｍ個設け、仁の同−遅砥段０４）＊ヤパシタを同容量と
し、しか４ｈこのキャパシタの容量にもとづ龜トツンス
パーｔル・フィルタＯタッグ係数を定めるよ５ＫＬ、た
ことを特徴として（りる、／ 以下本発明のもつとも簡単な一実施例を第５図に４とづ
き説明する。第５図（イ）はその構成図を示し、同図（
ロ）杜そＯ動作ｌＬ明図で参る。The timing to charge the input signal is '1'/2, the timing to store the signal is kT, and the timing to connect it to the output signal side is T/2, and it operates at a rate of 1 Jl (k+T). In the middle of the day
M pieces of same-slow grinding stage 04) *The capacitors are set to have the same capacity, and the tag coefficient of the filter is determined based on the capacitance of this capacitor. / Hereinafter, one of the simplest embodiments of the present invention will be explained with reference to FIG. 5. FIG.
b) I'll show you a diagram of Mori's actions.

第３図で、　Ｃ，、Ｃ，、Ｃ，はスンデンナ＊８＠＠８
１＠８１はスイッチング回路、Ｖは入力電圧、ｖ′は出
力電圧、各スイッチング回路にお−て１は入力側の接点
＃　ｂ＃ｉ出力側の接点である。そして；ンデンナＣ１
とＣ１は同容量のものであり、コンデンナＣＩ。In Figure 3, C,,C,,C, is sundenna*8@@8
1@81 is a switching circuit, V is an input voltage, v' is an output voltage, and in each switching circuit, 1 is a contact #b#i on the input side and a contact on the output side. And; Ndenna C1
and C1 are of the same capacity, and are condenser CI.

ｃ、　、　０．０大きさは重みづけによａｘｅるもので
ある０重みづけが大自Ｖ％４０ａそＯ容量拡大きく定め
られ０重みづけの小さなものはその容量が小さく定めら
れて−る。c, , 0.0 The size is determined by weighting. 0 weighting is determined by the large capacity expansion, and the smaller the 0 weighting is, the smaller the capacity is determined. .

スイッチング回路Ｓ・は時刻ＴＩ、Ｔ□Ｔ、に＆いてコ
ンデｙｔｃ・を接点１．つまり入力側Ｋｌ！続し。The switching circuit S is connected to contact 1. In other words, the input side Kl! Continued.

それらの中間の時ｊａｌ　Ｔ、’　、　Ｔ；　、　Ｔ、
’では接点す、りｔ。In between them, jal T,', T;, T,
'Then the contact points.

勤出力側に接続するように、交互に切換接輯動作する。The connection operates alternately to connect to the output side.

しかしスイッチング回路ｓ１は時刻ＴＩと−ではコンデ
ンサＣ１を接点ａに接続するように動作し１時刻ＴＩで
はコンデンサＣＩを接点ｂＫ接続するように動作するが
２時刻Ｔ；、七、Ｔ；ではコンデンｆ　Ｃ，が接点ａ、
ｂのいずれとも接続しないニュートラル（Ｎ）位置にあ
、るように動作する。However, the switching circuit s1 operates to connect the capacitor C1 to the contact a at times TI and -, and connects the capacitor CI to the contact bK at the 1st time TI, but at the 2nd time T;, 7, and T; C, is contact a,
It operates so that it is in the neutral (N) position, where it is not connected to any of the

そしてスイッチング回路Ｓ１も、　ＦｌｉｌＫ、時１ｍ
　ＴｓとＴ；ではコンデンサＣ麿を接点ｂＫ＊続するよ
５に動作し９時刻Ｔ、では接点ａＫＩＩ絖するように動
作するが１時刻”ｌ　ｓ　ＴＩＩ　Ｉ　１口ではコンデ
ンサＣ１がニュートラル位置にあるように動作する。And the switching circuit S1 is also FlilK, hour 1m
At Ts and T, capacitor C is connected to contact bK*, which operates at 5, and at 9 time T, it operates to connect contact aKII, but at time 1, capacitor C1 is in the neutral position. It works like this.

し九がって、嬉５図（ロ）よ知明らかに各時刻Ｔ１゜Ｔ
Ｉ・・・においてそれぞれ入力側、出力側に交互に接続
されゐコンデンサの容量は常に等し１０そしてコンデン
サＣ・は１サイクル毎にλ力側、出力何に交互に接続さ
れるが、０ンデンサＣ１とＣｍｈ　１　？イクルのニュ
ートラル期間があるので、２ナイクル毎に入力側、出力
側に交互に接続されることＫなる。そして時刻ＴｈＴ杓
Ｔ、における入力電圧なη。Then, it is clear that each time T1゜T
I... are connected alternately to the input side and output side, respectively, and the capacitance of the capacitors is always equal to 10, and the capacitor C is alternately connected to the λ power side and the output side every cycle, but the 0 capacitor C1 and Cmh 1? Since there is a cycle neutral period, the input side and output side are alternately connected every two cycles. And the input voltage η at time ThT.

Ｖ、　、　Ｖ、とするとき１時刻％において；ンデン？
　Ｃ。When V, , V, at 1 time %;
C.

に保持される電荷は時刻Ｔ＊　Ｋ　＄Ｐ　ｎて；ンデン
ナＣ８にチャージされ九電荷Ｑ　（Ｔ、−ｃｍ）と同一
であり。The charge held at time T* K $P n is the same as the nine charge Q (T, -cm) charged at the end C8.

オた時刻嘘におｉてコンデンサＣ＠に保持される電荷は
時刻１においてコンデンサＣ＠にチャージされた電荷Ｑ
　（１ｍ−’？Ｉ　）である、したがって時刻イにおい
てコンデンサＣ，，Ｃ１の電荷は Ｑ（ｒｌ−ｃ、）　Ｍ　Ｃ，ＶＩ Ｑ（１隊−ｃｍ）　　−ＣＩ　Ｖ鵞 となる・したがってこのと１１６出力電圧Ｗはとなゐ、
同様に時刻心における出力電圧Ｗはとなる。なおどこで
Ｑ（ｙ、−ｃ、）は時刻−においてコンデンサへにチャ
ージされた電荷で６抄。The charge held in the capacitor C@ at time i is the charge Q charged in the capacitor C@ at time 1.
(1m-'?I) Therefore, at time A, the charge of capacitor C,,C1 becomes Q(rl-c,) MC,VI Q(1 unit-cm) -CI 116 output voltage W is different,
Similarly, the output voltage W at the time center is as follows. Note that where Q(y, -c,) is the charge charged to the capacitor at time -.

ｑ（テｓ−ＣＩ　）は時刻Ｉ！ｌｓにおいてコンデンｔ
Ｃ＠にチャージされ九電圧である。そしてｃｍ十へ一偽
＋Ｃ曹であることはいうまでもなり、このようＫしてコ
ンデンサＣ＠ｅｅｓ（−Ｃｍ）Ｋより重みづけした出力
を履次這爾手段を介して加算してとり出すことができる
ので、トランスパーサル・フィルタトシて動作すること
ができる。q(Tes-CI) is time I! condensation t in ls
It is charged to C@ and has a voltage of 9. It goes without saying that cm + + C = K, and the weighted output from the capacitor C @ees (-Cm) K is added and taken out via a sequential means. Therefore, it is possible to operate as a transpersal filter.

次に本発明の一般的な構成を第４図に示し、その動作状
態を第５ｒＩＡにもとづ＊ｍ明する。Next, the general configuration of the present invention is shown in FIG. 4, and its operating state will be explained based on the fifth rIA.

第４図では８段構成（８タツプ）のトランスパーサル・
フィルタを示す、同図においてコンデンサＣｕ１ｉｌｉ
ｌＥ　５図の：１ｙデンサＣ・に対応し、コンデンサＣ
！！、Ｑ１１はコンデンサＣ倉＊　ｃ、に対応するもの
である。そして各段を構成するコンデンサ社その股肉で
同一容量で構成されている。したがって第２段目を構成
する；ンデンｔ−とｃ！Ｉｕ同一容量であり。Figure 4 shows an 8-stage configuration (8 taps) transpersal
The capacitor Cuili in the same figure shows the filter.
lE Corresponds to:1y capacitor C in Figure 5, capacitor C
! ! , Q11 corresponds to the capacitor C*c. The capacitors that make up each stage are made up of the same capacitance. Therefore, the second stage is formed; nden t- and c! Iu has the same capacity.

第５段目を構成するコンデン賃−〜電はそれぞれ同一容
量である。同様にして第６段目を構成するコンデンサー
〜へは同一容量であや、第７Ｒ目を構成するコンデンサ
ｃｎ−″−ｃｗｔｔ同一容量であり、第８段目を構成す
るコンデンｔ　Ｃａ１〜Ｑｓはこれまた同−ｔ−量であ
る。しかし各段のコンデンサＣ１１，Ｃ，。The condensers constituting the fifth stage each have the same capacity. Similarly, the capacitors ~ that make up the 6th stage have the same capacity, the capacitors cn-''-cwt that make up the 7th Rth have the same capacitance, and the capacitors tCa1~Qs that make up the 8th stage have the same capacity. Also, the amount of -t- is the same. However, the capacitors C11, C, in each stage.

・・・Ｃ，Ｘ、Ｃ４はそれぞれの重みづけにより選択さ
れ大容量を有する。...C, X, and C4 are selected by their respective weights and have large capacities.

また第４図におけるスイッチ８□１は第３ｗＪＫおける
スイッチング回路８・に対応するものでありて。Further, the switch 8□1 in FIG. 4 corresponds to the switching circuit 8 in the third wJK.

；ンデンサＣｕを入力側回路あるいは出力側回路に接続
するものであり、スイッチ８１１．〜拡それぞれスイッ
チング回路Ｓ、、Ｓ、に対応するものであってそれぞれ
コンデンサＣ□〜を入力側回路、出力側回路あるいは二
ニートツル状態にするものである。; The switch 811.; connects the capacitor Cu to the input side circuit or the output side circuit. .about.corresponding to the switching circuits S, , S, respectively, and respectively put the capacitors C.sub.

スイッチ４〜に、〜〜８＠、亀〜娠およびへ〜〜４゜ス
イッチ８！１．８Ｍと同様に、それぞれのコンデンサを
入力側回路、出力側回路あるいはニュートラル状１１に
するものである。Switches 4 to 8, to 8, and to 4.degree. switch 8!Similar to 1.8M, each capacitor is placed in the input side circuit, output side circuit, or neutral state 11.

スイッチらは１例えばＣ−ＭＯＳ　）ランジスタの如き
牛導体素子で構成され、第５図に示すり四ツク４がハイ
（Ｈ）レベルの１１＊Ｇｅ１ｍ・・・のときに：Ｆンデ
ｙｆｃｕが入力１１（ｉ１路に接続され、りａツクφ−
がＨレベルのｌ’ｌ　＊　ｌｔｔ　ｌ’ｌ・・・のとｔ
ｋＫコンデンサＣＭが出力側回路Ｋｍ続されるものであ
る。したがってクロックｃｌｕｙｂ”　Ｈレベルの時刻
ｌｉｓ　ｔ、、　ｉｓが第５図（ロ）の時刻Ｔ１．Ｔｓ
　、ＴｓＫ相轟相当り冒ツクベがＨレベルの時刻１；　
＠　ｔ；、　ｔ’＠が館５図（ロ）の時Ｎ　Ｔ’、　、
　Ｔｌ；。The switches are composed of conductive elements such as C-MOS (C-MOS) transistors, and as shown in Fig. 5, when the switch 4 is at the high (H) level 11*Ge1m..., the Fnd yfcu is Input 11 (connected to i1 path,
is H level l'l * ltt l'l...'s and t
A kK capacitor CM is connected to an output side circuit Km. Therefore, the time of the clock "Cluib" H level is the time T1.Ts of FIG. 5(b).
, Time 1 when TsK Aidoro's adventure is H level;
@t;, When t'@ is in Figure 5 (b), NT', ,
Tl;.

Ｔ；に相当するものである。This corresponds to T;.

そしてスイッチ８ｔｉ、＆ｕもスイッチ８謁と同様に半
導体素子で構成される。スイッチ８！１はり讐ツクφ編
がＨレベルのと暑入力側回路Ｋｍ続され、りａツタ櫨が
Ｈレベルのとき出力側回路ＫＩＩ絖され、軸。Similarly to the switch 8, the switches 8ti and &u are also made of semiconductor elements. When switch 8!1 is at H level, the input side circuit Km is connected, and when Ria Ivy is at H level, the output side circuit KII is connected, and the shaft is connected.

φ；１がいずれ４Ｏ−（Ｌ）レベルのときは工具−トク
ル状態になる。そしてスイッチ〜はり四ツクー区Ｈレベ
ルのとき入力側回路に接続され、クロックφ−がＨレベ
ルのと龜出力側回路に接続され、へ。When φ;1 is at the 4O-(L) level, the tool-torque state will occur. When the switch is at H level, the switch is connected to the input side circuit, and when the clock φ- is at H level, it is connected to the output side circuit.

籟がいずれ４ＬレベルのときはＳ−具一トツル状履にな
る。したがってスイッチ８膳、〜は、第５図の＆　、　
Ｉｓ＜示す如く、クロックｔ１．ｔｓ・・・および會−
１會；・・・の周期ＴＫ等しいニュートラル期間を有す
る。When the basket is at the 4L level, it will become S-guichi totsuru-like. Therefore, there are 8 switches, ~ is & in Fig. 5,
Is<As shown, clock t1. ts...and meeting-
1 meeting has a neutral period equal to the period TK of...

り四ツクもｌｅべｅ・・・で制御される図示省略したス
イッチ８橢・・・も同様に制御され、それぞれ２Ｔ〇二
具−トラル期間１ｍ　、　Ｉｍ”を有する。そしてりｐ
ツクφ４１．φ二・・・で制御される図示省略したスイ
ッチ８、・・・も同様に制御され３Ｔのニュートラル期
間Ｉ！４・・・を有する。同様にしてスイッチ〜・・・
、ｋ・・・、＆ｎ・・・、ｋ・・・−同様なニュートラ
ル期間を有し、スイッチ８ａ、ａｍ・・・紘７Ｔのニュ
ートラル期間ｌ！ｓ　、　１ｍ・・・を有する４０″Ｔ
’Ｓる。Switches 8 and 8 (not shown), which are controlled by LE and LE..., are similarly controlled, and each has a 2T〇 and 2-tral period of 1m and Im''.
Tsuk φ41. Switches 8 (not shown), which are controlled by φ2..., are similarly controlled during the 3T neutral period I! It has 4... Switch in the same way...
, k..., &n..., k...- have similar neutral periods, and the neutral periods l! of switches 8a, am...Ko 7T! s, 40″T with 1m...
'Sru.

そして、り四ツク九がＨレベル時刻ｔｌ、ｔ、・・・で
は各段を構成するゴンデンサはいずれか１′）が入力儒
關路に接続され、りｐツクφ−がＨレベルの時刻Ｉ’Ｓ
　ｍ　！；”・で紘、これまた゛同様に各段を構成する
トランジスタは−ずれか１つが出力側回路に接続されて
いる。したがって時＃１１．１．・・・では入力側−路
ＫＩＮ絖されている各コンデン？Ｏ容量Ｆｉ　Ｃｕ＋ら
＋・・・十ち＋４であり、ｔた時刻１；、、；・・・で
出力１ＩＩＩＩ踏Ｋｌｌ統されていゐ各コンデンサの容
量状。Then, at times tl, t, . . . , when the rip-lock 9 is at the H level, any one of the gong capacitors 1') constituting each stage is connected to the input link, and at the time I when the rip-puck φ- is at the H level. 'S
M! ;'', again, ``Similarly, one of the transistors composing each stage is connected to the output side circuit. Therefore, at time #11.1..., the input side - path KIN is connected. The capacitance of each capacitor, Fi Cu+ et al., is 10+4, and the output 1III is standardized at time 1;,,;....

これオたＣｕ士Ｃ鳳＋・・・＋Ｃｎ＋Ｃ橋である。This is OtaCushiCho+...+Cn+C Bridge.

したがって、一般的に、φｕｓ　４＊　６．４−・・を
書込みり胃ツクφｊｋとし、φ：１．φ−２φ−２櫨・
・・を読出しりｐツクφ’Ｊｋとするとき、書込みタレ
ツクφｊｋがＨレベルのときスイッチＩＪｋは入力側回
路に接続され、読出しクロックφ′ｊｋがＨレベルのと
亀スイッチＳｊｋは出力側回路に接続され、Ｌレベルの
とき接続−状態を断とされる。そして書込みクロックφ
１ｋがＨレベルのとき読出しクロックφ′ｊｋはＬレベ
ルにあり、ｔたφ′ｊｋが■レベルのときφＪｋはＬレ
ベルにある。また各；ンデンナＣ３１、Ｃｌ３・・・Ｃ
１ｊは同容量値であゐ。そして時刻ｔｋにお−て。Therefore, in general, φus 4*6.4-... is written as stomach tsuk φjk, and φ:1. φ-2φ-2 oak・
When the read clock φ'Jk is read, the switch IJk is connected to the input side circuit when the write clock φjk is at the H level, and the turtle switch Sjk is connected to the output side circuit when the read clock φ'jk is at the H level. It is connected and disconnected when it is at L level. and write clock φ
When 1k is at H level, read clock φ'jk is at L level, and when φ'jk is at ■ level, φJk is at L level. Also, each; ndenna C31, Cl3...C
1j is the same capacitance value. And at time tk.

φ３ｋ（ｊ＝１ｅ２ｅ’〜８）はＨレベルとなり８　が
入力側に接続され２ＭンデンサＣ３にに入力ｋ 電荷がチャージされる。φ3k (j=1e2e' to 8) becomes H level, 8 is connected to the input side, and the 2M capacitor C3 is charged with the input k charge.

そしてｔ−において読出しクロックφ’１　、　（ｋ＋
　１　）ｊはＨレベルになりスイッチＪ　、Ｃｋ＋１）
Ｊは出力ＩＩＩに接続される。こむで（ｋ＋１）ｊは１
を法とする整数である。そしてこのときの出力電圧Ｖｊ
ｔｉｃ）はとなる、ζこでｃ、、−Ｉ　　Ｃ５にであゐ
。Then, at t-, the read clock φ'1, (k+
1) j becomes H level and switch J, Ck+1)
J is connected to output III. Komude(k+1)j is 1
is an integer modulo . And the output voltage Vj at this time
tic) becomes, ζ where c, , -I C5.

−１ このときの重みｈｌは となる・ したがってη。（ｔ　（ｋ−ｊ＋１　）　）　−ｖｉｎ
Ｚ−”’とすれば＃　Ｖ（＠ｋ）−１ｈｔ　ｅ　ｙ、、
　ｚ−ｊ＋１　　ａｓｓ　＋ｓ＊、＋＋’　ｓ＊Ｈ＊＊
＠（５）−１ である。−1 In this case, the weight hl is ・Therefore, η. (t (k-j+1)) -vin
If Z-"', then #V(@k)-1ht ey,,
z−zj+1 ass +s*, ++' s*H**
@(5)-1.

とこで０３１／Ｃｐｒ　−ｂＪでわ抄、ｈＩｓ）うｙ　
スフ（−−ｆル・フィルタの係数となるようにＣ１ｋ（
Ｄ大きさを決めればｍｌ！（５）式によシ、第４図の回
路によｐトツンスパーサルａフィルターｂ１得られゐこ
と明らかである。Tokode 031/Cpr -bJ Dewasho, hIs) Uy
C1k (
D If you decide on the size, it is ml! According to equation (5), it is clear that the circuit shown in FIG.

以上説−の如く１本発明によればオペ・アンプをその内
部に使用することなく、Ｌｄ−もダイナ（ツクレンジの
大きいスイッチ１キヤパシター形（）、　　Ｌ８Ｉフィ
ルタとして構成可能なスイッチ）′・キャパシター形の
、低電力消費のトツンスノ（−サル・フィルタを得るこ
とができる。なおこのトランスパーサル−フィルタの出
力段に社、外部回路（バッファ・アンプ）を付加できる
こと紘勿論であるΦAs described above, according to the present invention, without using an operational amplifier internally, Ld- can also be a dynamo (switch 1 capacitor type with a large range) or a capacitor type (switch that can be configured as an L8I filter). It is possible to obtain a transversal filter with low power consumption.It is of course possible to add an external circuit (buffer amplifier) to the output stage of this transversal filter.

【図面の簡単な説明】[Brief explanation of the drawing]

ｍ１ｌｌｉはトランスＩ（−サル・フィルタの一般構成
ＩＬ第２図はオペ・アンプを使用し九ときの説ａｍ、第
５ｌｌｌは本実ｖ４０原理構成を示す一與施例。 第４図は本発明Ｏ弛Ｏ実施例構成、第Ｓ図は第４図の動
作説明図でああ。 図中ｅ　Ｄ１＠　Ｄ２・・・Ｄ１社遅砥素子、１−１．
１−２　　・・・１−ｎ　　は重み付は調整回路、２は
加算回路、　　ＯＦはオペａ　７７プｅ　Ｃ１１ｅ　Ｃ
１ｔ　ＣＩは＝ンデンナ、８．。 Ｊ、８．ｉスイ、ツチング回路ｅ　Ｃｕ　＃　Ｃ１！　
＊　Ｃｊａｇ　”’　Ｃ１ｍはコンデンサｅ　８１１ｅ
　Ｓｍ□５８１１１・・・８−はスイッチをそれぞれ示
す。 特許出願人　富士通株式会社 代理人弁理士　山　谷　晧　乗m1lli is a general configuration of a transformer I (-SAL filter IL). Figure 2 is an example of the 9th theory using an operational amplifier, and Figure 5 is an example showing the actual V40 principle configuration. Figure 4 is an example of the present invention. O Example configuration, Fig. S is an explanatory diagram of the operation of Fig. 4. In the figure, e D1 @ D2... D1 company slow abrasive element, 1-1.
1-2...1-n is the adjustment circuit for weighting, 2 is the addition circuit, OF is the operation a77pue C11e C
1t CI = ndenna, 8. . J, 8. i Sui, Tsuching circuit e Cu # C1!
* Cjag "' C1m is capacitor e 811e
Sm□58111...8- indicate switches, respectively. Patent Applicant: Fujitsu Ltd. Representative Patent Attorney Akira Yamatani

Claims (1)

【特許請求の範囲】[Claims] 入力信号側と出力信号１１に接続されるスイッチを有す
るスイッチド争キャパシタを有するトランスパーサル・
フィルタにおいて、入力信号を充電するタイミングをＴ
／２とし、ｌＩ信号を記憶すゐタイミングをｋＴとし、
さらにその後出力信号側へ接続されるタイミングをＴ／
２として１周期（ｋ十Ｔ　）のり田ツクで動作するキャ
パシタをに千１個設け、この同一連ＫＲＣＪ各キャパシ
タを同容量とし、しかもこのキャパシタの容量にもとづ
キトランスパーサル・フィルタのタップ係数を電めるよ
うＫしたことを特徴とするトランスパーサル・フィルタ
。Transpersal capacitor with a switched capacitor with a switch connected to the input signal side and the output signal 11
In the filter, the timing to charge the input signal is T
/2, and the timing at which the lI signal is stored is kT.
Furthermore, the timing at which it is connected to the output signal side is T/
2, one thousand and one capacitors are provided that operate in one cycle (k0T), and each KRCJ capacitor in the same series has the same capacity, and based on the capacitance of this capacitor, the transparsal filter is A transparsal filter characterized by having a tap coefficient K-electromagnetic.