JPS5853251A - Transmission system - Google Patents
Transmission systemInfo
- Publication number
- JPS5853251A JPS5853251A JP15125181A JP15125181A JPS5853251A JP S5853251 A JPS5853251 A JP S5853251A JP 15125181 A JP15125181 A JP 15125181A JP 15125181 A JP15125181 A JP 15125181A JP S5853251 A JPS5853251 A JP S5853251A
- Authority
- JP
- Japan
- Prior art keywords
- address
- protection code
- transmission
- frame
- incoming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は伝送システムに係り、複数の伝送装置を共通の
伝送路により接続し、任意の伝送装置間で伝送されるデ
ータの機密保持ができるようにした伝送システムに関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transmission system, and more particularly, to a transmission system in which a plurality of transmission devices are connected through a common transmission path and data transmitted between arbitrary transmission devices can be kept confidential.
第1図は伝送システム一般の構成例を示す図であり、1
は伝送路、STI 、ST2 、ST3 、・・。FIG. 1 is a diagram showing an example of the configuration of a general transmission system.
are transmission lines, STI, ST2, ST3,...
STn等の各STは伝送路1を介して任意の相手局とデ
ータ伝送を行なう伝送装置である。0PUI 。Each ST such as STn is a transmission device that performs data transmission with an arbitrary partner station via the transmission path 1. 0PUI.
0PU2 、 CPU3、−.0PUn等の各CPUは
添字の対応する伝送装置STにデータ伝送の指示などを
行なう計算機である。0PU2, CPU3, -. Each CPU such as 0PUn is a computer that instructs the transmission device ST with the corresponding subscript to transmit data.
第2図は従来のフレーム構成例を示す図、第3図は従来
の伝送装置の構成例を示す図である。FIG. 2 is a diagram showing an example of a conventional frame structure, and FIG. 3 is a diagram showing an example of the structure of a conventional transmission device.
第2図中、10はフレーム、11はフレーム10の先頭
を示すリーディングフラグ、12はフレーム10の最後
を示すエンドフラグ、13は着信アドレス、14は発信
アドレス、15はコマンド、16はインフォメーション
、17は誤り検査コードである。In FIG. 2, 10 is a frame, 11 is a leading flag indicating the beginning of frame 10, 12 is an end flag indicating the end of frame 10, 13 is an incoming address, 14 is an outgoing address, 15 is a command, 16 is information, 17 is the error checking code.
第3図中、Rは受信器、Tは送信器、R−8HFは受信
直並列変換器、S−8HFは送信直並列変換器、ADS
Wは伝送システトのアドレスを設定するアドレススイッ
チであり、伝送装置STの前面パネル等に設けである。In Figure 3, R is a receiver, T is a transmitter, R-8HF is a receiving serial-to-parallel converter, S-8HF is a transmitting serial-to-parallel converter, and ADS
W is an address switch for setting the address of the transmission system, and is provided on the front panel of the transmission device ST.
DARGは受信した着信アドレス13をセットする着信
アドレスレジスタである。OOMPIは受信フレーム1
0の着信アドレス13と自局のアドレススイッチADS
Wの設定値とを比較するアドレス検定回路上してのアド
レス比較器、RBUFは受信データを格納する受信デー
タバッファ、5BUFは計算機CPUの指示により送信
するデータを格納する送信データバッファ、100は誤
り検出回路、COMは伝送装MST全体を制御する共通
制御部、INFは引算機CPUとの3−
インタフェース部である。DARG is a destination address register in which the received destination address 13 is set. OOMPI is received frame 1
0's incoming address 13 and own address switch ADS
An address comparator on the address verification circuit that compares the setting value of W, RBUF is a reception data buffer that stores received data, 5BUF is a transmission data buffer that stores data to be transmitted according to instructions from the computer CPU, and 100 is an error. The detection circuit COM is a common control unit that controls the entire transmission device MST, and INF is a 3-interface unit with the subtraction machine CPU.
通常伝送装置STI 、ST2.8T3、− 、STn
のアドレススイッチADSWは夫々“1n、w2m。Normal transmission equipment STI, ST2.8T3, -, STn
The address switches ADSW are "1n, w2m," respectively.
“3”、・ 、′n”というように伝送システム内で一
意の値が設定される。Unique values are set within the transmission system, such as "3", . . . 'n'.
伝送路1を流れるフレーム10は、各伝送装置STのア
ドレス比較器00MP1により、着信アドレス13と自
局のアドレススイッチADSWの設定値が比較されて一
致すると自局宛のフレームであると認められ、受信デー
タバッファRB U Fに取り込まれ、誤り検出回路1
00でビットエラーが検出されなければ、インタフェー
ス部INFを介して計算機CPUに転送される。The frame 10 flowing through the transmission path 1 is compared by the address comparator 00MP1 of each transmission device ST with the incoming address 13 and the setting value of the address switch ADSW of the own station, and if they match, it is recognized as a frame addressed to the own station, It is taken into the reception data buffer RBUF and sent to the error detection circuit 1.
If no bit error is detected at 00, the data is transferred to the computer CPU via the interface unit INF.
今、伝送装置ST3のアドレススイッチA、DSWが、
誤まって或いは故意に伝送装置ST2のアドレススイッ
チADSWと同一の値に設定されたとする。この場合、
上述した如くフレーム10の着信アドレス13と自局の
アドレススイッチADSWの11′・。Now, the address switch A and DSW of the transmission device ST3 are
Suppose that it is set to the same value as the address switch ADSW of the transmission device ST2, either by mistake or intentionally. in this case,
As mentioned above, the incoming address 13 of the frame 10 and the address switch ADSW 11' of the own station.
設定値とをアドレス叱較器00MP1で比較し、一致す
ると受信するため、本来伝送装置ST”2にの=4−
み送られたデータが、伝送装置ST3においても受信で
きることになってしまう。The set value is compared with the address comparator 00MP1, and if they match, the data is received. Therefore, the data that was originally sent to the transmission device ST"2 can also be received by the transmission device ST3.
このため、この種の従来の伝送装置STを用いた伝送シ
ステムは、伝送装置STのパネル等に設けられたアドレ
ススイッチADSWの値を変更することで、簡単に他局
宛のデータを傍受することが可能であり、機密が漏洩し
やすい等の欠点があった。特に艦船等に搭載された機器
を結ぶシステムにおいては、このような欠点は重大問題
であった。Therefore, in a transmission system using this type of conventional transmission device ST, data destined for another station can be easily intercepted by changing the value of the address switch ADSW provided on the panel of the transmission device ST. However, there were drawbacks such as the possibility of leakage of confidential information. These shortcomings were a serious problem, especially in systems that connect equipment mounted on ships and the like.
本発明は上記従来の欠点を除去したものであり、フレー
ム内に着信アドレスを保護する保護コードを設け、この
保護コードの内容と一致する保護コードをもつ伝送装置
のみが伝送路を流れるフレームを取り込めるようにし、
機密の漏洩を防止するようにした伝送システムを提供す
ることを目的とする。The present invention eliminates the above-mentioned drawbacks of the conventional technology. A protection code is provided in the frame to protect the incoming address, and only a transmission device with a protection code that matches the contents of the protection code can capture the frame flowing through the transmission path. So,
The purpose of the present invention is to provide a transmission system that prevents leakage of confidential information.
以下、本発明の一実施例につき第4図以下を参照して説
明する。・π4図は本発明になる伝送システムを適用し
たフレームの構成例を示す図、第5図は本発明になる伝
送システムに用いた伝送装置の構成例を示す図である。Hereinafter, one embodiment of the present invention will be described with reference to FIG. 4 and subsequent figures. - π4 diagram is a diagram showing an example of the configuration of a frame to which the transmission system according to the present invention is applied, and FIG. 5 is a diagram showing an example configuration of a transmission device used in the transmission system according to the present invention.
第4図中、18は保護コードである。本例では、保護コ
ード18の値が零のときには、各伝送装置STは着信ア
ドレス13と自局のアドレススイッチADSWの設定値
との一致のみで7レーム19を爪−4→44、保護コー
ド18の値が
零μ外の場合には、自局の保持する保護コードとフレー
ム19内の保護コードPCが一致し、かつ着信アドレス
13が自局アドレスと一致したときにのみフレーム19
を受信する。In FIG. 4, 18 is a protection code. In this example, when the value of the protection code 18 is zero, each transmission device ST transfers the 7 frames 19 from -4 to 44 and the protection code 18 only by matching the incoming address 13 with the setting value of the address switch ADSW of its own station. If the value of is outside of zero μ, frame 19 is sent only when the protection code held by the own station matches the protection code PC in frame 19, and the incoming address 13 matches the own address.
receive.
第5図中、PCRGは受信フレーム19の保護コード1
8をセットする保護コードレジスタ、5ARGは発信ア
ドレス14をセットする発信レジスタ、ZDEOは保護
コード18の値が零であることを検出する零検出回路、
RAMは自局と論理的に接続される他局間の保護コード
を格納しておくメモリ、00MP2はフレーム19内の
保護コード18とメモIJRAMに格納されている自局
関連の保護コードとを比較する保護コード検定回路とし
ての保股コード比較回路、101はアンドゲート、10
2はオアゲートである。その他の構成については、第3
図と同一構成部分に同一符号が付しである。In FIG. 5, PCRG is protection code 1 of received frame 19.
5ARG is a transmission register that sets transmission address 14, ZDEO is a zero detection circuit that detects that the value of protection code 18 is zero,
RAM is a memory that stores protection codes between the own station and other stations that are logically connected, and 00MP2 compares protection code 18 in frame 19 with the protection code related to the own station stored in memo IJRAM. A protection code comparison circuit as a protection code verification circuit, 101 is an AND gate, 10
2 is the or gate. For other configurations, please refer to the 3rd section.
Components that are the same as those in the figure are given the same reference numerals.
ここで、以下の説明においては、伝送装置S ’I”
1をマスク局に位置づけ、計算機0PUIの指示により
各伝送装置ST間の論理的な接続に対する保護コードP
Cを、他の伝送装置8T2 、ST3 、、、、。Here, in the following explanation, the transmission device S'I"
1 is positioned as a mask station, and the protection code P for the logical connection between each transmission device ST is specified by the computer 0 PUI.
C to other transmission devices 8T2, ST3, .
5TrXこ配送する機能をもつとする。It is assumed that it has a function of delivering 5TrX.
第6図は各伝送装置間の論理的接続形態を示す図、第7
図は第6図に示した接続形態に対応する保護コードの一
例を示す図、第8図は保護コードを伝送するときのフレ
ーム構成例を示す図である。Figure 6 is a diagram showing the logical connection form between each transmission device, Figure 7
This figure shows an example of a protection code corresponding to the connection configuration shown in FIG. 6, and FIG. 8 shows an example of a frame structure when transmitting the protection code.
なお、保護コードの値は16進表示で明記しである。Note that the value of the protection code is specified in hexadecimal notation.
マスク局である伝送装置STIは、計算機CPUIの指
示により、各伝送装置ST2..ST3、− 。The transmission device STI, which is a mask station, transmits each transmission device ST2 . .. ST3, -.
S’l”nζこ第7図に示した伝送装置STの論理的接
続形態に対応する保護コードを伝送する。伝送装7−
置ST2に対して送られる第8図に示した内容のフレー
ム19の情報は、伝送装置STIの送信データバッファ
5BUFに設定され、送信直並列変換器8−8HFおよ
び送信器Tを経由して伝送路1に送出される。A protection code corresponding to the logical connection form of the transmission device ST shown in FIG. 7 is transmitted.The frame 19 with the content shown in FIG. 8 is sent to the transmission device ST2. The information is set in the transmission data buffer 5BUF of the transmission device STI, and sent to the transmission line 1 via the transmission serial/parallel converters 8-8HF and the transmitter T.
伝送装置ST2では、第8図に示したフレーム19を受
信器Rを経由して取り込むと、受信直並列変換器R−8
HFによりシリアルからパラレルに変換し、保護コード
を保護コードレジスタPCRGに、着信アドレスを着信
アドレスレジスタDARGに、発信アドレスを発信アド
レスレジスタ5ARGにセットしていく。保護コードレ
ジスタPORGの保護コードは零であるので、零検出回
路ZDEOの出力がアクティブとなる。よってオアゲー
1−102の出力がアクティブとなる。次に着信アドレ
ス13が自局アドレスと一致するかアドレス比較回路0
0MP1で比較される。この値が一致するとアンドゲー
ト101の両入力がアクティブとなり、共通制御部00
Mに受信指示が出力される。(但し、保護コードの値が
零のときは、従来通りの受信側8−
御である。)この受信指示により共通制御部00Mは、
コマンド15.インフォメーション16の内容をデータ
バッファRBUFに取り込む。最後にエンドフラグ12
を受信すると、受信を終了し、誤り検出回路100がノ
ーエラーを示すと、共通制御部COMは受信データバッ
ファRB UJi”からコマンドを読出し解析する。In the transmission device ST2, when the frame 19 shown in FIG.
HF converts from serial to parallel, and sets the protection code in protection code register PCRG, the incoming address in incoming address register DARG, and the outgoing address in outgoing address register 5ARG. Since the protection code of the protection code register PORG is zero, the output of the zero detection circuit ZDEO becomes active. Therefore, the output of the or game 1-102 becomes active. Next, whether the incoming address 13 matches the local address or not, the address comparison circuit 0
0MP1 is compared. When these values match, both inputs of the AND gate 101 become active, and the common control unit 00
A reception instruction is output to M. (However, when the value of the protection code is zero, the receiving side 8- is controlled as before.) Based on this reception instruction, the common control unit 00M:
Command 15. The contents of information 16 are taken into data buffer RBUF. Finally end flag 12
When the command is received, the reception ends, and when the error detection circuit 100 indicates no error, the common control unit COM reads out the command from the reception data buffer RB UJi'' and analyzes it.
この場合、保護コードセット命令SPOであるので、共
通制御部00Mは、受信データバッファR,B UFに
取り込んだ保護コードき対応する伝送装置8Tのアドレ
スを取り出し、相手伝送装置STのアドレスをメモリ1
1.AMのアドレスとしてその保護コードを第9図に示
した如く書き込む。In this case, since it is a protection code set command SPO, the common control unit 00M takes out the address of the transmission device 8T corresponding to the protection code taken into the received data buffers R, BUF, and stores the address of the other transmission device ST in the memory 1.
1. The protection code is written as the AM address as shown in FIG.
以下同様にして伝送装置8T3、−.8TnのメモリR
AMにも各伝送装@8T3、− 、STnと接続関係の
ある伝送装置STのアドレスに対応する保護コードが書
き込まれる。こうして、システム内の伝送装置ST間の
論理的なポイント・トウ・ポイント接続形態に対応する
保砲コードが、各伝送装置STに設定される。Similarly, the transmission devices 8T3, -. 8Tn memory R
A protection code corresponding to the address of the transmission device ST that has a connection relationship with each transmission device @8T3, -, STn is also written in the AM. In this way, a gun protection code corresponding to the logical point-to-point connection form between the transmission devices ST in the system is set for each transmission device ST.
これ以後、例えば伝送装置STIから伝送装置ST2に
データを伝送する場合、伝送装置ST1の共通制御部0
0Mは、相手伝送装置ST2のアドレスをメモリ11.
AMのアドレスとして該当保護コード(101)を読み
出し、送信データバッファ8BUPにセットする。以下
、順次着信アビ11139発信アドレス14.コマンド
15.インフォメーション16.誤り検査コード17等
を送信データバッファS、BUFにセットしながら、送
信直並列変換器S−5HF 、送信器Tを介して、伝送
路1に810図に示すフレーム19を送出する。After this, for example, when transmitting data from the transmission device STI to the transmission device ST2, the common control unit 0 of the transmission device ST1
0M stores the address of the partner transmission device ST2 in the memory 11.
The corresponding protection code (101) is read as the AM address and set in the transmission data buffer 8BUP. Hereinafter, incoming call Abi 11139 calling address 14. Command 15. Information 16. While setting the error check code 17 and the like in the transmission data buffers S and BUF, the frame 19 shown in FIG. 810 is sent to the transmission line 1 via the transmission serial/parallel converter S-5HF and the transmitter T.
受信局である伝送装置ST2は、受信器R2受信直並列
変換器R−8HFを介して伝送路1を流れるフレーム1
9を取り込み、入力順に保護コード18を保護コードレ
ジスタFOR,Gに、着信アドレス13を着信アドレス
レジスタI)A RGに、発信アドレス14を発信アド
レスレジスタf9 A、R,Gにセットする。保護コー
ド18の値は零でないので、この受信した発信アドレス
14をアドレスとしてメモIJ RAMから対応する保
護コードを読み出す〇メモリRAMから読み出されたこ
の値と保護コードレジスタPCRGの内容は、保護コー
ド比較器00MP2で比較される。結果は一致するため
、オアゲート102の出力がアクティブとなる。又、着
信アドレス比較器COMPIで着信アドレスレジスタD
AR,Gの内容とアドレススイッチADSWの値とが比
較され、この結果も一致するため、アントゲ−ト101
の両入力がアクティブとなり、共通制御部00Mに受信
指示が発生する。The transmission device ST2, which is a receiving station, receives frame 1 flowing through the transmission path 1 via the receiver R2 receiving serial/parallel converter R-8HF.
9, and set the protection code 18 in the protection code registers FOR, G, the incoming address 13 in the incoming address register I) ARG, and the outgoing address 14 in outgoing address registers f9 A, R, G in the order of input. Since the value of the protection code 18 is not zero, the corresponding protection code is read from the memory IJ RAM using the received sending address 14 as an address. This value read from the memory RAM and the contents of the protection code register PCRG are the protection code. Comparison is made by comparator 00MP2. Since the results match, the output of OR gate 102 becomes active. In addition, the incoming address comparator COMPI selects the incoming address register D.
The contents of AR,G and the value of the address switch ADSW are compared, and since the results match, the ant gate 101
Both inputs become active, and a reception instruction is generated to the common control unit 00M.
共通制御部00Mは、以下コマンド15.インフォメー
ション16の内容を受信データバッファRB UFに取
り込み、誤り検査結果が正しいと、コマンド15を解析
し、受信データを受信データバッファR,BUFよりイ
ンタフェース部INFを介して計算機0PU2に転送し
、受信終了報告を行なう。The common control unit 00M executes the following command 15. The contents of information 16 are loaded into the reception data buffer RB UF, and if the error check result is correct, the command 15 is analyzed and the reception data is transferred from the reception data buffers R and BUF to the computer 0PU2 via the interface unit INF, and the reception ends. Make a report.
今、伝送装置ST3のアドレスが誤まって操作され、伝
送装置ST2に同じアドレスになっていたとする。Suppose now that the address of the transmission device ST3 has been manipulated by mistake, resulting in the same address as that of the transmission device ST2.
伝送装置ST3においても、伝送装置ST2と同様に伝
送路1上のフレーム19を取り込み、保護コード181
着信アドレス139発信アドレス14を夫々保護コード
レジスタPORG、着信アドレスレジスタDARG、発
信アドレスレジスタSIGにセットする。着信アドレス
比較器00MP1において着信アドレスレジスタDAR
Gの内容とアドレススイッチADSWの値とが比較され
るが、このとき伝送装置ST2のアドレスと同値にアド
レススイッチAD SWが誤設定されているため、一致
を示す。The transmission device ST3 also captures the frame 19 on the transmission path 1 in the same way as the transmission device ST2, and transmits the protection code 181.
The incoming address 139 and outgoing address 14 are set in the protection code register PORG, incoming address register DARG, and outgoing address register SIG, respectively. Incoming address register DAR in incoming address comparator 00MP1
The contents of G and the value of the address switch ADSW are compared, but at this time, since the address switch ADSW is erroneously set to the same value as the address of the transmission device ST2, a match is shown.
しかし、発信アドレスレジスタ8ARGの発信アドレス
14をアドレスとしてメモリR,AMの該当保護コード
を読み出し、保護コード比較器00MP2で受信した保
護コード18と比較すると不一致であるため、ANDゲ
ート21の両入力がアクティブとならず、共通制御部0
0Mには受信指示が発生しない。よって、以下のコマン
ド15.インフォメーション16の内容は伝送装置ST
3では受信されない。However, when the corresponding protection codes in memories R and AM are read using the sending address 14 of the sending address register 8ARG as an address and compared with the protection code 18 received by the protection code comparator 00MP2, they do not match, so both inputs of the AND gate 21 are Not active, common control unit 0
No reception instruction occurs at 0M. Therefore, the following command 15. The content of information 16 is the transmission device ST.
3 is not received.
このように、上記構成になる伝送システムは、伝送装置
STのアドレスを決めるアドレススイッチAD SWが
誤設定され、システム内に2個以上存在しても、相手局
対応に保護コード18が設定されるため、目的局だけし
か受信できないので、システム内での情報の秘密を確実
に保護することができる。In this way, in the transmission system having the above configuration, the address switch AD SW that determines the address of the transmission device ST is incorrectly set, and even if there are two or more switches in the system, the protection code 18 is set for the other station. Therefore, since only the destination station can receive the information, the confidentiality of information within the system can be reliably protected.
第1図は伝送システム一般の構成例を示す図、第2図は
従来のフレーム構成例を示す図、第3図は従来の伝送装
置の構成例を示す図、第4図は本発明になる伝送システ
ムを適用したフレームの構成例を示す図、第5図は本発
明になる伝送システムに用いた伝送装置の構成例を示す
図、第6図は各伝送装置間の論理的接続形態を示す図、
第7図は第6図に示した接続形態に対応する保護コード
の一例を示す図、第8図は保護コードを伝送するときの
フレーム構成例を示す図、第9図は本発明になる伝送シ
ステムが保護コードを保持するためのメモリの内容を示
す図、第10図はデータ伝送時のフレーム構成を示す図
である。
1・・・・・・・伝送路、ST・・・・・・・・伝送装
置、CPU・・・・・・・・計算機、13・・・・・・
・・着信アドレス、14・・・・・・・・・発信アドレ
ス、15・・・・・・・・・コマンド、16・・・曲・
・インフォメーション、17・・・・・・・・・誤り検
査コード、18・・・曲・・保護コード、19・・・・
・・・・フレーム、ADSW・凹曲アドレススイッチ、
COMPl・曲・・アドレス比較器、COMPz・・・
・・・−・保護コード比較器、CoM・・・・・曲共通
制御部。
代理人 葛野信−FIG. 1 is a diagram showing an example of the configuration of a general transmission system, FIG. 2 is a diagram showing an example of a conventional frame configuration, FIG. 3 is a diagram showing an example of the configuration of a conventional transmission device, and FIG. 4 is a diagram of the present invention. A diagram showing an example of the configuration of a frame to which the transmission system is applied, FIG. 5 is a diagram showing an example of the configuration of a transmission device used in the transmission system of the present invention, and FIG. 6 shows a logical connection form between each transmission device. figure,
FIG. 7 is a diagram showing an example of a protection code corresponding to the connection configuration shown in FIG. 6, FIG. 8 is a diagram showing an example of a frame structure when transmitting a protection code, and FIG. A diagram showing the contents of a memory for the system to hold a protection code, and FIG. 10 is a diagram showing a frame structure during data transmission. 1...Transmission line, ST...Transmission device, CPU...Computer, 13...
...Incoming address, 14...Outgoing address, 15...Command, 16...Song...
・Information, 17...Error check code, 18...Song...Protection code, 19...
...Frame, ADSW/concave address switch,
COMPl/song/address comparator, COMPz...
...--Protection code comparator, CoM... Song common control section. Agent Makoto Kuzuno
Claims (1)
数の伝送装置間でデータ伝送を行なう伝送システムにお
いて、フレームは発着信アドレス。 コマンド、データ、上記伝送装置間の接続を示す発着信
アドレスの保護コード及び誤り検査コードで構成され、
上記伝送装置は自局アドレスを設定する機構と、上記フ
レーム内の着信アドレスと自局アドレスが一致するか否
かを検定するアドレス検定回路と、上記保護コードが自
局の保持している発着信アドレスに対応した保護コード
に一致するか否かを検定する保護コード検定回路と、上
記保護コードを自局と論理的に接続関係のある上記伝送
装置対応に保持する回路を有し、さらに上記伝送装置の
一つが上記伝送装置間の論理的な接続対応1こ、相手局
アドレスとともに前記保護コードを上記伝送路を介して
上記各伝送装置に通知する手段を有しており、受信した
フレーム内の着信アドレスと、発信アドレスに対応した
保護コードを夫々アドレス検定回路と保護コード検定回
路により検定し、両者ともに一致したとき受信フレーム
を取り込むようにしたことを特徴とする伝送システム。[Claims] In a transmission system in which a plurality of transmission devices are connected via a common transmission path and data is transmitted between the plurality of transmission devices, a frame is an originating and receiving address. Consists of commands, data, a protection code for the incoming and outgoing address indicating the connection between the above transmission devices, and an error check code,
The above transmission device includes a mechanism for setting the own address, an address verification circuit for verifying whether the incoming address in the frame matches the own address, and an outgoing/incoming call whose protection code is held by the own station. It has a protection code verification circuit that tests whether the address matches the protection code corresponding to the address, and a circuit that holds the protection code corresponding to the transmission device that has a logical connection relationship with the local station, One of the devices has a means for logical connection between the transmission devices and notifies each of the transmission devices of the protection code together with the destination station address via the transmission path. A transmission system characterized in that an incoming address and a protection code corresponding to an outgoing address are verified by an address verification circuit and a protection code verification circuit, respectively, and a received frame is captured when both match.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15125181A JPS5853251A (en) | 1981-09-24 | 1981-09-24 | Transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15125181A JPS5853251A (en) | 1981-09-24 | 1981-09-24 | Transmission system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5853251A true JPS5853251A (en) | 1983-03-29 |
Family
ID=15514569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15125181A Pending JPS5853251A (en) | 1981-09-24 | 1981-09-24 | Transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5853251A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02171454A (en) * | 1988-12-26 | 1990-07-03 | Kasumi Kiritani | Ridge tile and ridge part execution method |
-
1981
- 1981-09-24 JP JP15125181A patent/JPS5853251A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02171454A (en) * | 1988-12-26 | 1990-07-03 | Kasumi Kiritani | Ridge tile and ridge part execution method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5961626A (en) | Method and processing interface for transferring data between host systems and a packetized processing system | |
KR0137089B1 (en) | Inter lan connection equipment | |
US6148004A (en) | Method and apparatus for establishment of dynamic ESCON connections from fibre channel frames | |
US5574865A (en) | System for data transfer protection during module connection/disconnection onto live bus | |
US5311510A (en) | Data storing system for a communication control circuit | |
US7023873B2 (en) | Network device including detection of link status employing auto-negotiation | |
JPH0630031A (en) | Processor resetting system | |
US6157651A (en) | Rogue data packet removal method and apparatus | |
JPS5853251A (en) | Transmission system | |
US6647100B1 (en) | Universal Serial Bus datapump command interpreter | |
US7304956B2 (en) | Extended wrap mode with source/destination wrap | |
JPS5845047B2 (en) | Information transmission method using common signal transmission path | |
US20030126342A1 (en) | System to optimally order cycles originating from a single physical link | |
JPS60149239A (en) | Communication network system | |
US7039783B2 (en) | Dual apparatus and method thereof using concurrent write function | |
JPH0352049Y2 (en) | ||
JP2829550B2 (en) | Communication control LSI | |
KR100451792B1 (en) | PB bus interface logic with system of ISA bus | |
JP3245552B2 (en) | Transfer control system | |
KR0154485B1 (en) | Interrupt handling method of high level serial communication expanding chip board | |
JPH0637738A (en) | Data transmission error control system | |
JPS6336638A (en) | Communication control equipment for token ring | |
KR930005124B1 (en) | Image data page end mark checking method | |
JPS60140A (en) | Packet communication system | |
JPH06348619A (en) | Multi-host computer decentralizing system containing data transmission/reception substituting function |