JPS5852730A - Crt display device - Google Patents

Abstract

PURPOSE:To improve light-pen detection precision by providing a refresh counter, a light-pen position counter, a flip-flop for setting the offset value of an offset register, and a light-pen register. CONSTITUTION:A refresh counter (RC)6 generates address information for reading the contents of a buffer memory 7 for reproduction to control a synchronizing signal generation part 10 during display, generating a horizontal and a horizontal synchronizing signal. While an offset value setting FF20 is set, an offset register 19 once supplied with a light-pen input signal stores the current counted value of the RC6, and a light-pen position counter (RPC)18 counts up while holding a difference in offset value from the contents of the RC6. Then, a light-pen register 16 when supplied with the light-pen input signal stores the current counted value of the RPC18 as pen detection position information, and sends the information to a host device.

Description

【発明の詳細な説明】 本発明は、情報処理装置に於ける周辺装置あるいは端末
装置として使用されるＣＲＴ表示鋏置装関する４のであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a CRT display scissors device used as a peripheral device or terminal device in an information processing device.

従来、この種のＣＲＴ表示装置は、第１［Ｋ示すような
ブロックで構成されていた。命令レジスタＪは上位装置
からの命令を格納するもの、ラインアドレスレジスタｌ
は上位装置からのツインアドレス指定情報を格納するも
の、キャラクタアドレスレジスターは上位装置からの中
ヤラクタアドレス指走情報を格納するものである。Conventionally, this type of CRT display device has been composed of blocks as shown in the first block. The instruction register J stores instructions from the host device, and the line address register L
is used to store twin addressing information from the higher-level device, and the character address register is used to store middle-order address designation information from the higher-level device.

ラインアドレス選択部ダは再生用バッツアメ篭り７に対
するラインアドレス情報をラインアドレスレジスタ／に
よって与えるか、リフレッシュカウンタ６によって与え
るかを選択制御するものであシ、キャラクタアドレス選
択部！は再生用バッツァメモリ７に対するキャラクタア
ドレス情報をキャラクタアドレスレジスタによって与え
るか、リフレッシュカウンタ４によって与えるかを選択
制御するものである。The line address selection section DA selects and controls whether line address information for the reproduction batch candy basket 7 is provided by the line address register/or by the refresh counter 6.Character address selection section! is used to selectively control whether character address information for the reproduction Batza memory 7 is provided by the character address register or by the refresh counter 4.

再生用バッファメモリ７は上位装置からの表示情報を格
納する４のであり、Ｍ文字／行×Ｎ行の表示性能を有す
る装置の場合には、Ｍ文字／行×Ｎ行の記憶容量が必要
であｐ１表示情報格納時にはフィンアドレスレジスタｌ
及びキャラクタアドレスレジスタコによってアドレスさ
れ、表示時にはり７レツシエカウ／り４によってアドレ
スされる。The playback buffer memory 7 stores display information from the host device, and in the case of a device with a display performance of M characters/line x N lines, a storage capacity of M characters/line x N lines is required. Fin address register l when storing Ap1 display information
and the character address register, and when displayed, it is addressed by the reciprocal register.

即ち、再生用バッフ７メ毫リツに格納され九表示情報は
、表示時にり７レツシユカウンタ６によって順次アドレ
スされることによって読み出さ蜆表示信号発生部Ｉによ
って我々２人間が日常使用している文字／記号表現の形
に変換され、更に並直列変換部９によってビット並列信
号がビット直列信号に変換されてビデオ増幅部／／に送
られ、表示部ｔＪの表示スクリーン上に表示される。That is, the display information stored in the playback buffer 7 messages is read out by being sequentially addressed by the 7-receipt counter 6 at the time of display. The bit parallel signal is further converted into a bit serial signal by the parallel/serial converter 9 and sent to the video amplifying section //, where it is displayed on the display screen of the display section tJ.

リフレッシュカラ／り轟は、表示時に再生用パソフアメ
モリクのアドレス情報を提供するとともに、偏向増幅部
ｌコに対して同期信号を与える為に同期信号発生部ＩＯ
を制御するり／グカクンタである。The refresh color/recorder provides the address information of the playback computer memory at the time of display, and also uses the synchronization signal generator IO to provide a synchronization signal to the deflection amplifier section l.
It is ri/gukakunta that controls the.

ライトペン入力は表示部／ＪＯ表示スクリーｙ上を走査
する光信号を検出し、電気信号に変換するものであシ、
ここで検出されたライトベン入力信号はライトベン入力
受信部ｌｊで増幅される。The light pen input detects an optical signal scanning on the display section/JO display screen y and converts it into an electrical signal.
The light ben input signal detected here is amplified by the light ben input receiving section lj.

ライトベンレジスタ１６は２イトベン検出ポジシヨンを
格納するレジスタであシ、ライトベン入力信号で、その
時のす７レツシユカウンタ６のツイン及びキャラクタア
ドレス出力がセットされる。The write ben register 16 is a register for storing the 2-event detection position, and the twin and character address outputs of the seven-receipt counter 6 at that time are set by the write ben input signal.

この時割込フリップフロップ（以下ＦＦと略記する）／
７、が同時に論理＠ｌ″にセットされ、ライトベン入力
があったことを上位装置に知らせる為に割込ラインをア
クティブとする。At this time, the interrupt flip-flop (hereinafter abbreviated as FF)/
7 is set to logic @l'' at the same time, and the interrupt line is activated to notify the host device that there is a write-ben input.

従って、上位装置は、ライトベンレジスタ１４を読み取
ることによって、ライトベンタッチ位置を読み取ること
ができる。Therefore, the host device can read the light ben touch position by reading the light ben register 14.

このように、従来技術に於ては、ライトベン入力信号に
より、その時のり７レツシユカウンタの値をライトベン
タッチ位置情報として保持する。In this way, in the prior art, the value of the 7 retouch counter at that time is held as the light bend touch position information in response to the light bend input signal.

ところが、再生用バッファメモリをアドレスしてから、
表示部スクリーン上に光信号として表示するＫＭＬるま
で、及びその光信号をライトペ／にょ襲竜ンスして電気
信号に変換し、そＯ電気信号によってリフレッシュカウ
ンタを２イトベンタッチ位置情報として保持するまでに
は、相蟲な時間を要し、従って、ライトベンレジスタに
ライトベンタッチ位置として格納され九位置情報は、実
際のライトベンタップ位置よシも数キャラクタアドレス
大きな値となって、おり、しかも、その値は、回路上の
遅延及びライトベンの検出遅延Ｏばらつきの為に、一定
とはならないという欠点があつ九。However, after addressing the playback buffer memory,
Until the KML is displayed as an optical signal on the display screen, and the optical signal is converted into an electrical signal by light flashing, and the refresh counter is maintained as 2-item touch position information using the electrical signal. It takes a lot of time, therefore, the nine position information stored as the light touch position in the light touch register is a few character address larger than the actual light touch position, and moreover, The disadvantage is that the value is not constant due to circuit delays and variations in the light ben detection delay.

本発明鉱従来の上記実情に鎌みてなされた−のであり、
従って本発明の目的は、１ノフレツシユカク／り、２イ
トペ／ボジシ冒ンカウンタ、オフセットレジスタオフセ
ット値セットフリップフロップ、′）イトベンレジスタ
を真備することＫよって上記欠点を除去し、上位装置／
ソフトウェアに於ける２イトベン検出情報の補正のわず
られしさを避けるとともに、ライトベン検出精度を向上
することができる新規なＣＲＴ表示装置を提供すること
にある。The present invention was made in consideration of the above-mentioned conventional situation,
Therefore, it is an object of the present invention to eliminate the above-mentioned drawbacks by providing 1 nofreshiyukaku/re, 2 itope/bojishi count counter, offset register offset value set flip-flop, and 1) event register.
It is an object of the present invention to provide a new CRT display device that can avoid the troublesomeness of correcting two-event detection information in software and improve the accuracy of light-bent detection.

本発明の上記目的は、画面表示制御を行うす７レツシユ
カウンタと、該リアレツシュカウンタと一定の関係を保
ちながらカウントアツプするライトベンポジションカウ
ンタと、該ライトベンポジションカウンタが前記リフレ
ッシュカフ／りとの間に一定の関係を持ち得るように前
記ライトベンポジションカウンタにオフセット値を与え
るオフセットレジスタと、該オフセットレジスタにオフ
セット値をセットすることを可能／不可能とするオフセ
ット値セットフリッグフロツプ（以下ＦＦと略記する）
と、ライトベン入力信号によりその時のライトベンポジ
ションカウンタ値を保持するライトベンレジスタとで構
成されるＣＲＴ表示装置、によって達成される。The above object of the present invention is to provide a refresh counter that controls screen display, a light ben position counter that counts up while maintaining a constant relationship with the real refresh counter, and a write ben position counter that controls the refresh cuff. an offset register that provides an offset value to the write position counter so as to have a certain relationship between (hereinafter abbreviated as FF)
This is achieved by a CRT display device comprising: and a write ben register that holds the current write ben position counter value based on the write ben input signal.

実際の２イトベン操作に先立ち、オフセット値セットＦ
Ｆをセットすることにより、オフセット値セット可能状
態とし、ライン及びキャラクタアドレス“Ｏ′″の位置
に、ある文字／記号を表示し、その文字／記号をライト
ペンでタッチすることＫよシ、その時の９７レツシユカ
ウンダの値をオフセットレジスタにセットする。この事
により、リフレッシュカウンタがツイン及びキャラクタ
アドレスｍ　、　ＩＩを示す時、ライトベンボジシ璽ン
カクンタはオフセット値を示すように制御する。Before the actual 2-item operation, set the offset value F.
By setting F, the offset value can be set, display a certain character/symbol at the position of the line and character address "O'", and touch that character/symbol with the light pen. Set the value of the 97 retouch counter in the offset register. As a result, when the refresh counter indicates the twin and character addresses m and II, the write register is controlled to indicate the offset value.

一方、実際の２イトベン操作時には、オフセット値オフ
セット不可能状態とし、ライトベン入力信号により、そ
の時の２イトペンポジシヨンカウンタ値をライトベンタ
ッチ位置情報として、ライトペンレジスタに格納し、上
位装置に与える。On the other hand, when actually operating the 2-item pen, the offset value is set to a state in which it is impossible to offset, and the 2-item position counter value at that time is stored in the light pen register as the light-bent touch position information by the light pen input signal, and is sent to the host device. .

次に本発明をその曳好な一実施例を図面を参照して詳細
に説明する。Next, a preferred embodiment of the present invention will be described in detail with reference to the drawings.

第一図は本発明を用い九ＣＲＴ表示装置の一実施例のブ
ロック構成図である。FIG. 1 is a block diagram of an embodiment of a CRT display device using the present invention.

命令レジスタＪは上位装置からの命令を格納するもので
ある。ラインアドレスレジスタｌは上位装置からの行指
定情報、キャラクタアドレスレジスターはキャラクタ指
門情報、゛即ちＭ゛文字／行の何番目の文字位置である
かの情報を格納するものであシ、表示情報はこの両アド
レスレジスタによりアドレスされた再生用バッフアメ峰
リク上のセルに上位装置よシ格納される。The instruction register J stores instructions from the host device. The line address register l stores line designation information from the host device, and the character address register stores character guide information, that is, information about the character position in the M character/line, and display information. is stored by the host device in the cell on the playback buffer memory addressed by these two address registers.

ラインアドレス選択部亭は再生用バッファメモリフに対
するフィンアドレス情報をラインアドレスレジスタ／Ｋ
”よって与えるか、あるいはリフレッシュカウンタ６に
よって与えるかを選択制御するものであシ、キャラクタ
アドレス選択部Ｉは再生用バッファメモリフに対するキ
ャラクタアドレス情報をキヤ、ラクタアドレスレジスタ
コによって与えるか、あるいはりフレツシエカウンタ４
によって与えるかを選択制御するものである。The line address selection section stores the fin address information for the playback buffer memory in the line address register/K.
The character address selector I selects and controls whether to give character address information to the playback buffer memory by the character address register or by the refresh counter 6. E-counter 4
This is to selectively control whether or not to give it.

リフレッシュカウンタ６は表示時に、再生用バッファメ
モリフを順次読み出す為のアドレス楕報を提供するとと
４に、同期信号発生部１０を制御することによって水平
及び垂直の同期信号を発生するリングカウンタである。The refresh counter 6 is a ring counter that generates horizontal and vertical synchronization signals by controlling the synchronization signal generator 10 and provides address information for sequentially reading out the reproduction buffer memory during display. .

再生用バッファメモリフに格納された表示゛情報は、表
示時にり７レツシユ力ウンタ番によって順次−読み出さ
れ、表示信号発生部ｔに於ソ、文字／記号映倫バター／
に変換され、更に並直列変換部ηに於てビット並列信号
がビット直列信号に変換され、ビデオ増幅部／／に送ら
れ、表示部／ＪＯ表示スクリーン上に表示される。The display information stored in the playback buffer memory is read out sequentially by the 7 retrieval counter numbers during display, and the characters/symbols/symbols are sent to the display signal generator t.
Furthermore, the bit parallel signal is converted into a bit serial signal in the parallel/serial converter η, which is sent to the video amplifier // and displayed on the display/JO display screen.

ライトペ／ｌ参は表示部／ＪＯ表示スクリーン上を走査
する光信号を検出して電気信号に変換するものであシ、
ζこで検出されたライトペン入力信号は、微小電圧であ
シ、ライトペン入力受信部／ｊに於て増幅される。The lightpe/l reference detects the optical signal scanning on the display unit/JO display screen and converts it into an electrical signal.
The light pen input signal detected here is amplified by a minute voltage in the light pen input receiving section /j.

オフセットレジスタ１９は、オフセット値セットＦＦｒ
がセット状態にある時にライトベン入力信号が与えられ
ると、その時のりフレツシエカウンタ６のカウント値を
格納するものであり、ライトベンボジシ曹ンカウンタ／
ｌは、す７レツシエカクンタ１との間に１オフセツトレ
ジスタ１１よシ与えられゐオフセット値の差を維持しな
がらカフ／ドアツブするリングカウンタである。The offset register 19 has an offset value set FFr.
When the light bend input signal is given while the light bend counter 6 is in the set state, the count value of the light bend counter 6 at that time is stored.
1 is a ring counter which performs cuff/door clearance while maintaining the difference in the offset value given by 1 offset register 11 between it and the 7-receiver counter 1.

ライトペンレジスタ７番はライトベン入力信号が与えら
れると、その時の２イトベンボジタ冒ンカウンタ／ｌＯ
カウ／）値をツイＦペン検出位置情報として格納し、上
位装置に提供するものである。When the light pen register No. 7 receives the light pen input signal, the current 2 pen register input signal /lO
The value is stored as Twi F pen detection position information and provided to the host device.

オフセット値セットＦＦｓはオアーにット／ｆに対する
オフセット値のセットを可能／不可能にするように上位
装置より制御するものであシ、割込ＦＦ／１はライトベ
ン入力信号が与えられた時にセットされることによって
上位装置にライトペン入力があったこと・を知らせるも
のである。The offset value set FFs is controlled by the host device to enable/disable the setting of the offset value for the ort/f, and the interrupt FF/1 is set when the right ben input signal is given. This notifies the host device that there has been a light pen input.

以下、２イトベン入力信号が与えられ死時のオフセット
レジスタ／ｌへのオフセット値の格納、及びライトペン
レジスタへのライトペン検出位置情報の格納を中心にも
う少し詳細に本実施例の動作を説明する。The operation of this embodiment will be explained in more detail below, focusing on the storage of the offset value in the offset register /l at the time of death when the 2 event input signals are given, and the storage of light pen detection position information in the light pen register. .

オフセット値セットＦＦｒをオフセット値セット可能状
態とし、フィンアドレス＠ｏ”、キャラクタアドレス＠
０″の表示スクリーン上の位置に１ある文字／Ｖ−号を
表示する。そうしておいてその表示位置にライトベン入
力をタッチすれば、ビデオの走査がその表示位置を通過
する時に、ライトベン入力信号がアクティブとなシ、こ
の信号の立上シに於てその時のリフレッシュカウンタ番
のアドレス出力をオフセットレジスタｌデに格納する。Set the offset value set FFr to a state where the offset value can be set, and set the fin address @o” and the character address @
0" on the display screen. Then, if you touch the light ben input at that display position, when the video scan passes through that display position, the light ben input will be displayed. When the signal is active, at the rising edge of this signal, the address output of the refresh counter number at that time is stored in the offset register.

この格納値（ラインアドレス値：α、キャツクタアドレ
ス値ｒ、＃）は、回路上の遅延及びライドペンの検出遅
嬌勢Ｏ為に１轟然１０”よシも大きな値となるであろう
（αは＠０″である場合が多い）。This stored value (line address value: α, character address value r, #) will be a value as large as 10” due to the delay in the circuit and the detection delay of the ride pen (α is often @0″).

こうしておいて、リフレッシュカウンタ６がラインアド
レス＠Ｏ”、キャラクタアドレス＠０”を示す時に、２
イトペ／ボジシ璽ンカウンタ／１はラインアドレス１α
”、キャラクタアドレス”／”となるように制御すれば
、す７レツシエカクンタ６の２インアドレス＠Ｎ”、キ
ャラクタアドレス１Ｍ”とじ九場合、ライトベンポジシ
ョンカウンタｔｔＦｉ’）インアドレス１Ｎ＋α”、キ
ャラクタアドレス°Ｍ＋β”となる関係を維持しながら
両カウンタはカウントアツプする。In this way, when the refresh counter 6 indicates line address @O'' and character address @0'', 2
Itope/bojishi counter/1 is line address 1α
If it is controlled so that it becomes ", character address"/", then write position counter ttFi') in address 1N+α", character address °. Both counters count up while maintaining the relationship of "M+β".

一方、実際のライトベン操作に於ては、オフセット値セ
ットＦＦｒをオフセット値セット不可能状態とする。On the other hand, in the actual light bend operation, the offset value set FFr is set in a state where offset values cannot be set.

仁の状態に於て今、ツインアドレス１Ｎ＋α”、中ヤラ
クタアドレス“Ｍ＋β”の表示スクリーン上の位置に表
示されている文字を２イトペンｌ参によ〉タッチし九場
合には、ライトベン入力信号によって、２イトペンレジ
スタ／４に格納される値はまさにツインアドレス′″Ｎ
＋α、′キャラクタアドレス＠Ｍ＋β”なる２イトペン
検出位置情報そのものである。In the state of Jin, touch the characters displayed on the display screen of the twin address 1N+α" and the middle address "M+β" with the 2-item pen, and if 9, the light Ben input signal is displayed. Therefore, the value stored in the 2-item register /4 is exactly the twin address '''N
+α, 'Character address @M+β'' is the two-item pen detection position information itself.

従って、ライトベンレジスタ１４に格納され九情報を読
みとれば、α、βのばらつきに関係なく正確な精度の高
いライトベン検出位置情報が得られる。Therefore, by reading the 9 information stored in the light ben register 14, accurate and highly accurate light ben detection position information can be obtained regardless of the variations in α and β.

しかもここで得られた情報は、上位装置／ソフトウェア
に於て無補正で使用できる情報である。Moreover, the information obtained here is information that can be used without correction in the host device/software.

本発明は、以上説明したように、リフレッシュカウンタ
、ライトベンポジションカウンタ、オフセットレジスタ
、オフセット値セットＦＦ、？イトペンレジスタとでラ
イトベン制御部を構成することによシ、上位装置／ソフ
トウェアに於ける補正のわずられしさを避けるとともに
、高精度の２イトベン検出位置情報を得ることを可能と
する効果がある。As explained above, the present invention has a refresh counter, a write position counter, an offset register, an offset value set FF, ? By configuring the light ben control unit with the light pen register, it is possible to avoid the hassle of correction in the host device/software and to obtain highly accurate two light ben detection position information. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第ｔｆｌＡは従来技術でのＣＲＴ表示装置のブロック図
、第一図は本発明に係るＣＲＴ表示装置の一実施例を示
すブロック図である。 ｌ・・・ラインアドレスレジスタ、コ・・・キャラクタ
アドレスレジスタ、Ｊ・・・命令レジスタ、ダ・・・ラ
インアドレス選択部、！・・・キャラクタアドレス選択
部、６・・・再生用バッファメモｙ、ｚ、、・表示信号
発生部、！・・・並直列変換部、１０・・・同期信号発
生部、／ｌ・・・ビデオ増幅部、ｌＪ・・・偏向増幅部
、ｌＪ−・・表示部、／４Ｃ・・・ライトベン、ｌｊ・
・・ライトベン入力受信部、７番・・・ライトベンレジ
スタ、／γ・・・割込クリップ７０ツブ（ＦＦ）、ｚｔ
・・・ライトベンポジションカウンタ、／！・・・オフ
セットレジスタ、〃・・・オフセット値セットフリツプ
ツロツプ（ＦＦ）。 特許出願人　日本電気株式会社 代理人　弁理士熊谷雄太部tflA is a block diagram of a conventional CRT display device, and FIG. 1 is a block diagram showing an embodiment of the CRT display device according to the present invention. l...Line address register, Co...Character address register, J...Instruction register, D...Line address selection section,! ...Character address selection section, 6...Buffer memory for playback y, z,...Display signal generation section,! ...Parallel-serial conversion section, 10...Synchronization signal generation section, /l...Video amplifier section, lJ...Deflection amplifier section, lJ-...Display section, /4C...Light Ben, lj.
...Light Ben input receiving section, No. 7...Light Ben register, /γ...Interrupt clip 70 tube (FF), zt
...Light Ben position counter, /! ...offset register, ...offset value set flip-flop (FF). Patent applicant Yutabe Kumagai, agent for NEC Corporation

Claims (1)

【特許請求の範囲】[Claims] ライトベンを有するＣＲＴ　＄１！示装置に於て、画面
再生用バッファメモリを順次アドレスすることにより、
画面表示を制御するリフレッシュカウンタト、該リフレ
ッシュカウンタと一定の関係を保ちながらカウントアツ
プを行うライトベンポジションカウンタと、前記リフレ
ッシュカウンタと、前１１イトペンポジシヨンカクンタ
の一定の関係を保持するオフセットレジスタと、前記リ
フレッシュカウンタと前記ライトペンポジションカウン
タとの一定の関係をライトベン入力信号によや前記オフ
セットレジスタにセットすることを可能／不可能とする
オフセット値竜ットフリツプフロツプと、ライトベン入
力信号によりその時のライトベンポジションカウンタ値
を保持するライトペンレジスタとで２イトベン制御部を
構成し九ことを特命とする０ｆ（Ｔ表示装置。CRT with light bend $1! In the display device, by sequentially addressing the screen playback buffer memory,
A refresh counter that controls screen display, a write pen position counter that counts up while maintaining a constant relationship with the refresh counter, and an offset register that maintains a constant relationship between the refresh counter and the previous 11 point pen position counter. and an offset value input flip-flop that makes it possible/impossible to set a certain relationship between the refresh counter and the light pen position counter in the light pen input signal or in the offset register, and a light pen input. A light pen register that holds the light pen position counter value at that time according to a signal constitutes a two-item control section, and an 0f (T display device) with a special mission.