JPS5852595B2 - Driving method of matrix type liquid crystal display device - Google Patents
Driving method of matrix type liquid crystal display deviceInfo
- Publication number
- JPS5852595B2 JPS5852595B2 JP54003588A JP358879A JPS5852595B2 JP S5852595 B2 JPS5852595 B2 JP S5852595B2 JP 54003588 A JP54003588 A JP 54003588A JP 358879 A JP358879 A JP 358879A JP S5852595 B2 JPS5852595 B2 JP S5852595B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- voltage
- approximately
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明はマトリクス型液晶文字表示装置の駆動方法に関
するもので、具体的には液晶文字表示装置の低電圧時分
割駆動として最適な駆動方法を提供するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a driving method for a matrix type liquid crystal character display device, and specifically, to provide a driving method optimal for low voltage time division driving of a liquid crystal character display device.
従来、スタティック駆動法によって液晶数字表示装置を
駆動することが知られているが、この方式によれば、例
えば7セグメント1小数点N桁の液晶数字表示装置では
外部接続端子数が8N+1本(1本は液晶のバック電極
)となり、桁数が増すと外部接続端子数も大幅に増加し
、駆動のための周辺回路が複雑となり、それだけ信頼性
も低下する原因となった。Conventionally, it has been known to drive a liquid crystal numeric display device using a static driving method. According to this method, for example, in a liquid crystal numeric display device with 7 segments, 1 decimal point, and N digits, the number of external connection terminals is 8N+1 (1 becomes the back electrode of the liquid crystal), and as the number of digits increased, the number of external connection terminals also increased significantly, making the peripheral circuitry for driving more complex, which led to a corresponding decrease in reliability.
また周辺回路をLSI (大規模集積回路)化しよう
とした場合外部接続端子数が多いと本来1個のLSIで
済むところが2個となりそれだけ高価な駆動回路となっ
た。Furthermore, when attempting to implement peripheral circuitry into an LSI (Large Scale Integrated Circuit), if the number of external connection terminals is large, the driver circuit becomes more expensive than the one LSI that would normally require two.
また、スタティック駆動法では外部端子数が多くなるの
で、この外部接続端子数を減らす目的で、例えば、「日
経エレクトロニクスJ(1972゜5.8)に示される
様に、複数のX電極と複数のY電極との交点である表示
点の組合せによって文字が表示されるマトリクス型液晶
表示装置を時分割駆動を行なう方法も提案されているが
、時分割駆動を行うとクロストークの問題が生じている
。In addition, since the static drive method requires a large number of external terminals, in order to reduce the number of external connection terminals, for example, as shown in ``Nikkei Electronics J (1972°5.8), multiple X electrodes and multiple A method has also been proposed in which time-division driving is performed on a matrix-type liquid crystal display device in which characters are displayed by combinations of display points that intersect with Y electrodes, but time-division driving causes problems with crosstalk. .
クロストークをなくする方法としては電圧平均化法(表
示点に選択状態で±Vo、半選択状態および非選択状態
で士−voの電圧を印加する法)が知られているが、従
来の電圧平均化法では駆動回路の出力段のスイッチング
素子に2■oの耐圧が必要であり、これは駆動回路をI
C化或いはLSI化する場合の大きな障壁となっていた
。A known method for eliminating crosstalk is the voltage averaging method (applying a voltage of ±Vo to the display point in the selected state and +/-Vo in the half-selected state and non-selected state), but conventional voltage In the averaging method, the switching element in the output stage of the drive circuit needs to have a withstand voltage of 2μ, which means that the drive circuit is
This has been a major barrier to conversion to C or LSI.
本発明は以上の諸点に鑑み発明されたもので、その目的
とするところは、マトリクス型液晶文字表示装置に於い
て、低電圧時分割駆動のできる新規な駆動方法を提供す
るにある。The present invention was devised in view of the above points, and its object is to provide a novel driving method capable of low-voltage time-division driving in a matrix type liquid crystal character display device.
本発明の特徴とするところは、複数のX電極と複数のY
電極との交点である表示点の組合せによって文字が表示
されるマトリクス型液晶表示装置において、上記X電極
にV。The present invention is characterized by a plurality of X electrodes and a plurality of Y electrodes.
In a matrix type liquid crystal display device in which characters are displayed by combinations of display points that are intersections with electrodes, V is applied to the X electrode.
、■1、■2およびは1 ぼO(但しVlはほぼ−vo、v2はほぼ一■。, ■1, ■2 and is 1 VO (However, Vl is almost -vo, and v2 is almost 1■.
)3
の電圧のうちの二つを適宜選択して、この二つの電圧の
一つを表示時間単位のほぼ半分の期間に、他の一つの電
圧を残りの期間に夫々与えるとともに、上記Y電極にも
V。) 3 as appropriate, apply one of these two voltages to approximately half of the display time unit, apply the other voltage to the remaining period, and apply the voltage to the Y electrode. Also V.
、■い■2およびOの電圧のうちの二つを適宜選択して
、この二つの電圧の一つを表示時間単位のほぼ半分の期
間に、他の一つの電圧を残りの期間に夫々与え、表示時
間単位毎に選択状態にある表示点にはほぼ士■oの電圧
を印加し、非選択および半選択状態にある表示点にはほ
ぼ士−■。, ■■■2 and O voltages are selected as appropriate, and one of these two voltages is applied for approximately half of the display time unit, and the other voltage is applied for the remaining period. , for each display time unit, a voltage of approximately 20 is applied to the display point in the selected state, and approximately 20 is applied to the display point in the non-selected or half-selected state.
の電圧を印加するようにしたことにある。The reason is that the voltage is applied to the
本発明の1つの特徴はX電極およびY電極に印加される
電圧の大きさを駆動回路に与えられるアドレスとクロッ
クの位相によって決定するようにしていることである。One feature of the present invention is that the magnitude of the voltage applied to the X and Y electrodes is determined by the address given to the drive circuit and the phase of the clock.
本発明の他の目的並びに特徴は以下の実施例に基づく説
明より明らかになるであろう。Other objects and features of the present invention will become clear from the description based on the following examples.
第1図は本発明の一実施例構成図を示すもので、マトリ
クス型液晶文字表示装置は、X電極3とY電極4との交
点が表示点となり、4×8の表示点で文字表示を行なう
。FIG. 1 shows a configuration diagram of an embodiment of the present invention. In a matrix type liquid crystal character display device, the intersection of the X electrode 3 and the Y electrode 4 is the display point, and characters are displayed at 4×8 display points. Let's do it.
一つの文字は複数のX電極と複数のY電極との交点であ
る表示点の組合せによって表示される。One character is displayed by a combination of display points that are intersections of a plurality of X electrodes and a plurality of Y electrodes.
これらX電極3、Y電極4はそれぞれX駆動回路8、Y
駆動回路6に接続されて駆動される。These X electrodes 3 and Y electrodes 4 are connected to an X drive circuit 8 and a Y electrode, respectively.
It is connected to the drive circuit 6 and driven.
4個のY駆動回路6および8個のX駆動回路8をそれぞ
れY駆動回路列5、X駆動回路列7と称する。The four Y drive circuits 6 and the eight X drive circuits 8 are referred to as a Y drive circuit array 5 and an X drive circuit array 7, respectively.
Y駆動回路列5にはリングカウンタからなる走査回路9
の走査信号およびクロック発生回路14から発生する周
波数2fRのクロックが入力する。The Y drive circuit array 5 includes a scanning circuit 9 consisting of a ring counter.
A scanning signal and a clock having a frequency of 2fR generated from the clock generation circuit 14 are input.
なお、走査信号の走査周波数はクロック発生回路13か
ら発生する周波数fRのクロックに同期している。Note that the scanning frequency of the scanning signal is synchronized with the clock of frequency fR generated from the clock generation circuit 13.
一方、X駆動回路列γにはデコーダからなる文字発生回
路10の出力信号とクロック発生回路14からのクロッ
クとが入力される。On the other hand, an output signal from a character generation circuit 10 consisting of a decoder and a clock from a clock generation circuit 14 are input to the X drive circuit array γ.
クロック発生回路14からのクロックはインバータ15
によって位相に反転され、Y駆動回路列5に入力される
ようになっており、X駆動回路列7のクロックの位相と
Y駆動回路列5の位相は逆に反転している。The clock from the clock generation circuit 14 is sent to the inverter 15.
The clock signal is inverted in phase by , and is input to the Y drive circuit array 5, and the phase of the clock of the X drive circuit array 7 and the phase of the Y drive circuit array 5 are reversed.
文字発生回路10の出力信号はクロック発生回路13か
ら発生するクロックと同期し、Y電極の走査との同期を
とっている。The output signal of the character generation circuit 10 is synchronized with the clock generated from the clock generation circuit 13, and is synchronized with the scanning of the Y electrode.
したがって、文字発生回路10の出力文字を決定する入
力信号は、各Y電極に表示する文字を記憶しているメモ
リー1から与えられ、メモリー1の出力信号はクロック
発生回路13から発生するクロックと同期し、Y電極の
走査との同期をとっている。Therefore, the input signal that determines the output character of the character generation circuit 10 is given from the memory 1 that stores the characters to be displayed on each Y electrode, and the output signal of the memory 1 is synchronized with the clock generated from the clock generation circuit 13. This is synchronized with the scanning of the Y electrode.
このようにしてメモリー1に与えられた表示文字の情報
は液晶文字表示装置1の駆動信号に変換されて、時分割
にて液晶文字表示装置に加えられて、これを点灯する。The display character information given to the memory 1 in this manner is converted into a drive signal for the liquid crystal character display device 1, and is applied to the liquid crystal character display device in a time-division manner to turn it on.
このとき表示文字の書換え、すなわちメモリー1の書換
えは表示文字入力装置12にて行われ、これは卓上電子
計算機の場合には演算回路に、時計の場合には時計回路
などに接続している。At this time, the display characters are rewritten, that is, the memory 1 is rewritten by the display character input device 12, which is connected to an arithmetic circuit in the case of a desktop electronic computer, or to a clock circuit in the case of a watch.
第2図は本発明による駆動波形の一例を示すもので、X
電極信号Vx、Y電極信号vy、表示信号Vx−Vyを
選択状態に分けて示している。FIG. 2 shows an example of the drive waveform according to the present invention,
The electrode signal Vx, the Y electrode signal vy, and the display signal Vx-Vy are shown divided into selected states.
第2図において■。■ In Figure 2.
は液晶の点灯電圧である。X電極信号Vxは表示時間単
位り内に選択時にV。is the lighting voltage of the liquid crystal. The X electrode signal Vx is V when selected within the display time unit.
2 →0、非選択時に−Vo→−v。2 →0, -Vo→-v when not selected.
となり、Y電極信3 号vyは表示時間単位Tw内に選択時に0→■o、1 非選択時に一■。Therefore, Y electrode communication 3 The number vy changes from 0 to ■o, 1 when selected within the display time unit Tw. ■ When not selected.
→−Voどなっている。3
この結果表示点に加わる信号Vx−Vyは表示時間単位
Tw内に選択状態のとき士■o、半選択状態のとき士−
■。→-Vo is yelling. 3 The signal Vx-Vy applied to this result display point is 0 when in the selected state and 0 when in the half-selected state within the display time unit Tw.
■.
、非選択状態のときに半選択状態と位相が逆になり、±
−Voの交流電圧が加わっている。, when in the non-selected state, the phase is opposite to that in the half-selected state, and ±
-Vo alternating current voltage is applied.
第2図に示すような信号によってデユーディ比17Nの
時分割駆動方式をとると、選択点(点灯される表示点)
の印加電圧の実効値vs1は、となる。If a time-division drive method with a duty ratio of 17N is used using the signals shown in Figure 2, the selected point (display point that lights up)
The effective value vs1 of the applied voltage is as follows.
また、非選択点(点灯されない表示点) 電圧の実効値vS2は、 の印加 となる。Also, non-selected points (display points that are not lit) The effective value of the voltage vS2 is application of becomes.
矩形波信号に対する点灯しきい値電圧の実効値をvth
とすると、クロストークを防止して液晶文字表示装置を
点灯するためには(1)、(2)式より次の関係が成り
立つ。The effective value of the lighting threshold voltage for the square wave signal is vth
Then, in order to prevent crosstalk and turn on the liquid crystal character display device, the following relationship holds true from equations (1) and (2).
vS2≦vth≦vs 1 =(3)(3)式に
(1)、(2)式を代入し、vo について整理すると
、
となる。vS2≦vth≦vs 1 = (3) Substituting equations (1) and (2) into equation (3) and rearranging for vo results in the following.
いまN=4のとき、
き)(4)式は、
(デユーティ比1/4のと
、/’1vth≦Vo≦3Vth
・・・・・・・・・(5)
となり、N=8のとき、(デユーティ比1/8のとき)
(4)式は、
刀vth≦7・≦37比
・・・・・・・・・(6)
となる。Now, when N=4, equation (4) becomes: (When the duty ratio is 1/4, /'1vth≦Vo≦3Vth (5), and when N=8 , (when duty ratio is 1/8)
Equation (4) becomes: sword vth≦7·≦37 ratio (6).
したがって、N=4、Vth=6Vのときは、(5)式
は、10.4V≦Vo≦18V となり、低電圧駆動が
可能となることが理解できる。Therefore, when N=4 and Vth=6V, equation (5) becomes 10.4V≦Vo≦18V, and it can be understood that low voltage driving is possible.
N=4のときの選択点に加わる信号および非選択点に加
わる信号の波形を第3図A、Bに示している。The waveforms of the signal applied to the selected point and the signal applied to the non-selected point when N=4 are shown in FIGS. 3A and 3B.
第2図のような信号を実現する具体的な駆動回路(第1
図の駆動回路6,8に相当)の例を第4図、第5図、第
6図に示している。A specific drive circuit (first
Examples of drive circuits (corresponding to the drive circuits 6 and 8 in the figure) are shown in FIGS. 4, 5, and 6.
第4図において、Ql、Q2.Q3はスイッチングトラ
ンジスタ、R,2R,4Rは抵抗、22,23,24は
ノアゲート、21はインバータ、Aはアドレス、Cはク
ロックである。In FIG. 4, Ql, Q2. Q3 is a switching transistor, R, 2R, and 4R are resistors, 22, 23, and 24 are NOR gates, 21 is an inverter, A is an address, and C is a clock.
アドレスA、クロックCに対するスイッチングトランジ
スタQ1〜Q3のオン、オフ状態および出力電圧の関係
は第1表の通りである。Table 1 shows the relationship between the on/off states and output voltages of switching transistors Q1 to Q3 with respect to address A and clock C.
第1表から明らかなごとく、アドレスA、クロツクCの
組合せにより任意の出力電圧〒■・、−V。As is clear from Table 1, the combination of address A and clock C produces an arbitrary output voltage of 〒■., -V.
、0、voが得られるものである。第5図におけるアド
レスAとクロックCに対するスイッチングトランジスタ
Q1〜Q3のオン・オフ状態および出力電圧の関係は第
2表の通りである。, 0, vo are obtained. Table 2 shows the relationship between the on/off states and output voltages of switching transistors Q1 to Q3 with respect to address A and clock C in FIG.
同じく第6図のものは第3表の通りである。Similarly, those in FIG. 6 are as shown in Table 3.
尚第5図、第6図においてR1,R2は抵抗、Dl。In addition, in FIGS. 5 and 6, R1 and R2 are resistances, Dl.
D2はダイオード、31,34はインバータ、32.3
3はノアゲートである。D2 is a diode, 31 and 34 are inverters, 32.3
3 is Noah Gate.
第5図と第6図の違いはダイオードD2の接続が違って
いるだけでその他は同じである。The only difference between FIG. 5 and FIG. 6 is that the connection of diode D2 is different, and the other features are the same.
第4図〜第6図においてアドレスAは第1図の走査回路
9および文字発生回路の出力に相当する。In FIGS. 4 to 6, address A corresponds to the outputs of the scanning circuit 9 and character generation circuit of FIG. 1.
第1図は第5図の駆動回路を用いてデユーティ比(N=
4)の場合について線順次走査のときの各部の動作波形
を示したものである。Figure 1 shows the duty ratio (N=
4 shows the operating waveforms of each part during line sequential scanning for case 4).
X電極信号をVx、XアドレスをAx、X電極のクロッ
クをCx、Y電極信号をvy、yアドレスをAy、Y電
極のクロックをCy、表示点信号をVx−Vy で示し
ている。The X electrode signal is Vx, the X address is Ax, the X electrode clock is Cx, the Y electrode signal is vy, the y address is Ay, the Y electrode clock is Cy, and the display point signal is Vx-Vy.
X駆動回路ではクロック信号Cxを加え、Xアドレスに
は選択時に「1ルベル、非選択時には「0」レベルの信
号を加える。The X drive circuit applies a clock signal Cx, and applies a ``1 level'' signal to the X address when selected, and a ``0'' level signal when not selected.
このときX電極信号はVxのごとくなる。At this time, the X electrode signal becomes Vx.
Y駆動回路においても同様に、Cxと逆相のクロック信
号Cyを加えて、Yアドレスには選択時に「1」レベル
、非選択時に「0」レベルの信号を加える。Similarly, in the Y drive circuit, a clock signal Cy having an opposite phase to Cx is applied, and a signal of "1" level is applied to the Y address when selected, and a signal of "0" level is applied when not selected.
このときのY電極信号はVyのごとくなる。The Y electrode signal at this time becomes Vy.
この結果、選択状態には±vo、半選択状態非選択状態
には±1−v。As a result, ±vo in the selected state and ±1−v in the half-selected state and non-selected state.
の信号がかかり、交流駆動電圧平均化法によってマトリ
クス型液晶文字表示装置の時分割駆動方法が実現される
。A time-division driving method for a matrix type liquid crystal character display device is realized by the AC driving voltage averaging method.
尚以上の実施例では、点灯電圧■。In the above embodiment, the lighting voltage is ■.
を−■o とVoに分割し、これらの組合せにより表示
点に選択状態では±vo、半選択状態および非選択状態
では士−■。is divided into -■o and Vo, and by combining these, the display point is ±vo in the selected state, and -■ in the half-selected and non-selected states.
の電圧を印加するようにしたので1 2
1
あるが、−Vo、−■。Since we applied a voltage of 1 2
1 Yes, but -Vo, -■.
の意味は、−Vo=v2.3 3
3
3Vo=■1としたとき■。The meaning is -Vo=v2.3 3
3 When 3Vo=■1, ■.
〉■1〉■2〉0 であって、電圧V。〉■1〉■2〉0, and the voltage is V.
、接地電位、vl、V2O組合せにより表示点に加わる
電圧を選択状態に士■o、手選択状態および非選択状態
にほぼ士−■。, the voltage applied to the display point by the combination of ground potential, vl, and V2O is approximately 0 in the selected state, and approximately 2 in the hand-selected state and in the non-selected state.
の電圧が印加できるものであればよい。Any voltage that can be applied may be used.
このように本発明によれば、低電圧駆動が可能になり、
駆動回路に用いるスイッチング素子の耐圧はV。As described above, according to the present invention, low voltage driving is possible,
The breakdown voltage of the switching elements used in the drive circuit is V.
となり、またX、駆動回路およびY駆動回路は同じ回路
構成となり、その他の論理回路と合せて大規模集積回路
化が容易となる。Furthermore, the X, drive circuit, and Y drive circuit have the same circuit configuration, making it easy to form a large-scale integrated circuit in combination with other logic circuits.
第1図は本発明の一実施例構成図、第2図、第3図は本
発明による駆動波形の一9’lJを示す図、第4〜6図
はそれぞれ本発明による1駆動回路の具体例を示す図、
第7図は本発明の動作説明用波形図、である。
1・・・・・・マトリクス型液晶文字表示装置、3・・
・・・・X電極、4・・・・・・Y電極、5・・・・・
・Y駆動回路列、6・・・・・・Y駆動回路、T・・・
・・・X駆動回路列、8・・・・・・X駆動回路、9・
・・・・・走査回路、10・・・・・・文字発生回路、
11・・・・・・メモリ。FIG. 1 is a configuration diagram of an embodiment of the present invention, FIGS. 2 and 3 are diagrams showing one driving waveform according to the present invention, and FIGS. 4 to 6 are specific diagrams of one driving circuit according to the present invention. A diagram showing an example,
FIG. 7 is a waveform diagram for explaining the operation of the present invention. 1... Matrix type liquid crystal character display device, 3...
...X electrode, 4...Y electrode, 5...
・Y drive circuit row, 6...Y drive circuit, T...
...X drive circuit row, 8...X drive circuit, 9.
...Scanning circuit, 10...Character generation circuit,
11...Memory.
Claims (1)
の組合せによって文字が表示されるマトリクス型液晶表
示装置において、上記X電極に、■。 、■0、■2およびほぼO(但し■1はほぼ1 3■o、■2はほぼ一■。 )の電圧のうちの二つを適宜選択して、この二つの電圧
の一つを表示時間単位のほぼ半分の期間に、他の一つの
電圧を残りの期間に夫々与えるとともに、上記Y電極に
もvo、Vl、■2および0の電圧のうちの二つを適宜
選択して、この二つの電圧の一つを表示時間単位のほぼ
半分の期間に、他の一つの電圧を残りの期間に夫々与え
、表示時間単位毎に選択状態にある表示点にほぼ士■o
の電圧を印加し、非選択および半選択状態にある表示点
にほぼ士−■。 の電圧を印加するようにしたことを特徴とするマトリク
ス型液晶表示装置の駆動方法。 2 前記特許請求の範囲第1項記載のマトリクス型液晶
表示装置の駆動方法において、上記X電極および上記Y
電極に加えられる電圧はクロック信号に同期させて加え
るようにしたことを特徴とするマトリクス型液晶表示装
置の駆動方法。[Claims] 1. In a matrix liquid crystal display device in which characters are displayed by a combination of display points that are intersections of a plurality of X electrodes and a plurality of Y electrodes, the , ■0, ■2, and approximately O (however, ■1 is approximately 1, 3■o, and ■2 is approximately 1■), and one of these two voltages is displayed. During approximately half of the time period, another voltage is applied to the remaining period, and two of the voltages vo, Vl, ■2 and 0 are appropriately selected for the Y electrode. One of the two voltages is applied to approximately half of the display time unit, and the other voltage is applied to the remaining period, so that the display point in the selected state is approximately touched for each display time unit.
Approximately 200 Hz is applied to the display points in the non-selected and half-selected states. 1. A method for driving a matrix liquid crystal display device, characterized in that a voltage of: 2. In the method for driving a matrix liquid crystal display device according to claim 1, the X electrode and the Y
A method for driving a matrix type liquid crystal display device, characterized in that voltages applied to electrodes are applied in synchronization with a clock signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54003588A JPS5852595B2 (en) | 1979-01-08 | 1979-01-08 | Driving method of matrix type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54003588A JPS5852595B2 (en) | 1979-01-08 | 1979-01-08 | Driving method of matrix type liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55140887A JPS55140887A (en) | 1980-11-04 |
JPS5852595B2 true JPS5852595B2 (en) | 1983-11-24 |
Family
ID=11561612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54003588A Expired JPS5852595B2 (en) | 1979-01-08 | 1979-01-08 | Driving method of matrix type liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5852595B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5945493A (en) * | 1982-09-08 | 1984-03-14 | セイコーエプソン株式会社 | Driving of liquid crystal electrooptic apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49108996A (en) * | 1973-02-09 | 1974-10-16 |
-
1979
- 1979-01-08 JP JP54003588A patent/JPS5852595B2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49108996A (en) * | 1973-02-09 | 1974-10-16 |
Also Published As
Publication number | Publication date |
---|---|
JPS55140887A (en) | 1980-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3877017A (en) | Method of driving liquid crystal display device for numeric display | |
US7268761B2 (en) | Liquid crystal device, liquid crystal driving device and method of driving the same, and electronic equipment | |
EP0809838B1 (en) | Matrix display devices | |
KR102230370B1 (en) | Display Device | |
US4019178A (en) | CMOS drive system for liquid crystal display units | |
JPS59116790A (en) | Driving circuit for matrix type display | |
KR100363828B1 (en) | Liquid crystal display device | |
US4356483A (en) | Matrix drive system for liquid crystal display | |
JP3317871B2 (en) | Display device | |
JPS5852595B2 (en) | Driving method of matrix type liquid crystal display device | |
JPH0954309A (en) | Liquid crystal display device | |
JPH0439649B2 (en) | ||
JPH0627901A (en) | Liquid crystal display device | |
JP3482646B2 (en) | Liquid crystal element driving method, liquid crystal element driving circuit, and display device | |
JP3160143B2 (en) | Liquid crystal display | |
JPH0120753B2 (en) | ||
JPS5853345B2 (en) | Driving method of matrix type liquid crystal display device | |
JP3253331B2 (en) | Image display device | |
JPS61256387A (en) | Phase transfer type liquid crystal display unit | |
JPS6231894A (en) | Liquid crystal driving circuit | |
JPH0469392B2 (en) | ||
JPH0248873Y2 (en) | ||
JPS6141190A (en) | Liquid crystal driving system | |
JP3263645B2 (en) | Display microcomputer | |
EP0419184A2 (en) | Method and apparatus for driving a display device |