JPS585024A - Ｉｃ化ｄａ変換器に用いる拡散抵抗の電圧依存性補償回路 - Google Patents
Ｉｃ化ｄａ変換器に用いる拡散抵抗の電圧依存性補償回路Info
- Publication number
- JPS585024A JPS585024A JP10123181A JP10123181A JPS585024A JP S585024 A JPS585024 A JP S585024A JP 10123181 A JP10123181 A JP 10123181A JP 10123181 A JP10123181 A JP 10123181A JP S585024 A JPS585024 A JP S585024A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- voltage
- resistor
- converter
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩＣ化ＤＡ変換器に用いる拡散抵抗の電圧依存
性に基づく非直線特性を補償する回路に関する。
性に基づく非直線特性を補償する回路に関する。
ＩＣ化回路で一般的に使用される抵抗は、第１図に示す
ようにＰ形基板３０上にＰ９拡散層３２囲まれたｎ形３
ｉ層（分離島と呼ぶ）３３内に形成された拡散抵抗層（
２０層）、４を使う場合が大部分である。通常、分離島
３３の電位（端子ａの電位、ｖ、を回路の最高電位（Ｖ
”）に固定するが、この場合、分離島３３と拡散抵抗層
３４間の接合のＦＥＴ効果により、拡散抵抗（端子ｂ
−ｃ間の抵抗）に印加される電位（ｖ４またはｖ、）が
低下すればするほど、即ちｖ、−ｖｈまｆｃＦｉｖ＊
−ｖ＠が大きくなればなるほど抵抗値が増大することが
知られている。抵抗値と電位の間には複雑な関係式があ
るが、ｖ、−Ｖｂまたはｖ、−ｖ、の変化幅が小さい場
合には、抵抗値は上記電位差の増加分ΔＶに対してほぼ
比例的に増大する。
ようにＰ形基板３０上にＰ９拡散層３２囲まれたｎ形３
ｉ層（分離島と呼ぶ）３３内に形成された拡散抵抗層（
２０層）、４を使う場合が大部分である。通常、分離島
３３の電位（端子ａの電位、ｖ、を回路の最高電位（Ｖ
”）に固定するが、この場合、分離島３３と拡散抵抗層
３４間の接合のＦＥＴ効果により、拡散抵抗（端子ｂ
−ｃ間の抵抗）に印加される電位（ｖ４またはｖ、）が
低下すればするほど、即ちｖ、−ｖｈまｆｃＦｉｖ＊
−ｖ＠が大きくなればなるほど抵抗値が増大することが
知られている。抵抗値と電位の間には複雑な関係式があ
るが、ｖ、−Ｖｂまたはｖ、−ｖ、の変化幅が小さい場
合には、抵抗値は上記電位差の増加分ΔＶに対してほぼ
比例的に増大する。
このため本抵抗をＩＣ化ＤＡ変換器の電流−電圧変換用
アンプの帰還抵抗等に使った場合、上記の抵抗の電圧依
存性の影響を受け、大きな直線性誤差を発生する。
アンプの帰還抵抗等に使った場合、上記の抵抗の電圧依
存性の影響を受け、大きな直線性誤差を発生する。
従来、これを回避するための方法として、第２図に示す
ように帰還抵抗Ｒ１の分離島電位として抵抗Ｒｔ＝ Ｒ
ｔで分圧された電位を用いる方法が知られている（Ｓ５
４電子通信学会総合全国大会、３９４）。本方法によれ
ば、約０．２６％あった直線性誤差が０．００１％〜０
．００４％に改善されるが、以下の２つの問題点を持つ
。
ように帰還抵抗Ｒ１の分離島電位として抵抗Ｒｔ＝ Ｒ
ｔで分圧された電位を用いる方法が知られている（Ｓ５
４電子通信学会総合全国大会、３９４）。本方法によれ
ば、約０．２６％あった直線性誤差が０．００１％〜０
．００４％に改善されるが、以下の２つの問題点を持つ
。
（１）抵抗比、とＲ３による分圧比は、湯速抵抗ｆＬｔ
の電圧依存性の程度、すなわちＩＣ作成プロセスに依存
する。
の電圧依存性の程度、すなわちＩＣ作成プロセスに依存
する。
（２）抵抗Ｒ１十Ｒ，は出力の負荷となるため、出カイ
／ビーダンスの低い出力を必要とする。とくに後述（第
３図）のＤＡ変換器では出力インピーダンスが高いため
本方法の適用は難しい。
／ビーダンスの低い出力を必要とする。とくに後述（第
３図）のＤＡ変換器では出力インピーダンスが高いため
本方法の適用は難しい。
本発明の目的は、上記問題点を解消し、抵抗の電圧依存
性を補償する簡単な回路を提供することに有る。
性を補償する簡単な回路を提供することに有る。
本発明は上記のように電圧出力部の抵抗値を補償する代
りに、入力電流値に抵抗の電圧依存性とは逆方向の電圧
依存性を持たせる手段を設けることにより補償する。
りに、入力電流値に抵抗の電圧依存性とは逆方向の電圧
依存性を持たせる手段を設けることにより補償する。
以下、本発明を第３図に示す実施例によシ説明する。本
実施例は通常よく使用されるＤＡ変換回路で、Ｒ−２Ｒ
，抵抗回路網５をスイッチ２０〜２ｎを介して定電流源
１０〜１ｎで駆動する構成になっている。また各定電流
回路は、基準電源４抵抗Ｒ５゜Ｒ４，トランジスタ６、
アンプ３から成る定電流発生回路で駆動される。
実施例は通常よく使用されるＤＡ変換回路で、Ｒ−２Ｒ
，抵抗回路網５をスイッチ２０〜２ｎを介して定電流源
１０〜１ｎで駆動する構成になっている。また各定電流
回路は、基準電源４抵抗Ｒ５゜Ｒ４，トランジスタ６、
アンプ３から成る定電流発生回路で駆動される。
抵抗回路網内の抵抗Ｒ，２Ｒは同一の分離島（分離島電
圧ｒ）内に設けられ、また、抵抗Ｒ１゜〜Ｒ１ａは相互
に同一の分離島（分離島電圧Ｖ”）内に設けられ、抵抗
Ｒ４は他の分離島（分離島電圧Ｖ）内に設けられる。各
抵抗の分離島電圧は、その抵抗の両端の電圧よシも高く
選ばれる（数値例は後述）。
圧ｒ）内に設けられ、また、抵抗Ｒ１゜〜Ｒ１ａは相互
に同一の分離島（分離島電圧Ｖ”）内に設けられ、抵抗
Ｒ４は他の分離島（分離島電圧Ｖ）内に設けられる。各
抵抗の分離島電圧は、その抵抗の両端の電圧よシも高く
選ばれる（数値例は後述）。
本構成の出力電圧Ｖ ＊ｗｔは次式で与えられる。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・ （１）ここでＲは抵抗回路網５の各抵抗値
、工は定電流源回路１０〜１ｎの電流値、ｄ０〜ｄａは
デジタル入力値で、ｄＩ（五〒０〜ｎ）＝１のときスイ
ッチ２ ｉ （ｉ ＝Ｑ−ｎ）は閉、ｄＩ＝０のとき開
放状態である。さらに、上記の定電流発生回路を使用し
た場合、（１）式は近似的に（２）式のように書ける。
・・・・・ （１）ここでＲは抵抗回路網５の各抵抗値
、工は定電流源回路１０〜１ｎの電流値、ｄ０〜ｄａは
デジタル入力値で、ｄＩ（五〒０〜ｎ）＝１のときスイ
ッチ２ ｉ （ｉ ＝Ｑ−ｎ）は閉、ｄＩ＝０のとき開
放状態である。さらに、上記の定電流発生回路を使用し
た場合、（１）式は近似的に（２）式のように書ける。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・ （２）ここで、几、。＝ Ｒ，、＝ Ｒ，
、＝・・・・・・＝Ｒ１ｍとした。
・・・・・ （２）ここで、几、。＝ Ｒ，、＝ Ｒ，
、＝・・・・・・＝Ｒ１ｍとした。
一方、凡の電圧依存性により、凡の降下電圧Ｖの変化幅
が小さい場合には、凡の変化率ΔＲ／Ｒは以下のように
表現できる。
が小さい場合には、凡の変化率ΔＲ／Ｒは以下のように
表現できる。
ΔＲ／Ｒ＝ｋ・ΔＶ ・・・・・・・・・・・・・・・
・・・・・・・・・・・・ （３）ここで、ｋは抵抗の
電位と分離島電位の関係によって決まる定数で、通常（
２〜５ ） Ｘ １０−”／ｖ程度である。
・・・・・・・・・・・・ （３）ここで、ｋは抵抗の
電位と分離島電位の関係によって決まる定数で、通常（
２〜５ ） Ｘ １０−”／ｖ程度である。
凡の電圧依存性と補償するすなわち■。、ｔの変化を０
にするためには、（１）式から （Ｒ・ΔＩ＋Ｉ・ΔＲ）＝Ｏ ｅ”ｅ ｊＩ／Ｉ＝−ＪＲ／Ｒ＝−にΔｖ−・・・・・
・・−・−・（４）なる特性を持たせれば良い。
にするためには、（１）式から （Ｒ・ΔＩ＋Ｉ・ΔＲ）＝Ｏ ｅ”ｅ ｊＩ／Ｉ＝−ＪＲ／Ｒ＝−にΔｖ−・・・・・
・・−・−・（４）なる特性を持たせれば良い。
したがって、■に（４）式の関係を持たせるには、（２
）式から、 ΔＲ，。／＆０二ｋ・ΔＶ ・・・・・・・・・・・・
・・・・・・・・・・・・（５）または ΔＲ４／ Ｒ４さ−ｋ・ΔＶ ・・・・・・・・・・・
・・・・・・・・・・・・・ （６）または ΔＲ，／Ｒ，二ｋ・ΔＶ・・・・・・・・・・・・・・
・・・・・・・・・・・・・ （７）または ΔＶｒａｔ／ ｖア、ｆｙ−ｋ・ΔＶ・・・・・・・・
・・・・・・・・・・・・・ （８）の関係を持たせれ
ば良い。
）式から、 ΔＲ，。／＆０二ｋ・ΔＶ ・・・・・・・・・・・・
・・・・・・・・・・・・（５）または ΔＲ４／ Ｒ４さ−ｋ・ΔＶ ・・・・・・・・・・・
・・・・・・・・・・・・・ （６）または ΔＲ，／Ｒ，二ｋ・ΔＶ・・・・・・・・・・・・・・
・・・・・・・・・・・・・ （７）または ΔＶｒａｔ／ ｖア、ｆｙ−ｋ・ΔＶ・・・・・・・・
・・・・・・・・・・・・・ （８）の関係を持たせれ
ば良い。
第３図に示した実施例は、Ｌｅｔ電位を抵抗Ｒ１の分離
島電位とし、Ｒ−２Ｒ低抵抗路網５の各抵抗、定電流回
路の各抵抗Ｒ１６−Ｒ１ｍおよび抵抗Ｒ３の分離島電位
を、各抵抗電位より高い固定された電位、例えばＶ′″
に接続することにより、式（６）を実現しようとしたも
のである。即ち、Ｖの増加により抵抗比の値は増大する
が、Ｖの増加によりＶａｓｔが下がり、電位Ｖ＠ｓｔと
抵抗Ｒ４にかかる電位との差は減少するため抵抗Ｒ６の
値は減少し、補償されることになる。通常、式（３）と
式（６）の係数には若干具なるため、完全な補償はでき
ないが、以下のような条件下での計算結果によれば、抵
抗Ｒに対して、ｋ＝ｏ、ｏａ７％／Ｖ、抵抗Ｒ４に対し
て、ｋ＝０．０４１％／■である。ただし、ｖ＝θ〜３
Ｖ、Ｖ” ＝−１０Ｖ。
島電位とし、Ｒ−２Ｒ低抵抗路網５の各抵抗、定電流回
路の各抵抗Ｒ１６−Ｒ１ｍおよび抵抗Ｒ３の分離島電位
を、各抵抗電位より高い固定された電位、例えばＶ′″
に接続することにより、式（６）を実現しようとしたも
のである。即ち、Ｖの増加により抵抗比の値は増大する
が、Ｖの増加によりＶａｓｔが下がり、電位Ｖ＠ｓｔと
抵抗Ｒ４にかかる電位との差は減少するため抵抗Ｒ６の
値は減少し、補償されることになる。通常、式（３）と
式（６）の係数には若干具なるため、完全な補償はでき
ないが、以下のような条件下での計算結果によれば、抵
抗Ｒに対して、ｋ＝ｏ、ｏａ７％／Ｖ、抵抗Ｒ４に対し
て、ｋ＝０．０４１％／■である。ただし、ｖ＝θ〜３
Ｖ、Ｖ” ＝−１０Ｖ。
Ｖ−＝−５Ｖ、抵抗Ｒ４０両端電位差さ３Ｖ、Ｒ−２Ｒ
低抵抗路網の分離島電位＝１１ｖとした。
低抵抗路網の分離島電位＝１１ｖとした。
本実施例によれば、出力抵抗の電圧依存性を、定電流回
路部の抵抗の電圧依存性で補償するため、これら抵抗が
同−ＩＣ内に存在する限）補償関係が成立し、ＩＣプロ
セスの影響を受けない。また補償のための負荷電流も必
要としない等の優れた特徴を持つ。
路部の抵抗の電圧依存性で補償するため、これら抵抗が
同−ＩＣ内に存在する限）補償関係が成立し、ＩＣプロ
セスの影響を受けない。また補償のための負荷電流も必
要としない等の優れた特徴を持つ。
さらに、他の補償方法として、（５）式または（７）式
を使用する場合は出力Ｖを位相反転し、抵抗Ｒ１−几１
．の全て、または抵抗Ｒ，の分離島に印加する必要があ
る。
を使用する場合は出力Ｖを位相反転し、抵抗Ｒ１−几１
．の全て、または抵抗Ｒ，の分離島に印加する必要があ
る。
他の実施例を第４図に示す。本ＤＡＣも一般によく利用
される方法である。これ代定電流源回路１００．１０１
，１０２・・・・・・によ多発生した２進荷Ｉ 重電流” ２’ ４・・・・・・をスイッチ２００，２
０１゜２０２・・・・・・で制御する方法で、工 Ｖｏｔ＋ｔ＝Ｒｒｊ＝Ｒｒ（Ｉ”ｏ＋ ｄ１＋ｍｍ）＝
ＦＬｔ・Ｉ（ｄ、＋５＋５＋・・・・・・）４ で与えられる。抵抗Ｒ６は、第３図と同様に他の抵抗と
は別の分離島に設けられている。この場合も第３図の実
施例と同じように、抵抗几、２几。
される方法である。これ代定電流源回路１００．１０１
，１０２・・・・・・によ多発生した２進荷Ｉ 重電流” ２’ ４・・・・・・をスイッチ２００，２
０１゜２０２・・・・・・で制御する方法で、工 Ｖｏｔ＋ｔ＝Ｒｒｊ＝Ｒｒ（Ｉ”ｏ＋ ｄ１＋ｍｍ）＝
ＦＬｔ・Ｉ（ｄ、＋５＋５＋・・・・・・）４ で与えられる。抵抗Ｒ６は、第３図と同様に他の抵抗と
は別の分離島に設けられている。この場合も第３図の実
施例と同じように、抵抗几、２几。
４Ｒ・・・・・・、および抵抗Ｒ１，抵抗Ｒ１の分離島
電位を各抵抗電位より高電位、例えば■０に接続しアン
グアの出力を抵抗Ｒ４の分離島に印加することにょシ抵
抗几ｔの電圧依存性が補償される。即ちＶｅａｔ ａ大
→几、：大→Ｉ：大に対して、■。ａｔ：大→几ｆ：小
であるためＶｅｎｔ ” ＲＩ Ｘ ＩによりＶｅ＋＋
ｔの非直線性は補償されることになる。
電位を各抵抗電位より高電位、例えば■０に接続しアン
グアの出力を抵抗Ｒ４の分離島に印加することにょシ抵
抗几ｔの電圧依存性が補償される。即ちＶｅａｔ ａ大
→几、：大→Ｉ：大に対して、■。ａｔ：大→几ｆ：小
であるためＶｅｎｔ ” ＲＩ Ｘ ＩによりＶｅ＋＋
ｔの非直線性は補償されることになる。
第１図はＩＣ化抵抗の構造、第２図は、従来の回路例、
第３図および第４図は本発明の実施例である。 １０〜１ｎ・・・定電流源、２０〜２ｎ・・・スイッチ
、３．７・・・演算増幅器、４・・・基準電圧源、５・
・・抵抗筒 １ 口 ￥Ｊ ２ （２） 第 ３ 図 Ｚ ４ 目 Ｒ十
第３図および第４図は本発明の実施例である。 １０〜１ｎ・・・定電流源、２０〜２ｎ・・・スイッチ
、３．７・・・演算増幅器、４・・・基準電圧源、５・
・・抵抗筒 １ 口 ￥Ｊ ２ （２） 第 ３ 図 Ｚ ４ 目 Ｒ十
Claims (1)
- ＩＣ化ＤＡ変換器において、その出力部に設置された電
流−電圧変換用の拡散抵抗の電圧依存性を補償するため
に、上記ＤＡ変換器の出力電圧に応じて上記拡散抵抗に
流れる電流値を、上記拡散抵抗の電圧依存性の方向と逆
方向に電圧依存させる手段を有することを特徴とする補
償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123181A JPS585024A (ja) | 1981-07-01 | 1981-07-01 | Ｉｃ化ｄａ変換器に用いる拡散抵抗の電圧依存性補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123181A JPS585024A (ja) | 1981-07-01 | 1981-07-01 | Ｉｃ化ｄａ変換器に用いる拡散抵抗の電圧依存性補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS585024A true JPS585024A (ja) | 1983-01-12 |
Family
ID=14295118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10123181A Pending JPS585024A (ja) | 1981-07-01 | 1981-07-01 | Ｉｃ化ｄａ変換器に用いる拡散抵抗の電圧依存性補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585024A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6121623A (ja) * | 1984-03-02 | 1986-01-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デイジタル・アナログ変換装置 |
| FR2749457A3 (fr) * | 1996-05-31 | 1997-12-05 | Sgs Thomson Microelectronics | Convertisseur numerique-analogique de precision |
| FR2793618A1 (fr) * | 1999-05-13 | 2000-11-17 | Fujitsu Ltd | Circuit de generation de tension et convertisseur numerique/analogique |
-
1981
- 1981-07-01 JP JP10123181A patent/JPS585024A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6121623A (ja) * | 1984-03-02 | 1986-01-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デイジタル・アナログ変換装置 |
| JPH0547006B2 (ja) * | 1984-03-02 | 1993-07-15 | Philips Nv | |
| FR2749457A3 (fr) * | 1996-05-31 | 1997-12-05 | Sgs Thomson Microelectronics | Convertisseur numerique-analogique de precision |
| FR2793618A1 (fr) * | 1999-05-13 | 2000-11-17 | Fujitsu Ltd | Circuit de generation de tension et convertisseur numerique/analogique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147520A (en) | Integrated circuit having controlled impedance | |
| US7119528B1 (en) | Low voltage bandgap reference with power supply rejection | |
| CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
| US7248192B2 (en) | Digital to analog converter and a ground offset compensation circuit | |
| CN101692603B (zh) | 增益自举型c类反向器及其应用电路 | |
| JPS6144360B2 (ja) | ||
| US7764210B2 (en) | System and method for converting an input signal | |
| WO2018205832A1 (zh) | 一种叠加运算电路及浮动电压数模转换电路 | |
| JP2976200B2 (ja) | Ｄ／ａコンバータのためのバイアス回路 | |
| US6225856B1 (en) | Low power bandgap circuit | |
| JPS585024A (ja) | Ｉｃ化ｄａ変換器に用いる拡散抵抗の電圧依存性補償回路 | |
| US7388418B2 (en) | Circuit for generating a floating reference voltage, in CMOS technology | |
| US6600439B1 (en) | Reference voltage circuit for differential analog-to-digital converter | |
| Huijsing | Instrumentation amplifiers: A comparative study on behalf of monolithic integration | |
| JPS63275212A (ja) | 電圧変換回路 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH03139873A (ja) | 温度検出回路 | |
| KR0167597B1 (ko) | 대수 변환 회로 | |
| KR100438979B1 (ko) | 아날로그 전류 출력 회로 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| CN114337676A (zh) | 一种精简结构的iDAC电路 | |
| KR20020014516A (ko) | 온도변화 및 노이즈에 독립적인 기준전압 발생기 | |
| JPS58202621A (ja) | Ｄ／ａ変換回路 | |
| US20050052243A1 (en) | Temperature-stabilized amplifier circuit | |
| JPH02257317A (ja) | 電流源回路 |