JPS5850069B2 - Playback control device in video signal recording and playback device - Google Patents
Playback control device in video signal recording and playback deviceInfo
- Publication number
- JPS5850069B2 JPS5850069B2 JP51050398A JP5039876A JPS5850069B2 JP S5850069 B2 JPS5850069 B2 JP S5850069B2 JP 51050398 A JP51050398 A JP 51050398A JP 5039876 A JP5039876 A JP 5039876A JP S5850069 B2 JPS5850069 B2 JP S5850069B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- gate
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、回転ビデオヘッドを備えたビデオテープレコ
ーダを用いて個々に無関係な独立した1フイールドまた
は1フレームごとの映像信号を、静止した磁気テープ上
に記録したものを再生するための再生制御装置に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention uses a video tape recorder equipped with a rotating video head to record video signals for each unrelated field or frame on a stationary magnetic tape. The present invention relates to a reproduction control device for reproduction.
ビデオテープレコーダ(以下rVTRJと称する)は、
一般には連続する映像信号をそのまま連続した映像情報
として記録しかつ再生するのに使用されてきた。The video tape recorder (hereinafter referred to as rVTRJ) is
Generally, it has been used to record and reproduce continuous video signals as continuous video information.
また、特殊な方式として連続する映像信号中から一定時
間間隔で周期的に1フイールドまたは1フレ一ム分の映
像信号を記録する所謂スキップ記録方式がある。Further, as a special method, there is a so-called skip recording method in which video signals for one field or one frame are periodically recorded at fixed time intervals from among continuous video signals.
このスキップ記録方式では隣接する記録トラック間に該
記録トラックの幅より広いガートバンドを残して磁気テ
ープ上に記録トラックが形成されるものである。In this skip recording method, recording tracks are formed on a magnetic tape by leaving guard bands wider than the width of the recording tracks between adjacent recording tracks.
再生にあたっては、これらのVTRはスチル動作により
静止画像をモニタテレビに映出することもできる。During playback, these VTRs can also display still images on a monitor television by still operation.
今日までVTRの技術が発達してきた理由は、テレビジ
ョン放送技術の進展に依存することもさることながらV
TR自身の使用上の特徴によるところが太きいからであ
ろう。The reason why VTR technology has developed to this day is that it depends not only on the progress of television broadcasting technology, but also on the development of VTR technology.
This is probably because a lot of it depends on the usage characteristics of the TR itself.
すなわち、VTR技術では磁気テープを使用している結
果、記録した映像情報を直に再生して見ることができ、
保存は勿論のこと不要なときには記録情報を消去し再度
別の情報を記録することができるものである。In other words, as a result of using magnetic tape in VTR technology, recorded video information can be directly played back and viewed.
Not only can it be saved, but when it is no longer necessary, the recorded information can be erased and other information can be recorded again.
しかし、その反面これまでのVTR技術には光学写真技
術が持つような特徴は備えられていなかった。However, on the other hand, conventional VTR technology did not have the features that optical photography technology has.
光学写真技術では、被写体を1個1個選択し、必要に応
じてカメラのシャッタボタンを押すことにより1枚1枚
が無関係な独立した静止画像を隣合せてフィルタに記録
することができる。In optical photography, by selecting objects one by one and pressing the shutter button on the camera as needed, it is possible to record unrelated independent still images side by side on a filter.
したがって、VTRの技術に上述の光学写真技術のよう
な特徴を備えさせることができれば、VTRの用途は一
段と拡大されることになろう。Therefore, if VTR technology could be equipped with features similar to those of the above-mentioned optical photography technology, the uses of VTRs would be further expanded.
本発明は、以上のような要求を満足すべく開発されたV
TRを使用した映像信号記録再生装置の再生制御装置を
提供しようとするものである。The present invention has been developed to meet the above requirements.
The present invention aims to provide a playback control device for a video signal recording and playback device using TR.
本発明の詳細は、以下に述べる本発明の実施例とその図
面を含む映像信号記録再生装置全体の説明から容易に理
解することができるであろう。The details of the present invention can be easily understood from the following description of the entire video signal recording and reproducing apparatus including the embodiments of the present invention and the drawings.
以下に述べる実施例では映像信号記録再生装置が例えば
次に述べる4つの機能を有することを前提として構成さ
れる。The embodiments described below are constructed on the premise that the video signal recording/reproducing apparatus has, for example, the following four functions.
(1)連続する映像信号中から必要に応じて任意に1フ
イールドまたは1フレ一ム分の映像情報を抜き取り、こ
れを順次磁気テープ上に記録し、ファイリングできるこ
と。(1) Video information for one field or one frame can be arbitrarily extracted from a continuous video signal as needed, and this can be sequentially recorded on a magnetic tape and filed.
(2)ファイリングされた個々の独立した1フイールド
または1フレ一ム分の独立した映像情報を記録直後に静
止画像としてモニタテレビのスクリーンに映出できるこ
と。(2) It is possible to display each filed individual field or frame of independent video information as a still image on the screen of a monitor television immediately after recording.
(3)磁気テープ上に記録された1フイールドまたは1
フレ一ム分の独立した映像情報を記録直後に静止画像と
してモニタテレビのスクリーン上に映出し、その記録状
態をチェック検討できること。(3) 1 field or 1 recorded on magnetic tape
To display one frame's worth of independent video information as a still image on the screen of a monitor television immediately after recording, and to check and consider the recording state.
(4)記録直後の再生により、記録状態が好ましくない
場合に記録されている1フイールドまたは1フレ一ム分
の独立した映像情報を消去し、再度磁気テープ上の同一
個所に新しい映像情報を記録し直せること。(4) By playing back immediately after recording, if the recording condition is unfavorable, the independent video information for one field or one frame that has been recorded is erased, and new video information is recorded again at the same location on the magnetic tape. Things that can be fixed.
1)VTR側の説明
第1図は、本発明を適用するVTRのブロック回路構成
と概略メカニズムについて示すものである。1) Description of the VTR side FIG. 1 shows a block circuit configuration and a schematic mechanism of a VTR to which the present invention is applied.
ブロックで示される個々の回路の実際の接続構成は周知
の技術にまり達成できるものであり、したがってその詳
細な内容については説明を略す。The actual connection configuration of the individual circuits shown in the blocks can be achieved using well-known techniques, and therefore detailed description thereof will be omitted.
第1図の回路構成では、2種類の系統に分類できるスイ
ッチ群がある。In the circuit configuration shown in FIG. 1, there are switch groups that can be classified into two types of systems.
その1つの組合せはスイッチSW2.SW3であり、こ
れらはいずれも連動して切換わるように動作する。One combination is switch SW2. SW3, and these switches operate in conjunction with each other.
各スイッチが接点P側にあるときはVTRは再生準備状
態を形成し、また接点R側にあるときは第1の記録準備
状態を形成する。When each switch is on the contact P side, the VTR is in a reproduction preparation state, and when it is on the contact R side, the VTR is in a first recording preparation state.
また他の係統としてリレースイッチ5W11.SW、2
があり、これらは共に制御装置側から端子T1に与えら
れる正の制御電圧によりトランジスタスイッチ回路Q。In addition, relay switch 5W11. SW, 2
Both of these are connected to the transistor switch circuit Q by a positive control voltage applied to the terminal T1 from the control device side.
を介してリレー線輪RA1に通電が行なわれると切換わ
るように動作する。When the relay wire RA1 is energized via the relay wire RA1, it operates to switch.
また、これら両スイッチは、線輪R11が励磁されない
ときは常に接点Y側に接続されておりスイッチSW2.
SW3と同様再生準備状態を形成し、また線輪R12の
励磁により接点X側に接続されたときは後述するように
第2の記録準備状態を形成する。Further, both of these switches are always connected to the contact Y side when the wire ring R11 is not excited, and the switches SW2.
Like SW3, it forms a reproduction preparation state, and when connected to the contact X side by excitation of the wire ring R12, it forms a second recording preparation state as described later.
〈映像信号系の説明〉
VTRの入力端子T51からは連続した映像信号が印加
され、映像増幅器51を経て変調器52に与えられる。<Description of Video Signal System> A continuous video signal is applied from the input terminal T51 of the VTR, and is applied to the modulator 52 via the video amplifier 51.
また端子51の映像信号はスイッチSW2により垂直同
期分離回路59に印加されるようになっている。Further, the video signal at the terminal 51 is applied to a vertical synchronization separation circuit 59 by a switch SW2.
変調器52からは周知のように映像信号でFM変調を受
けた記録信号が取出される。A recording signal subjected to FM modulation with a video signal is taken out from the modulator 52 as is well known.
その信号はゲート回路53に与えられると共にリレース
イッチ5w11によりリミッタ56に加えられるように
なっている。The signal is applied to the gate circuit 53 and also to the limiter 56 by the relay switch 5w11.
ゲート回路53には後述するように制御装置側から端子
T7を経てゲート信号が加えられる。As will be described later, a gate signal is applied to the gate circuit 53 from the control device side via a terminal T7.
このゲート回路53の出力は記録信号増幅器54を経て
ロータリトランスRT1の静止巻線側に与えられるよう
になっている。The output of this gate circuit 53 is applied to the stationary winding side of the rotary transformer RT1 via a recording signal amplifier 54.
ロータリトランスRT1の回転巻線側に誘起される記録
電流をビデオヘッドH1,H2に与え、これにより磁気
テープ21上に記録するように構成されている。The recording current induced in the rotating winding side of the rotary transformer RT1 is applied to the video heads H1 and H2, thereby recording on the magnetic tape 21.
また、リミッタ56に与えられる場合の記録信号は復調
器57で映像信号に変換され、映像増幅器58を経て出
力端子T52よりテレビモニタに与えられる。Further, the recording signal applied to the limiter 56 is converted into a video signal by a demodulator 57, passed through a video amplifier 58, and is applied to a television monitor from an output terminal T52.
同期分離回路59からは垂直同期信号が取出され、端子
T4より制御装置側に印加し固有周波数を持つ基準信号
として使用されると同時に丁逓降器60に与えられる。A vertical synchronization signal is taken out from the synchronization separation circuit 59, applied to the control device side from the terminal T4, used as a reference signal having a natural frequency, and simultaneously applied to the down-down converter 60.
またリレースイッチSW1□は記録準備状態を作るとき
に変調器52および増幅器54に十B電圧を与え能動的
にする。Also, the relay switch SW1□ applies a voltage of 10 B to the modulator 52 and the amplifier 54 to make them active when preparing for recording.
ビデオヘッドH1,H2により記録トラック上の情報を
ピックアップした場合は、再生信号がロークリトランス
RT1を経て前置増幅器55に与えられる。When information on the recording track is picked up by the video heads H1 and H2, a reproduced signal is applied to the preamplifier 55 via the low retransformer RT1.
このときには増幅器55はリレースイッチ5W12によ
り十B電圧が加えられ能動化されており、その出力をリ
ミッタ56に印加できるようにしている。At this time, the amplifier 55 is activated by applying a voltage of 10 B by the relay switch 5W12, and its output can be applied to the limiter 56.
したがって、最終的には映像増幅器58より再生映像信
号が取出される。Therefore, the reproduced video signal is finally extracted from the video amplifier 58.
また、増幅器58の出力も垂直同期分離回路59に与え
られ取出された同期信号は端子T4より制御装置に与え
られると同時に圭逓降器60に印加されるようになって
いる。Further, the output of the amplifier 58 is also applied to the vertical synchronization separation circuit 59, and the extracted synchronization signal is applied to the control device through the terminal T4, and simultaneously applied to the Kei-down converter 60.
〈制御信号系の説明〉
スイッチSW2が記録準備状態すなわち接点R■
側にある場合に7逓降器60より取出される出力パルス
は、垂直同期信号周波数60Hzの半分の周波数30H
2であり、ビデオヘッドH1,H2を回転させるモータ
(以下「ヘッドモータ」と称する)を制御するサーボ回
路70に与えられる。<Description of control signal system> When the switch SW2 is in the recording ready state, that is, on the contact R■ side, the output pulse taken out from the 7-step down converter 60 has a frequency of 30H, which is half the vertical synchronizing signal frequency of 60Hz.
2, which is applied to a servo circuit 70 that controls a motor (hereinafter referred to as a "head motor") that rotates the video heads H1 and H2.
サーボ回路70に印加される30Hzパルスは波形整形
回路71.単安定マルチバイブレーク72を経て位相比
較のための基準パルスに変換され位相比較器73に与え
られるようになっている。The 30Hz pulse applied to the servo circuit 70 is passed through the waveform shaping circuit 71. The signal is converted into a reference pulse for phase comparison through a monostable multi-by-break 72 and is applied to a phase comparator 73.
他方、ヘッドモータM1はその回転軸90によりビデオ
ヘッドH1,H2を回転するように構成しているが、同
時に後述するような位置関係に取付けられた鉄片STを
回転させるようにしている。On the other hand, the head motor M1 is configured to rotate the video heads H1 and H2 by its rotating shaft 90, and at the same time rotates an iron piece ST mounted in a positional relationship as will be described later.
この鉄片STは回転に伴なって、静止状態に取付けられ
た回転位相検出ヘッドH4,H5を横切りこれらヘッド
に検出パルスを誘起させる。As the iron piece ST rotates, it crosses the rotary phase detection heads H4 and H5, which are mounted in a stationary state, and induces detection pulses in these heads.
その検出パルスはフリップフロップ78をトリガし、こ
れにより回路78からはセット・リセットされるパルス
が発生する。The detection pulse triggers the flip-flop 78, which causes the circuit 78 to generate set and reset pulses.
フリップフロップ78の出力は台形波発生回路74で台
形波に変換され位相比較器73に与えられる。The output of the flip-flop 78 is converted into a trapezoidal wave by a trapezoidal wave generating circuit 74 and provided to a phase comparator 73.
回路74では、マルチバイブレータ72の基準パルスと
台形波の傾斜部とを比較し、その差の電圧を取出して発
振器15の周波数480 Hzを制御する。The circuit 74 compares the reference pulse of the multivibrator 72 with the slope of the trapezoidal wave, extracts the difference voltage, and controls the frequency of the oscillator 15 at 480 Hz.
発振器75の出力パルスはi逓降器76で60Hzのパ
ルスに変換されヘッドモータM1を回転するのに使用さ
れる。The output pulse of the oscillator 75 is converted into a 60 Hz pulse by the i-down converter 76 and used to rotate the head motor M1.
一般のサーボ系では、位相比較の基準パルスとして記録
時に垂直同期信号を利用し、また再生時には磁気テープ
上の長手方向に記録されたコントロール信号を用いる。In a typical servo system, a vertical synchronization signal is used as a reference pulse for phase comparison during recording, and a control signal recorded in the longitudinal direction of a magnetic tape is used during reproduction.
しかし、本発明の場合には磁気テープを停止させて再生
動作を行なわせるので特にこの回路構成の例では再生時
にこの種のコントロール信号を利用せず、発振器75を
フリー発振させることによってヘッドモータ90を回転
させている。However, in the case of the present invention, since the magnetic tape is stopped and the playback operation is performed, especially in this example of circuit configuration, this type of control signal is not used during playback, and the head motor 90 is caused to freely oscillate by causing the oscillator 75 to freely oscillate. is rotating.
サーボ回路70の発振器75の出力はモータM2(以下
「キャップスタンモータ」と称する。The output of the oscillator 75 of the servo circuit 70 is supplied to a motor M2 (hereinafter referred to as "capstan motor").
)を駆動する信号源として用いられる。) is used as a signal source to drive the
発振器75から取出された480Hzのパルスは−i
逓降器82に印加され、ここで15Hzのパルスに変換
される。The 480Hz pulse taken from the oscillator 75 is -i
It is applied to a downgrader 82 where it is converted to a 15 Hz pulse.
15Hzパルスは端子T6より制御装置側に与えられ、
後述するようにスイッチされたとき端子T5に現われる
。A 15Hz pulse is given to the control device side from terminal T6,
Appears at terminal T5 when switched as described below.
そのスイッチされた15Hzパルスはモータドライブ回
路83に印加され、キャップスタンモータM2を駆動す
るモータドライブパルスとして使用される。The switched 15 Hz pulse is applied to the motor drive circuit 83 and used as a motor drive pulse to drive the capstan motor M2.
キャップスタンモータM2は低速回転させられるもので
、好ましくはステッピングモータが良い。The capstan motor M2 can be rotated at a low speed, and is preferably a stepping motor.
キャップスタンモータM2の回転軸はフライホイール9
′3とベルト94で結合され、キャップスタン軸92を
回転させるようになっている。The rotating shaft of the cap stan motor M2 is the flywheel 9.
'3 by a belt 94, and rotates a capstan shaft 92.
キャップスタン軸92には磁気テープ21がピンチロー
ラ91により圧接され、キャップスタンモータM2の駆
動により移送される。The magnetic tape 21 is pressed against the capstan shaft 92 by a pinch roller 91, and is transferred by driving the capstan motor M2.
キャップスタンモータM2の軸95は、また上部におい
てベルト96により図示されていないが、テープリール
を回転するのに用いられる。The shaft 95 of the capstan motor M2 is also used at the top by a belt 96, not shown, to rotate the tape reel.
また、フリップフロップ78出力パルスは直列な2個の
単安定マルチバイブレークからなる回路80に印加され
その出力パルス(以下「スタートタイミングパルス」と
称する。Further, the output pulse of the flip-flop 78 is applied to a circuit 80 consisting of two monostable multi-bibreaks connected in series, and its output pulse (hereinafter referred to as "start timing pulse").
)は端子T9より制御装置側に送出される。) is sent to the control device side from terminal T9.
スタートタイミングパルスはまた次段の直列な2個の単
安定マルチバイブレークからなる回路81をトリガする
ために印加される。The start timing pulse is also applied to trigger the next stage circuit 81 consisting of two monostable multi-bibreaks in series.
回路81はこれにより出力パルス(以下「エンドタイミ
ングパルス」と称する。This causes the circuit 81 to output a pulse (hereinafter referred to as "end timing pulse").
)を端子T8より制御装置側に送出する。) is sent to the control device from terminal T8.
制御装置側は、記録命令を出した時にスタートタイミン
グパルスでゲート回路53に印加するゲート信号のパル
スの立上リヲ行なわせ、またエンドタイミングパルスに
よりゲート信号のパルスの立上りを形成するように動作
する。The control device operates so that when a recording command is issued, the start timing pulse causes the pulse of the gate signal applied to the gate circuit 53 to rise again, and the end timing pulse forms the rise of the gate signal pulse.
〈ゲート信号に関する説明〉
スタートおよびエンドタイミングパルスおよびゲート信
号のできる課程を第2図で詳述する。<Explanation regarding gate signals> The process by which the start and end timing pulses and gate signals are generated will be explained in detail with reference to FIG.
ビデオヘッドH1,H2はDlの方向に回転しているが
、各ヘッドは180°回転したとき静止する磁気テープ
21上に1トラツクを形成するように走査する。The video heads H1 and H2 are rotating in the direction Dl, and when each head rotates 180 degrees, it scans the stationary magnetic tape 21 so as to form one track.
したがって、■フィールド分の映像信号を記録するには
いずれか一方のビデオヘッドに記録信号を印加してやれ
ばよい。Therefore, in order to record the video signal for field (1), it is sufficient to apply the recording signal to either one of the video heads.
いま、ビデオヘッドH1により記録動作を行なうことを
考える。Now, consider performing a recording operation using the video head H1.
記録しようとする1フイ一ルド分の映像信号から形成さ
れた記録信号は波形b1の期間tsoに相当する。The recording signal formed from the video signal for one field to be recorded corresponds to the period tso of the waveform b1.
これだけの信号で記録を行なうためには、ビデオヘッド
H1をβ2の位置からβ3の位置まで回転すればよい。In order to record with this many signals, it is sufficient to rotate the video head H1 from the position β2 to the position β3.
しかし、前にも述べたように実際には記録トラック1本
分には1フイ一ルド分より少し前後にオーバラップした
映像信号を記録するようにしているから、そのオーバラ
ップ部分を考慮して記録動作を行なわなければならない
。However, as mentioned earlier, in reality, one recording track is recorded with video signals that overlap slightly before and after one field, so take this overlap into account. A recording operation must be performed.
この場合の記録信号は波形b1の期間tstに相当する
。The recording signal in this case corresponds to the period tst of the waveform b1.
そのため、磁気テープ21は1800より少し大きい角
度で円弧を形成するようにしてビデオヘッドH1との接
触する走査の始めの位置を早め、また離脱する走査の終
りの位置を遅らせてやる必要がある。Therefore, it is necessary for the magnetic tape 21 to form an arc at an angle slightly larger than 1800 degrees so that the start position of the scan in which it contacts the video head H1 is brought forward, and the end position of the scan in which it leaves the video head H1 is delayed.
また、記録信号の期間t3□の部分が欠けずに記録され
るようにカバーするためには、ビデオヘッドH1と磁気
テープ21との接触開始時点より少し前に予め記録信号
をヘッドに印加し、かつ離脱時点から少し後に信号を断
つようにする必要がある。In addition, in order to cover the period t3□ of the recording signal so that it is recorded without missing, a recording signal is applied to the head in advance a little before the start of contact between the video head H1 and the magnetic tape 21. In addition, it is necessary to cut off the signal a little after the departure point.
そのため、ビデオヘッドH1がβ2の位置より角度α1
離れた手前に来たとき記録信号を印加し、またβ3の位
置より角度α2だけ離れたところで信号印加を断ってや
ればよい。Therefore, the video head H1 is at an angle α1 from the position β2.
It is sufficient to apply the recording signal when the position is far away from the position β3, and to cut off the signal application when the position is an angle α2 away from the position β3.
このときの記録信号は波形b1の期間t32に相当し、
結局基本的に1フイ一ルド分の期間t3゜を記録するた
めには期間t3□の記録信号をゲート回路(第1図53
)で抜取ることになる。The recorded signal at this time corresponds to period t32 of waveform b1,
After all, basically in order to record the period t3° for one field, the recording signal of the period t3□ is sent to the gate circuit (Fig.
) will be extracted.
そのためのゲート信号は波形b9で示されるパルス幅を
持つが、この信号はヘッドモータの回転位相状態を検出
するヘッドH4,H5から取出される検出パルスb2.
b3を基準にして作られる。The gate signal for this purpose has a pulse width shown by waveform b9, but this signal is based on the detection pulses b2.
It is made based on b3.
ビデオヘッドH1,H2と90°の関係に設けられた鉄
片STが静止した検出ヘッドH4,H5を横切るとパル
スb2.b3を発生する。When the iron piece ST, which is provided at 90 degrees with the video heads H1 and H2, crosses the stationary detection heads H4 and H5, a pulse b2. Generate b3.
検出ヘッドH4,H5は互いに180°の位置関係で、
かつβ2−β3線に対し直角に取付けられている。The detection heads H4 and H5 are in a positional relationship of 180° to each other,
And it is attached perpendicularly to the β2-β3 line.
したがって、ビデオヘッドH1がβ2の位置に来たとき
鉄片STが検出ヘッドH5を横切りパルスb3を発生す
る。Therefore, when the video head H1 comes to the position β2, the iron piece ST crosses the detection head H5 and generates a pulse b3.
また、ビデオヘッドH1がβ3の位置に来たとき鉄片S
Tは別の検出ヘッドH4を横切りパルスb2を発生する
。Also, when the video head H1 comes to the position β3, the iron piece S
T crosses another detection head H4 and generates a pulse b2.
これらのパルスb3.b2は記録信号b1の期間ts。These pulses b3. b2 is the period ts of the recording signal b1.
に対して始めと終りの位置に発生することになる。It will occur at the beginning and end positions for .
次に、取出されたこれらパルスb3.b2はフリップフ
ロップ(第1図78)をトリガしb4の波形のパルスを
作る。Next, these extracted pulses b3. b2 triggers a flip-flop (78 in FIG. 1) to produce a pulse of waveform b4.
すなわち、パルスb3により立上り、パルスb2により
立下る波形を持つ。That is, it has a waveform that rises with pulse b3 and falls with pulse b2.
パルスb4ハ2個の直列なマルチバイブレークからなる
スタートタイミングパルス発生器(第1図80)に印加
され、その初段でパルスb5を取出す。Pulse b4 is applied to a start timing pulse generator (80 in FIG. 1) consisting of two serial multi-by-breaks, and pulse b5 is taken out at the first stage.
このパルスb5はパルスb4の立下り位置でトリガされ
所望の期間が来ると立下がるものであり、後段に印加さ
れパルスb6を得るようにトリガする。This pulse b5 is triggered at the falling position of the pulse b4 and falls when a desired period has elapsed, and is applied to the subsequent stage to trigger the pulse b6.
パルスb6は前のパルスb、の立下りの部分で立上り適
当なパルス幅で立下るもので、スタートパルスとして制
御装置側に送出されると同時に2個の直列なマルチバイ
ブレークからなるエンドタイミングパルス発生器(第1
図81)に印加される。Pulse b6 rises at the falling edge of the previous pulse b, and falls with an appropriate pulse width. It is sent to the control device as a start pulse, and at the same time generates an end timing pulse consisting of two serial multi-by-breaks. Vessel (1st
81).
この回路の初段ではパルスb6によりトリガされ所望の
期間で立下るパルスb7が作られ、次段をトリガする。The first stage of this circuit is triggered by the pulse b6 and produces a pulse b7 that falls over a desired period of time, which triggers the next stage.
これによりエンドタイミングパルス発生器(第1図81
)はエンドタイミングパルスb8を送出する。This causes the end timing pulse generator (Fig. 1 81
) sends out an end timing pulse b8.
このパルスb8はパルスb7の立下りの位置で立上り、
適当な期間で立下る波形を持ち、制御装置側へ送出され
る。This pulse b8 rises at the falling position of pulse b7,
It has a waveform that falls at an appropriate period of time and is sent to the control device.
制御装置でrREcJの操作をすると最初にスタートパ
ルスb6を受けた時点で立上り次にエンドパルスb8を
受けて立下るパルスb。When rREcJ is operated by the control device, the pulse b rises when the start pulse b6 is first received and then falls when the end pulse b8 is received.
が作り出される。is created.
すなわちこのパルスb、がゲ゛−ト信号として必要に応
じてVTR側に送出され、記録信号b1の期間t32の
成分をゲートする。That is, this pulse b is sent as a gate signal to the VTR side as required, and gates the component of the recording signal b1 during the period t32.
〈制御装置の操作順序に伴なうVTRの動作説明〉第1
図に示されるVTRは、次に述べる操作順序に従って動
作する。<Explanation of VTR operation according to the operation sequence of the control device> Part 1
The VTR shown in the figure operates according to the following operating sequence.
(1)スイッチSW2.SW3が予め接点R側に切換え
られ、第1の記録準備状態がセットされる。(1) Switch SW2. SW3 is previously switched to the contact R side, and the first recording preparation state is set.
他方、制御装置側も同様に初期状態がセットされる。On the other hand, the initial state is similarly set on the control device side.
このとき、端子T5にはモータドライブパルスは現われ
ず、したがって、キャップスタンモータM2は回転せず
磁気テープ21の走行は停止した状態である。At this time, no motor drive pulse appears at the terminal T5, so the capstan motor M2 does not rotate and the magnetic tape 21 stops running.
(2)制御装置側のrsHIFT−RJボタンが押され
ると、端子T4が送出される垂直同期信号が予め決めら
れたパル数n1個まで計数される。(2) When the rsHIFT-RJ button on the control device side is pressed, the vertical synchronization signal sent from the terminal T4 is counted up to a predetermined number of pulses n1.
この計数が始まると、端子T5にモータドライブパルス
が現われ、キャップスタンモータM2を駆動し、磁気テ
ープ21を移送する。When this counting begins, a motor drive pulse appears at terminal T5, driving the capstan motor M2 and transporting the magnetic tape 21.
同期信号n1個の計数が終了するとモータドライブパル
スが断たれ、磁気テープ21の走行は停止する。When the count of n1 synchronization signals is completed, the motor drive pulse is cut off and the magnetic tape 21 stops running.
また、このとき制御装置側から端子T1に正の制御電圧
が与えられ、トランジスタスイッチ回路Q。Also, at this time, a positive control voltage is applied to the terminal T1 from the control device side, and the transistor switch circuit Q.
がオンとなってリレー線輪R1,が励磁される。is turned on, and relay wire R1 is energized.
これにより、リレースイッチSW1□、SW1□が接点
X側に切換えられて第2の記録準備状態にセットされる
。As a result, the relay switches SW1□ and SW1□ are switched to the contact X side and set to the second recording preparation state.
すなわち、ゲート回路53が開かれればいつでも記録信
号をビデオヘッド側に送出できるように変調器52と増
幅器54が能動化された状態となる。That is, whenever the gate circuit 53 is opened, the modulator 52 and the amplifier 54 are activated so that the recording signal can be sent to the video head side.
さらに、変調器52の出力はスイッチ5W11を介して
復調回路に与えられ、映像信号に戻されて端子T5□よ
りテレビモニタに送出される。Furthermore, the output of the modulator 52 is applied to the demodulation circuit via the switch 5W11, and is converted back into a video signal and sent to the television monitor from the terminal T5□.
したがって、テレビモニタのスクリーン上の画像の内容
に応じて記録すべき情報が選択される。Therefore, information to be recorded is selected depending on the content of the image on the screen of the television monitor.
(3)rREcJボタンが押されると、制御装置側では
端子T2から印加されるスタートタイミングパルスと端
子T8から印加されるエンドタイミングパルスにより第
2図に示すゲート信号を作り、端子T7よりゲート回路
53に与える。(3) When the rREcJ button is pressed, the control device generates the gate signal shown in FIG. 2 using the start timing pulse applied from the terminal T2 and the end timing pulse applied from the terminal T8, and sends it to the gate circuit 53 from the terminal T7. give.
これにより、1フイ一ルド分の映像信号に基づく記録信
号がビデオヘッドH1に与えられ停止した磁気テープ2
1に記録される。As a result, a recording signal based on the video signal for one field is applied to the video head H1, and the magnetic tape 2 stops.
1 is recorded.
記録し終った場合、第2の記録準備状態は維持されてい
る。When recording is finished, the second recording preparation state is maintained.
(4) rcHEcKJボタンが押されると、端子T
1に与えられていた正の制御電圧が断たれトランジスタ
スイッチ回路Q。(4) When the rcHEcKJ button is pressed, the terminal T
The positive control voltage applied to transistor switch circuit Q is cut off.
はオフとなる。したがって、リレー線輪R11の励磁が
止まり、リレースイッチ5W11.SW1□は接点Y側
に復帰する。is off. Therefore, the excitation of relay wire R11 is stopped, and relay switch 5W11. SW1□ returns to the contact Y side.
これにより、前置増幅器55は能動化され、再生系の回
路55.56.57.5BがビデオヘッドH1,H2の
出力を取出すようにセットされる。As a result, the preamplifier 55 is activated, and the reproduction system circuits 55, 56, 57, 5B are set to take out the outputs of the video heads H1 and H2.
したがって、記録したばかりのトラック上から1フイ一
ルド分の映像情報がビデオヘッドH1,H2により交互
に繰返し取出され、端子T2□よりモニタテレビへ送出
される。Therefore, one field's worth of video information from the just-recorded track is alternately and repeatedly taken out by the video heads H1 and H2, and sent to the monitor television from the terminal T2□.
端子Tから取出される信号は、記録された時の1フイ一
ルド分の映像信号が繰返し連続する形をもち、モニタテ
レビに映出された場合静止画像を形成する。The signal taken out from the terminal T has the form of a repeated and continuous video signal for one field when recorded, and forms a still image when displayed on a monitor television.
静止画像の内容が満足のいくものであれば、再びrsH
IFT−RJボタンが押され、次の情報が同様な動作に
より記録されていいく。If the content of the still image is satisfactory, rsH again
The IFT-RJ button is pressed, and the next information is recorded in a similar manner.
(5)チェックにより記録内容が不満足な場合にはrR
ENEWjボタンが押される。(5) If the recorded content is unsatisfactory after checking, rR
The ENEWj button is pressed.
すると制御装置側から端子T1に正の制御電圧が与えら
れリレー線輪R11に再び通電が始まる。Then, a positive control voltage is applied to the terminal T1 from the control device side, and the relay ring R11 starts to be energized again.
これにより、リレースイッチSW、1,5W12が接点
X側に切換えられ第2の記録準備状態が形成される。As a result, the relay switches SW, 1, 5W12 are switched to the contact X side, and a second recording preparation state is established.
したがって次に再びrREc’Jボタンが押されれば最
初の記録トラック上に情報の記録のやり直しをすること
が可能となる。Therefore, if the rREc'J button is pressed again next time, it becomes possible to record information on the first recording track again.
その場合最初の記録トラックの情報は後からの記録動作
により消去されてしまうことになる。In that case, the information on the first recording track will be erased by a subsequent recording operation.
やり直し記録の後はrsHIFT−Rjボタンが押され
、磁気テープ21が所定量移送されて新しい記録動作に
移される。After re-recording, the rsHIFT-Rj button is pressed, and the magnetic tape 21 is transferred by a predetermined amount to start a new recording operation.
(6)再生動作を行なわせるときは、最初に戻ってスイ
ッチSW2.SW3を先ず接点P側に接続してVTRを
再生準備状態にセットしてやる。(6) To perform the playback operation, return to the beginning and switch SW2. First, connect SW3 to the contact P side to set the VTR to the playback preparation state.
また制御装置側も再生準備状態にセットされる。Further, the control device side is also set to a reproduction preparation state.
この場合、リレー線輪R11には通電されていないので
、前置増幅器55は能動化されており、ビデオへ゛ンド
H1,H2が記録トラック上を走査しさえすれば出力端
子Tより1フイ一ルド分の繰返しの映像信号を再生出力
として取出せるようになっている。In this case, since the relay wire R11 is not energized, the preamplifier 55 is activated, and as long as the video heads H1 and H2 scan the recording track, one field is output from the output terminal T. It is possible to extract a video signal that is repeated for minutes as a playback output.
(7) rsHIFT−Pjボタンが押されると、端
子T5にモータドライブパルスが現われキャップスタン
モータM2が駆動される。(7) When the rsHIFT-Pj button is pressed, a motor drive pulse appears at the terminal T5 and the capstan motor M2 is driven.
これにより磁気テープ21は移送され、やがて記録トラ
ックがビデオヘッドH1,H2の走査位置に近づく。As a result, the magnetic tape 21 is transported, and the recording track eventually approaches the scanning position of the video heads H1 and H2.
ビデオヘッドH1,H2が少しでも記録トラック上を走
査し始めると、再生出力が端子Tに現われる。When the video heads H1, H2 begin to scan the recording track even slightly, a reproduction output appears at the terminal T.
その出力映像信号はチェック時の動作のところで説明し
たものと同じであり、この中に含まれる垂直同期信号は
同期分離回路59により取出され制御装置側に送出され
る。The output video signal is the same as that described in the operation at the time of checking, and the vertical synchronization signal contained therein is extracted by the synchronization separation circuit 59 and sent to the control device side.
制御装置側で、この垂直同期信号は予め決められたパル
ス数n2個まで計数される。On the control device side, this vertical synchronizing signal is counted up to a predetermined number of pulses n2.
計数値がn2個に達すると、端子T5のモータドライブ
パルスは断たれ、それにより磁気テープ21が停止する
。When the count reaches n2, the motor drive pulse at terminal T5 is cut off, thereby stopping the magnetic tape 21.
この停止した状態で、ビデオヘッドH1,H2は記録ト
ラック上の最適な位置を繰返し走査し再生信号を送出す
る。In this stopped state, the video heads H1 and H2 repeatedly scan optimal positions on the recording track and send out reproduction signals.
すなわち、モニタテレビに静止画像を与える1フイ一ル
ド分の映像信号の繰返しの信号が送出される。That is, a repetitive signal of one field's worth of video signals is sent out to provide a still image to a monitor television.
次に、再び「5HIFT−P」ボタンが押されると同様
な動作により隣りの記録トラック上をビデオヘッドH1
,H2が最適な位置を走査するまで磁気テープ21が移
送され、静止画像を順次再生できる。Next, when the "5HIFT-P" button is pressed again, the video head H1 moves on the adjacent recording track by the same operation.
, H2 scans the optimum position, and the still images can be sequentially reproduced.
2)制御装置側の説明
ここで、第3図の構成は記録制御系を示し、第4図は再
生制御系を示すものである。2) Description of the control device side Here, the configuration of FIG. 3 shows a recording control system, and FIG. 4 shows a reproduction control system.
またこれらの図の回路構成は、第1図に示されたVTR
と結合できるものである。The circuit configurations in these figures are similar to those of the VTR shown in FIG.
It can be combined with
特に端子T1 + T5 )’ T6 。T7.T8お
よびT、により制御装置とVTRは接続され信号の送受
を行なえるようにしである。Especially the terminals T1 + T5)' T6. T7. T8 and T connect the control device and the VTR so that signals can be sent and received.
制御装置内の制御動作の殆んどは、基準電位(零電位)
と1つの値を持つ正電位の三者間の変化で説明すること
ができる。Most of the control operations within the control device are performed at a reference potential (zero potential).
This can be explained by the three-way change in positive potential that has one value.
そこで、前者の電位をrLJとしまた後者の電位をrH
lと表示することによって以下の説明を行なう。Therefore, let the former potential be rLJ, and the latter potential be rH
The following explanation will be given using the symbol l.
く第3図の回路構成の説明〉
A1乃至A4は、いずれもすでに説明した操作ボタンC
HECK、5HIFT−R,REC。(Explanation of the circuit configuration in Figure 3) A1 to A4 are all the operation buttons C that have already been explained.
HECK, 5HIFT-R, REC.
RENEWを含む信号発生器である。A signal generator including RENEW.
これら信号発生器A1乃至A4の出力は、通常では電位
rLlとなっているが、操作ボタンが押されると一時的
にrHlとなるパルスを発生する。The outputs of these signal generators A1 to A4 are normally at the potential rLl, but when the operation button is pressed, they generate a pulse that temporarily becomes rHl.
信号発生器A1乃至A4のそれぞれの出力端子はナンド
ゲ゛−1−N1乃至N4がそれぞれ持つ一対の入力端子
の一方d1゜d2.d3.d4にそれぞれ接続される。The output terminals of each of the signal generators A1 to A4 are one of the pair of input terminals d1, d2. d3. d4 respectively.
またこれら信号発生器のうちA1.A2.A3の各出力
端子は、3入力端子をそれぞれ持つナントゲートN5.
N6.N7の1個の端子e5 t e6+e7のそれぞ
れに接続される。Among these signal generators, A1. A2. Each output terminal of A3 is connected to a Nant gate N5.
N6. It is connected to each of one terminal e5 t e6+e7 of N7.
さらに、信号発生器A1の出力端子はナントゲートN5
の入力端子e5に接続される。Furthermore, the output terminal of the signal generator A1 is a Nant gate N5.
is connected to input terminal e5 of.
これと同じようにして、信号発生器A2の出力端子がナ
ントゲートN1の入力端子e1にまた信号発生器A2の
出力端子はナントゲートN2の入力端子e2に接続され
ている。In the same way, the output terminal of the signal generator A2 is connected to the input terminal e1 of the Nandts gate N1, and the output terminal of the signal generator A2 is connected to the input terminal e2 of the Nandts gate N2.
ナントゲートN1゜N2.N3の各出力端子はナントゲ
ートN5.N6゜N7の入力端子f5.f6.f7にそ
れぞれ接続されている。Nantes Gate N1゜N2. Each output terminal of N3 is a Nant gate N5. N6°N7 input terminal f5. f6. f7 respectively.
3入力端子を持つナントゲートN5.N6゜N7のそれ
ぞれの出力端子は、その出力がラッチ回路F1.F2.
F3をトリガするようにセット入力端子S1.S2.S
3に接続されている。Nantes gate N5 with 3 input terminals. The respective output terminals of N6 and N7 have their outputs connected to latch circuits F1. F2.
Set input terminal S1.F3 to trigger F3. S2. S
Connected to 3.
また、ナントゲートN5の出力端子はラッチ回路F3の
リセット入力端子r3に接続されると共に、ダイオード
D1によりインバータ■2の出力端子に接続されている
。Further, the output terminal of the Nant gate N5 is connected to the reset input terminal r3 of the latch circuit F3, and is also connected to the output terminal of the inverter 2 by a diode D1.
ナントゲートN6の出力端子とラッチ回路F2のセット
入力端子S2との間にはダイオードD2が挿入されてお
り、そのアノード側はラッチ回路F1のリセット入力端
子r1に接続されると共にナントゲートN4の出力端子
にも接続されている。A diode D2 is inserted between the output terminal of the Nant gate N6 and the set input terminal S2 of the latch circuit F2, and its anode side is connected to the reset input terminal r1 of the latch circuit F1 and the output terminal of the Nant gate N4. It is also connected to the terminal.
また、ダイオードD2のカソード側はラッチ回路F5の
セット入力端子S5に接続されている。Further, the cathode side of the diode D2 is connected to the set input terminal S5 of the latch circuit F5.
ナントゲートN7の出力端子は、またラッチ回路F2の
リセット入力端子r2とラッチ回路F4のセット入力端
子S4に接続されている。The output terminal of the Nant gate N7 is also connected to the reset input terminal r2 of the latch circuit F2 and the set input terminal S4 of the latch circuit F4.
ラッチ回路F1.F2.F4のそれぞれの出力端子は、
それぞれが一対のトランジスタを持つトランジスタスイ
ッチ回路Q2 tQ3.Q4を制御すべく接続されてい
る。Latch circuit F1. F2. Each output terminal of F4 is
Transistor switch circuits Q2 tQ3, each having a pair of transistors. Connected to control Q4.
トランジスタスイッチ回路Q2.Q3.Q4はそれぞれ
ランプL1.L2.L3に接続され、スイッチ回路が導
通したときにこれらのランプが点灯するようにしている
。Transistor switch circuit Q2. Q3. Q4 are respectively lamps L1. L2. These lamps are connected to L3 so that when the switch circuit becomes conductive, these lamps are lit.
ここで、ランプL1.L2.L3は操作ボタンの近辺ま
たは操作ボタンの光プレート裏面に取付けられ、操作す
る人に対し次にどの操作ボタンを押すべきかを指示する
。Here, lamp L1. L2. L3 is attached near the operation button or on the back side of the light plate of the operation button, and instructs the operator which operation button to press next.
ランプL1はrsHIFT−Rjボクンを指示し、ラン
プL2はrREClボクンを指示し、かつランプL2は
rcHEcKjボタンを指示することになる。The lamp L1 instructs the rsHIFT-Rj button, the lamp L2 instructs the rREC1 button, and the lamp L2 instructs the rcHEcKj button.
ラッチ回路F1の出力端子は、ナンドゲ−1−N4の入
力端子e4およびナントゲートN6の残りの端子d6に
接続されると共にインバータ■3の入力端子に接続され
、インバータ■3の出力は端子T1よりVTR側に導出
される。The output terminal of the latch circuit F1 is connected to the input terminal e4 of the NAND gate 1-N4 and the remaining terminal d6 of the NAND gate N6, and is also connected to the input terminal of the inverter 3, and the output of the inverter 3 is connected to the terminal T1. It is led out to the VTR side.
この端子T1は、第1図に示したようにVTR側のリレ
ー線輪RLのためのトランジスタスイッチ回路Q。This terminal T1 is connected to a transistor switch circuit Q for the relay wire RL on the VTR side, as shown in FIG.
に接続されている。また、ラッチ回路F2の出力端子は
ナントゲートN7の残りの入力端子d7に接続され、か
つラッチ回路F3の出力端子はナントゲートN5の入力
端子d5に接続されている。It is connected to the. Further, the output terminal of the latch circuit F2 is connected to the remaining input terminal d7 of the Nandts gate N7, and the output terminal of the latch circuit F3 is connected to the input terminal d5 of the Nandts gate N5.
ナントゲートN6の出力により制御されるラッチ回路F
5の出力端子は、VTR側の同期分離回路59より端子
T4を通して印加される垂直同期信号をゲートするゲー
ト回路G1の入力端子g11に接続される。Latch circuit F controlled by the output of Nant gate N6
The output terminal of No. 5 is connected to the input terminal g11 of a gate circuit G1 which gates a vertical synchronizing signal applied from a synchronizing separation circuit 59 on the VTR side through a terminal T4.
また、ラッチ回路F5の出力は別のゲート回路G2の入
力端子g21に与えられ、かつ抵抗R1を経てスイッチ
用のトランジスタQ1のベースに接続される。Further, the output of the latch circuit F5 is given to the input terminal g21 of another gate circuit G2, and is connected to the base of the switching transistor Q1 via the resistor R1.
トランジスタQ1は導通したとき信号発生器A2の出力
端子を接地できるように接続されている。Transistor Q1 is connected to ground the output terminal of signal generator A2 when conductive.
ゲート回路G2は第5図に示すように、VTR側のモー
タドライブパルス発生器82から端子T5を介して印加
されるモーフドライブパルスをゲートし、端子T5より
VTR側のドライブ回路83へ送出する動作を行なう。As shown in FIG. 5, the gate circuit G2 gates the morph drive pulse applied from the motor drive pulse generator 82 on the VTR side via the terminal T5, and sends it from the terminal T5 to the drive circuit 83 on the VTR side. Do the following.
ゲート回路G1はゲートした垂直同期信号をカウンタに
1に印加するように接続される。The gate circuit G1 is connected to apply a gated vertical synchronization signal to the counter.
カウンタに1は、同期信号のパルス数n1個を計数する
とその出力をラッチ回路F5のリセット入力端子r5に
与えるよう接続されている。The counter 1 is connected so as to count n1 pulses of the synchronization signal and provide its output to the reset input terminal r5 of the latch circuit F5.
また、ラッチ回路F4の出力端子はナントゲートN8の
入力端子d8に接続され、ナントゲートN8の出力端子
がラッチ回路F4のリセット入力端子r4に接続されて
いる。Further, the output terminal of the latch circuit F4 is connected to the input terminal d8 of the Nant gate N8, and the output terminal of the Nant gate N8 is connected to the reset input terminal r4 of the latch circuit F4.
ナントゲートN8の残りの入力端子e8には、端子T9
から前述した回路80よりスタートタイミングパルスが
印加されるようになっている。The remaining input terminal e8 of the Nant gate N8 has a terminal T9.
A start timing pulse is applied from the circuit 80 described above.
ナントゲートN8は、出力がラッチ回路F6のセット入
力端子S6に与えられるよう接続されている。Nant gate N8 is connected such that its output is given to set input terminal S6 of latch circuit F6.
ラッチ回路F6の出力端子はナントゲートN9の入力端
子の一方d7に接続され、ナントゲートN9の出力端子
はラッチ回路F6のリセット入力端子r6に接続される
。The output terminal of the latch circuit F6 is connected to one of the input terminals d7 of the Nant gate N9, and the output terminal of the Nant gate N9 is connected to the reset input terminal r6 of the latch circuit F6.
ナントゲートN、の他の入力端子e、にはVTR側の回
路81より端子T8を通してエンドタイミングパルスが
印加される。An end timing pulse is applied to the other input terminal e of the Nant gate N through the terminal T8 from the circuit 81 on the VTR side.
ラッチ回路F6の出力は第1図のゲ゛−ト回路53に印
加するゲートパルスとして端子T7より送出される。The output of latch circuit F6 is sent from terminal T7 as a gate pulse to be applied to gate circuit 53 in FIG.
端子T1oに印加されている十B電圧はスイッチSW4
によりこれまで説明した各回路に動作電圧を与える。The 10B voltage applied to terminal T1o is applied to switch SW4.
gives an operating voltage to each circuit described so far.
この制御装置の初期状態をセットするために、スイッチ
SW4に接続された抵抗R2とコンデンサC1からなる
積分回路が設けられている。In order to set the initial state of this control device, an integrating circuit consisting of a resistor R2 and a capacitor C1 connected to the switch SW4 is provided.
積分回路の出力は直列接続されたインバータ■1.■2
を経てダイオードD1のカソードに与えられる。The output of the integrating circuit is connected to an inverter connected in series ■1. ■2
and is applied to the cathode of diode D1.
スイッチSW4は記録制御回路の記録準備状態を形成す
るもので、独立して切換えてもよいし、またVTR側の
スイッチSW2.SW3と連動するようにしてもよい。The switch SW4 forms the recording preparation state of the recording control circuit, and may be switched independently, or the switch SW2 on the VTR side. It may be configured to work in conjunction with SW3.
ここで述べたナントゲートN1乃至N9は、いずれも、
それぞれが持つ入力端子がすべて「H」電位となってい
るときだけ出力がrLJとなるように動作し、その他の
入力の組合せに対しては出力がrHJを維持するもので
ある。The Nant gates N1 to N9 mentioned here are all
They operate so that the output becomes rLJ only when all of their input terminals are at "H" potential, and the output maintains rHJ for other input combinations.
また、ナントゲートNl l N2 + N3は、操作
ボタンを誤って同時に複数個押してしまった場合の誤制
御を防止するために設けられている。Further, the Nant gate Nl l N2 + N3 is provided to prevent erroneous control when a plurality of operation buttons are accidentally pressed at the same time.
例えば、ナントゲートN7の入力端子d7がrHJ電位
となっているとき信号発生器A1およびA3の出力がr
HJとなったとしたら、ナントゲートN3は入力の両方
がrHlとなってその出力を「L」にする。For example, when the input terminal d7 of the Nandt gate N7 is at rHJ potential, the outputs of signal generators A1 and A3 are r
If it becomes HJ, both inputs of the Nant gate N3 become rHl, and its output becomes "L".
したがって、本来なら発生器A2の出力rHJによりす
べての入力がrHJとなる筈のナントゲートN7は反転
動作しなくなり、再度操作ボタンを正確に押すまで初期
の状態を維持する。Therefore, the Nandt gate N7, which would normally have all inputs rHJ due to the output rHJ of the generator A2, no longer performs the inversion operation and maintains its initial state until the operation button is pressed correctly again.
ラッチ回路F1乃至F6のそれぞれは、セット入力が一
度でも「L」となると次にリセット人力ILjが加わる
までのその出力を「H」に保ち、またリセット入力が一
度でもrLJとなると次にセット人力rLJが加わるま
で出力をrHJに保つものである。Each of the latch circuits F1 to F6 maintains its output at "H" until the next reset input ILj is applied when the set input becomes "L" even once, and when the reset input becomes rLJ even once, the next set input becomes "L". The output is maintained at rHJ until rLJ is applied.
この動作の前者をセット状態とし、後者をリセット状態
とする。The former of this operation is taken as a set state, and the latter is taken as a reset state.
また、カウンタに、は所定数のパルスを計数すると出力
がrLJとなり、リセットされたときはrHJとなって
いる回路である。Further, the counter is a circuit whose output becomes rLJ when a predetermined number of pulses are counted, and which becomes rHJ when reset.
〈第3図の回路動作の説明〉
記録制御系の回路の動作をその操作順序に従って説明す
る。<Explanation of circuit operation in FIG. 3> The operation of the circuit of the recording control system will be explained according to the order of its operation.
(1) 制御装置の電源が投入され、スイッチSW4
が閉じられて記録制御系の回路に動作電圧が与えられる
。(1) The control device is powered on and switch SW4 is turned on.
is closed and an operating voltage is applied to the recording control system circuit.
このときVTR側も第1の記録準備状態にセットされて
いるものとする。At this time, it is assumed that the VTR side is also set to the first recording preparation state.
スイッチSW4が閉じたとき、コンデンサC1が充電さ
れる。When switch SW4 is closed, capacitor C1 is charged.
したがって、インパーク■1の入力は最初しばらく低い
電位にあるがコンデンサC1の充電が進むにつれて高く
なる。Therefore, the input of Impark 1 is initially at a low potential for a while, but increases as the capacitor C1 is charged.
これによりインパーク■1の応答出力は最初「H」であ
るが、やがてrLJに反転する。As a result, the response output of Impark ■1 is initially "H", but eventually reverses to rLJ.
これに従って、次段のインバータ■2の出力は「L」か
ら「H」に反転する。Accordingly, the output of the next stage inverter 2 is inverted from "L" to "H".
インバータ■2の出力が「L」のときラッチ回路F1は
セット入力端子S1がrLJとなりセット状態、すなわ
ち出力が「H」となる。When the output of the inverter (2) is "L", the set input terminal S1 of the latch circuit F1 becomes rLJ, which means that the output becomes "H".
ラッチ回路F1の出力は、インバータ■1により反転し
端子T1の電位を「L」とする。The output of the latch circuit F1 is inverted by the inverter (1) to set the potential of the terminal T1 to "L".
したがって、VTR側のリレーは励磁されない。Therefore, the relay on the VTR side is not excited.
また、ラッチ回路F1の出力rH1によりトランジスタ
スイッチ回路Q2が導通してランプL1を点灯させ、次
にrsHIFT−Rjのボタンを押すことを指示する。Further, the output rH1 of the latch circuit F1 turns on the transistor switch circuit Q2, lights up the lamp L1, and then instructs the button rsHIFT-Rj to be pressed.
さらに、ラッチ回路F1の出力はナントゲートN4およ
びN6の入力端子e4.d6のそれぞれを電位「H」に
保持する。Furthermore, the output of the latch circuit F1 is the input terminal e4. of the Nandt gates N4 and N6. Each of d6 is held at potential "H".
このとき、またインバータ■2の最初の電位「L」によ
りラッチ回路F3のリセット入力端子r3も「L」にな
るが、もともとこの回路F2はリセット状態におかれて
いるから動作状態は転位をしない。At this time, the reset input terminal r3 of the latch circuit F3 also becomes "L" due to the initial potential "L" of the inverter (2), but since this circuit F2 is originally in the reset state, the operating state does not change. .
(2)rsHIFT−RJボタンを押すと、信号発生回
路A2の出力は一時的に「H]となる。(2) When the rsHIFT-RJ button is pressed, the output of the signal generation circuit A2 becomes "H" temporarily.
これにより、ナントゲートN1.N2およびN6のそれ
ぞれの入力端子e1.d2およびe6がrHJとなるが
、そのうちナントゲートN1.N2は他の入力端子がr
LJであるためデートせず両出力はIHJのまま変らな
い。As a result, Nantes Gate N1. N2 and N6's respective input terminals e1. d2 and e6 become rHJ, among which Nant gate N1. The other input terminal of N2 is r
Since it is LJ, it does not date and both outputs remain IHJ.
しかし、ナンドゲ゛−トN6は入力のすべてがrHJと
なり、その出力は一時的にrLJとなってラッチ回路F
1をリセット状態、またラッチ回路F2をセット状態に
する。However, all of the inputs of the NAND gate N6 become rHJ, and its output temporarily becomes rLJ, and the latch circuit F
1 to the reset state and the latch circuit F2 to the set state.
ラッチ回路F1の出力はrLJとなるからランプL1が
消え、インパーク■3の出力は「H」となる。Since the output of the latch circuit F1 becomes rLJ, the lamp L1 goes out, and the output of the impark circuit F1 becomes "H".
これによりVTR(alJのリレー線輪R11は励磁さ
れ、いつでも映像信号が印加されればヘッドが記録でき
るように第2の記録状態を設定する。As a result, the relay wire R11 of the VTR (alJ) is excited, and the second recording state is set so that the head can record whenever a video signal is applied.
またラッチ回路F1の出力はナンドゲ−1−N6の入力
端子d6の電位を「H」からrLJに切換えるので、ナ
ンドゲ゛−トN6の出力は速やかにrHJに戻る。Furthermore, since the output of the latch circuit F1 switches the potential of the input terminal d6 of the NAND gate 1-N6 from "H" to rLJ, the output of the NAND gate N6 quickly returns to rHJ.
この状態でもし、rsHIFT−RJのボタンを再度押
してもナントゲートN6はゲート動作を行なわないこと
になる。In this state, even if the rsHIFT-RJ button is pressed again, the Nantes gate N6 will not perform the gate operation.
最初ナントゲートN6の出力がrLJとなったとき、ラ
ッチ回路F2はセット状態となっているから、その出力
rHJによりスイッチ回路Q2が導通してランプL2を
点灯させる。Initially, when the output of the Nandt gate N6 becomes rLJ, the latch circuit F2 is in the set state, so the output rHJ makes the switch circuit Q2 conductive and lights the lamp L2.
したがって、ランプL2は次にrREcJボクンを押す
よう指示する。Therefore, lamp L2 instructs to press rREcJ Bokun next.
また、ラッチ回路F6の出力はナントゲートN7の入力
端子d7を電位「H」に保つ。Further, the output of the latch circuit F6 keeps the input terminal d7 of the Nant gate N7 at the potential "H".
一度ナンドゲートN6の出力が一時的にrLJになった
ときラッチ回路F5がセット状態となり、その出力rH
Jはゲート回路G1を開く。Once the output of NAND gate N6 temporarily becomes rLJ, latch circuit F5 becomes set state, and its output rH
J opens gate circuit G1.
これにより、回路G1はVTR側から端子T4を経て印
加される垂直同期信号をゲートしてカウンタに1に供給
する。As a result, the circuit G1 gates the vertical synchronizing signal applied from the VTR side via the terminal T4 and supplies it to the counter.
カウンタに1が計数を始め、垂直同期信号のパルス数n
1個をカウントするとその出力は「H」から「L」に変
わる。1 in the counter starts counting, and the number of pulses of the vertical synchronization signal n
When one is counted, the output changes from "H" to "L".
この出力はラッチ回路F5をリセット状態に切換えてそ
のリセット出力によりゲート回路G1のゲ゛−トを閉じ
る。This output switches the latch circuit F5 to the reset state, and the reset output closes the gate of the gate circuit G1.
ゲート回路G1のゲートが閉じる時に発生する出力パル
スでカウンタに1はリセットされる。The counter is reset to 1 by the output pulse generated when the gate of the gate circuit G1 closes.
ゲ゛−ト回路G1が開いている期間、すなわちラッチ回
路F5がセット状態となる期間別のゲート回路G2も開
かれる。The gate circuit G2 is also opened for each period in which the gate circuit G1 is open, that is, the period in which the latch circuit F5 is in the set state.
このゲート回路G2は、その間端子T6から加えられて
いるモータドライブパルスを端子T5に導出し、VTR
側のキャップスタンモータを駆動させる。This gate circuit G2 derives the motor drive pulse applied from the terminal T6 during that time to the terminal T5, and outputs the motor drive pulse applied from the terminal T6 to the terminal T5.
Drive the side capstan motor.
それにより所定量の磁気テープが移送され停止する。As a result, a predetermined amount of magnetic tape is transferred and stopped.
また、ラッチ回路F5の出力がrHJとなっている期間
、すなわち磁気テープが送られている期間にトランジス
タQ1はベース電位が上がるため導通する。Further, during the period when the output of the latch circuit F5 is rHJ, that is, during the period when the magnetic tape is being fed, the base potential of the transistor Q1 rises, so that the transistor Q1 becomes conductive.
したがって、この期間にもし記録しようとしてあわてて
「REC」ボタンa2を押しても、信号発生器A4の出
力はrHJに変位せずVTRに不都合な動作命令を出す
ようなことはない。Therefore, even if the "REC" button a2 is pressed in a hurry during this period, the output of the signal generator A4 will not change to rHJ and will not issue any undesirable operation commands to the VTR.
すなわち、磁気テープが所定量移送されている期間には
記録動作を行なうことができないようにしている。In other words, no recording operation can be performed while the magnetic tape is being transported by a predetermined amount.
磁気テープが所定量移送されて停止すると、記録動作を
行なわせることが可能となる。When the magnetic tape is moved a predetermined amount and stopped, it becomes possible to perform a recording operation.
(3)rREcJボタンa2を押すと、信号発生器Aの
出力は一時的IHJとなる。(3) When rREcJ button a2 is pressed, the output of signal generator A becomes temporary IHJ.
これによりナントゲートN2.N3.N7はそれぞれの
入力端子の一方e2 、 e3 、 e7が電位「H」
となる。As a result, Nantes Gate N2. N3. One of the input terminals of N7, e2, e3, and e7, is at potential "H".
becomes.
このうち、ナントゲートN2.N3は他方の入力端子が
電位「L」に保たれているため出力はいずれも「H」を
保っている。Among these, Nantes Gate N2. Since the other input terminal of N3 is kept at the potential "L", both outputs are kept at "H".
ナントゲートN6は入力端子f6だけがrHJとなるだ
けだから出力はrHJのままである。Since only the input terminal f6 of the Nant gate N6 becomes rHJ, the output remains rHJ.
他方、ナントゲ−トN7はすべての入力が「H」となる
から、その出力は一時点に「L」となりラッチ回路F3
をセット状態に切換える。On the other hand, since all inputs of the Nant gate N7 become "H", its output becomes "L" at a certain point, and the latch circuit F3
Switch to the set state.
したがってラッチ回路F3の出力「H」によりスイッチ
回路Q4がオンとなり、ランプL3が点灯して次にrc
HEcKJボクンを押せることを指示する。Therefore, the switch circuit Q4 is turned on by the output "H" of the latch circuit F3, the lamp L3 lights up, and then the rc
Indicates that HEcKJ can be pressed.
また、この出力はナントゲートN5の入力端子d5の電
位をrHlに切換えて保つ。Further, this output switches the potential of the input terminal d5 of the Nandt gate N5 to rHl and maintains it.
最初一時点にナントゲートN7の出力が「H」となった
とき、ラッチ回路F2がリセットされ、またラッチ回路
F4はセットされる。When the output of the Nant gate N7 becomes "H" at the first point in time, the latch circuit F2 is reset and the latch circuit F4 is set.
これによりラッチ回路F2の出力はrLJとなるから、
ランプL2は消え、ナンドゲートN7の入力端子d7を
rHJから「L」にする。As a result, the output of latch circuit F2 becomes rLJ, so
The lamp L2 goes out, and the input terminal d7 of the NAND gate N7 is set to "L" from rHJ.
したがって、ナントゲートN7は出力が「H」に復帰し
、再度rRECJボタンを押しても切換わらない。Therefore, the output of the Nant gate N7 returns to "H" and is not switched even if the rRECJ button is pressed again.
また、ラッチ回路F4の出力はナントゲートN8の入力
端子d8を「H」に切換え保つ。Further, the output of the latch circuit F4 switches and maintains the input terminal d8 of the Nant gate N8 at "H".
一方、VTR側からは第2図b6で示したスタートタイ
ミングパルスが端子T9を経てナントゲートN8の入力
端子e8に加わえられる。On the other hand, from the VTR side, a start timing pulse shown at b6 in FIG. 2 is applied to the input terminal e8 of the Nant gate N8 via the terminal T9.
したがってこのパルスが到来中ナントゲートN8の出力
は「L」となり、この出力がラッチ回路F6をセット状
態にする。Therefore, while this pulse is arriving, the output of the Nant gate N8 becomes "L", and this output sets the latch circuit F6 to the set state.
セットされるとラッチ回路F6の出力「H」は端子T7
に現われると同時にナントゲートN、の入力端子d、に
与えられる。When set, the output "H" of the latch circuit F6 is the terminal T7.
At the same time, it is applied to the input terminal d of the Nandt gate N.
次に、ナントゲートN、の入力端子e、に第2図b8で
示すエンドタイミングパルスが加わると、このパルスの
期間中回路N、の出力は「L」となってラッチ回路F6
をリセット状態にする。Next, when the end timing pulse shown in FIG. 2 b8 is applied to the input terminal e of the Nant gate N, the output of the circuit N becomes "L" during the period of this pulse, and the latch circuit F6
to the reset state.
したがって、端子T7に与えられていたrHJ電位は断
たれ、ナントゲートN9の入力端子d、は「L」となる
。Therefore, the rHJ potential applied to the terminal T7 is cut off, and the input terminal d of the Nandt gate N9 becomes "L".
すなわち、ラッチ回路F6の出力はスタートタイミング
パルスで立上り、またエンドタイミングパルスで立下る
第2図b9に示すゲート信号を形成する。That is, the output of the latch circuit F6 forms the gate signal shown in FIG. 2b9, which rises at the start timing pulse and falls at the end timing pulse.
この信号によりVTR側では、1フイ一ド分の映像信号
に係る情報が磁気テープ上に記録され、信号が去ると第
2の記録準備状態のままffTRは保持される。In response to this signal, on the VTR side, information relating to the video signal for one frame is recorded on the magnetic tape, and when the signal is removed, the ffTR is held in the second recording preparation state.
(4)次に、rcHEcKlボタンを押すと、信号発生
器A1の出力は一時的に「H」となりナントゲートN1
.N3.N5のそれぞれの入力端子dl 、 e3 、
e5に加わる。(4) Next, when the rcHEcKl button is pressed, the output of the signal generator A1 becomes "H" temporarily and the Nantes gate N1
.. N3. The respective input terminals dl, e3,
Join e5.
このうち、ナントゲートN1.N3は他方の入力端子が
電位「L」に保たれているため、それらの出力はいずれ
もrHJで変わらない。Among these, Nantes Gate N1. Since the other input terminal of N3 is kept at potential "L", both outputs remain rHJ.
他方、ナントゲートN。は、入力端子d5が前に述べ記
録の動作時にrHJにされており入力はすべて「H」と
なり、その出力は一時的に「L」に切換わる。On the other hand, Nante Gate N. In this case, the input terminal d5 is set to rHJ during the recording operation mentioned above, all inputs are "H", and the output is temporarily switched to "L".
ナンドゲ゛−1−N3の出力はラッチ回路F1をセット
状態とし、またラッチ回路F3をリセット状態にする。The output of the NAND gate 1-N3 sets the latch circuit F1 to the set state and also sets the latch circuit F3 to the reset state.
したがって、ラッチ回路F1の出力によりナントゲート
N4.N5の入力端子e4 、 d6は電位IHjされ
、インバータI3の出力を「L」にされる。Therefore, the output of the latch circuit F1 causes the Nant gate N4. Input terminals e4 and d6 of N5 are set to potential IHj, and the output of inverter I3 is set to "L".
VTR側は、これによりビデオ信号が再生系の回路に接
続され、記録されたばかりの映像信号を取出してモニタ
テレビに与え静止画像を点検できるようにする。On the VTR side, the video signal is thereby connected to a reproduction system circuit, and the just-recorded video signal is taken out and applied to a monitor television so that the still image can be inspected.
ラッチ回路F1の出力は、またスイッチ回路Q2を導通
させランプL1を点灯させて次にrsIFT−RJボタ
ンを押すことを指示する。The output of the latch circuit F1 also makes the switch circuit Q2 conductive, turns on the lamp L1, and instructs the next press of the rsIFT-RJ button.
リセットされたラッチ回路F3の出力rLJにより、ス
イッチ回路Q4は不導通となってランプLが消え、さら
にナントゲートN5の入力端子d、が「H」から「L」
に切換えられる。Due to the output rLJ of the reset latch circuit F3, the switch circuit Q4 becomes non-conductive, the lamp L goes out, and the input terminal d of the Nant gate N5 changes from "H" to "L".
can be switched to
これでrcHBcKJ動作が終了するが、rCHECK
j操作により記録された映像情報が満足いくものであっ
た場合には、rSHIFTR」ボタンを押して磁気テー
プを移送させ、テープが停止した位置でrRBClボタ
ンを押し次の情報を記録すればよい。This completes the rcHBcKJ operation, but rCHECK
If the video information recorded by the j operation is satisfactory, press the rSHIFTR button to move the magnetic tape, and press the rRBCl button at the position where the tape stops to record the next information.
(5)rcHEcKJ操作により映像情報が不満足であ
る場合には、rsHIFT−Rjボタンを押す代りにr
RENEWlボタンを押す。(5) If the video information is unsatisfactory due to the rcHEcKJ operation, instead of pressing the rsHIFT-Rj button,
Press the RENEWl button.
信号発生器A4の出力は一時的に「H」となりナントゲ
ートN4の入力端子e4に与えられる。The output of the signal generator A4 temporarily becomes "H" and is applied to the input terminal e4 of the Nandt gate N4.
前のrCHBCK]動作により、このナントゲートN4
は、他の入力端子e4が「H」に保たれているから、そ
の出力は「L」となる。rCHBCK] operation, this Nantes gate N4
Since the other input terminal e4 is kept at "H", its output becomes "L".
これにより、う゛!チ回路F2はセット状態となり、ま
たラッチ回路F1はリセット状態となる。With this, wow! The latch circuit F2 is in a set state, and the latch circuit F1 is in a reset state.
したがって、ラッチ回路F2の出力により、ナントゲー
トN7の入力端子d7はrHJに切換えられ、次にrR
EcJボタンを押すことを指示するランプL3が点灯す
る。Therefore, by the output of the latch circuit F2, the input terminal d7 of the Nant gate N7 is switched to rHJ, and then rR
Lamp L3 instructing to press the EcJ button lights up.
ラッチ回路F1のリセット状態によりランプL1が消え
、インバータ■3の出力は「H」となってVTR側を第
2の記録準備状態に追込む。The lamp L1 goes out due to the reset state of the latch circuit F1, and the output of the inverter (3) becomes "H", forcing the VTR side into the second recording preparation state.
またこのとき、ナントゲートN、 、 N6の入力端子
e4 、 d6は「L」に戻る。At this time, the input terminals e4 and d6 of the Nant gates N, N6 return to "L".
ナントゲートN4の出力が「L」になったときラッチ回
路F、はダイオードD2があるためトリガされず磁気テ
ープの移送は行なわない。When the output of the Nant gate N4 becomes "L", the latch circuit F is not triggered because of the presence of the diode D2, and the magnetic tape is not transferred.
したがって、次に「REC」ボタンを押せば前に記録し
た磁気テープ上のトラック位置記録のやり直しをするこ
とができる。Therefore, by pressing the "REC" button next time, the previously recorded track position on the magnetic tape can be rerecorded.
く第4図の回路構成の説明〉
A5は第3図に示した信号発生器A1乃至A4と同種の
ものであって、rsHIFT−Rjボタンを押すことに
より一時的に出力がrLJからrHIに変化する信号発
生器である。(Explanation of the circuit configuration in Figure 4) A5 is of the same type as the signal generators A1 to A4 shown in Figure 3, and by pressing the rsHIFT-Rj button, the output changes temporarily from rLJ to rHI. It is a signal generator that
この発生器A5の出力端子はインバータ■4の入力端子
に接続され、インバータ■4の出力端子は入力を反転さ
せてラッチ回路F、のセット入力端子S、に印加するよ
う接続される。The output terminal of the generator A5 is connected to the input terminal of the inverter 4, and the output terminal of the inverter 4 is connected to invert the input and apply it to the set input terminal S of the latch circuit F.
このラッチ回路F、も第3図に示したラッチ回路F1乃
至F6と同種のものである。This latch circuit F is also of the same type as the latch circuits F1 to F6 shown in FIG.
ラッチ回路F9の出力端子はゲ゛−ト回路G3゜G4の
入力端子g312g4□に接続されている。The output terminal of the latch circuit F9 is connected to the input terminals g312g4□ of the gate circuits G3°G4.
ゲート回路G3の入力端子g3□にはVTR側から端子
T4を経て再生垂直同期信号が印加されるようになって
いる。A reproduced vertical synchronizing signal is applied to the input terminal g3□ of the gate circuit G3 from the VTR side via the terminal T4.
ゲート回路G3の出力端子は、この回路が垂直同期信号
をゲートしたときカウンタに3の入力端子に1に印加で
きるよう接続されている。The output terminal of gate circuit G3 is connected such that when this circuit gates the vertical synchronization signal, it can apply 1 to the input terminal of the counter 3.
カウンタに3は垂直同期信号のパルス数n2個を計数す
ると、出力がrHJからrLJに変化する一時点なパル
スを1個送出する。When the counter 3 counts n2 pulses of the vertical synchronizing signal, it sends out one pulse at a point in time when the output changes from rHJ to rLJ.
その出力はラッチ回路F9のリセット入力端子r9に加
えられるようになっている。Its output is applied to the reset input terminal r9 of the latch circuit F9.
端子T4はまたバッファ用のトランジスタQ5のベース
に接続され、このトランジスタQ5のエミッタは抵抗R
4により接地される。Terminal T4 is also connected to the base of a buffer transistor Q5, whose emitter is connected to a resistor R.
Grounded by 4.
またトランジスタQ5のエミッタは抵抗R3とコンデン
サC2からなる垂直同期信号を平滑化する回路に接続さ
れる。Further, the emitter of the transistor Q5 is connected to a circuit for smoothing the vertical synchronizing signal, which includes a resistor R3 and a capacitor C2.
平滑回路の出力はインパーク■5に反転されて抵抗R7
を通してカウンタに3のリセット入力端子に2に印加さ
れるようになっている。The output of the smoothing circuit is inverted to impark ■5 and connected to resistor R7.
2 is applied to the reset input terminal of 3 through the counter.
ラッチ回路F9の出力端子にはまた抵抗R5とコンデン
サC2からなる充電時定数回路が接続され、コンデンサ
C2の両端に発生する電圧をスイッチ用のトランジスタ
Q6のベース・エミッタ間に印加する。A charging time constant circuit consisting of a resistor R5 and a capacitor C2 is also connected to the output terminal of the latch circuit F9, and applies the voltage generated across the capacitor C2 between the base and emitter of the switching transistor Q6.
トランジスタQ6のコレクタはダイオードD3を介して
カウンタに3のリセット入力端子に2に接続される。The collector of transistor Q6 is connected to the reset input terminal of counter 3 via diode D3.
ゲート回路G4は入力端子g+2にVTR側より端子T
6を経てモータドライブパルスが印加され、この回路が
開かれたとき出力端子T5よりそのパルスを導出する。Gate circuit G4 connects terminal T to input terminal g+2 from the VTR side.
6, a motor drive pulse is applied, and when this circuit is opened, the pulse is derived from the output terminal T5.
したがって、ゲート回路G4は第3図に示すゲート回路
G2と同様な働きをする。Therefore, gate circuit G4 functions similarly to gate circuit G2 shown in FIG.
〈第4図の回路動作の説明〉
再生制御系回路の動作をその操作順序に従って説明する
。<Explanation of circuit operation in FIG. 4> The operation of the regeneration control system circuit will be explained in accordance with its operation order.
(6)VTR側を再生準備状態にセットし、制御装置の
電源を投入する。(6) Set the VTR side to the playback preparation state and turn on the power to the control device.
これにより信号発生器Aの出力はrLJ、ラッチ回路F
9およびカウンタに3はリセット状態となりイニシャル
セツティングが行なわれる。As a result, the output of signal generator A is rLJ, latch circuit F
9 and the counter 3 are reset and initial setting is performed.
このときビデオヘッドが磁気テープの始めの記録トラッ
クの無い部分を空走査しているものとする。At this time, it is assumed that the video head is idly scanning a portion of the magnetic tape with no recording track at the beginning.
(7) rsHIFT−PJボタンを閉じると、信号
発生器A5の出力は一時的に「H」となりインバータ■
4の出力は「L」となる。(7) When the rsHIFT-PJ button is closed, the output of signal generator A5 becomes "H" temporarily and the inverter ■
The output of 4 becomes "L".
これによりラッチ回路F、はセット状態になり、その出
力rH1によりゲート回路G3.G4が開かれる。As a result, the latch circuit F enters the set state, and its output rH1 causes the gate circuit G3. G4 will be held.
したがって、端子T6より印加されるモータドライブパ
ルスはゲート回路G4を通して端子Tより導出され、キ
ャップスタンモータが回転する磁気テープが走行しても
記録トラックが現われない限り入力端子T4には垂直同
期信号は現われない。Therefore, the motor drive pulse applied from terminal T6 is derived from terminal T through gate circuit G4, and even if the magnetic tape rotated by the capstan motor runs, there is no vertical synchronization signal at input terminal T4 unless a recording track appears. Doesn't appear.
このときゲート回路G3が開いていてもカウンタに3は
入力が無いので、その出力は「H」である。At this time, even if the gate circuit G3 is open, there is no input to the counter 3, so its output is "H".
また、インパーク■5の出力も「H」となってカウンタ
に3をリセットしていることになる。Further, the output of impark 5 also becomes "H", which means that the counter is reset to 3.
磁気テープが進行してやがて最初の記録トラックが現わ
れる。As the magnetic tape progresses, the first recording track appears.
ビデオヘッドが少しでも記録トラック上を走査し始める
と、垂直同期信号が端子T4に印加される。When the video head begins to scan over the recording track even slightly, a vertical synchronization signal is applied to terminal T4.
するとインバータ■5は、その入力がrHJとなるから
出力はrLJとなってカウンタに3の機能を回復させる
。Then, since the input of inverter 5 becomes rHJ, the output becomes rLJ and the function of 3 is restored to the counter.
これによりカウンタに3はゲート回路G3を通して印加
される同期信号を計数し、予め決められたパルス数n2
個を計数すると「L」のパルスを送出する。As a result, the counter 3 counts the synchronizing signal applied through the gate circuit G3, and calculates the predetermined number of pulses n2.
When the number is counted, an "L" pulse is sent out.
これにより、ラッチ回路F9はリセット状態となり、そ
の出力rLJはケート回路G3.G4を閉じさせる。As a result, the latch circuit F9 enters the reset state, and its output rLJ becomes the gate circuit G3. Close G4.
したがって端子T5から送出されるモータドライブパル
スは断たれ、キャップスタンモータが停止して磁気テー
プの走行が止まる。Therefore, the motor drive pulse sent from terminal T5 is cut off, the capstan motor is stopped, and the magnetic tape stops running.
すなわち、この状態でビデオヘッドは記録トラック上の
最適な個所を繰返し走査し、VTRは1フイ一ルド分の
映像信号の繰返し信号を送出してモニタテレビに静止画
像を与える。That is, in this state, the video head repeatedly scans the optimum location on the recording track, and the VTR repeatedly sends out video signals for one field to provide a still image to the television monitor.
またゲート回路G2が閉じたことにより同期信号はカウ
ンタに3に与えられなくなり、カウンタに3はリセット
される。Further, since the gate circuit G2 is closed, the synchronizing signal is no longer applied to the counter 3, and the counter 3 is reset.
次に、隣りの記録トラック上の情報を再生するためにr
sHIFT−Pjボタンが押される。Next, in order to reproduce the information on the adjacent recording track, r
The sHIFT-Pj button is pressed.
すると、前と同様にして磁気テープが走行する。Then, the magnetic tape runs as before.
ビデオヘッドは、今まで走査していた最初の記録トラッ
ク上の走査幅を減少させながらやがてガートバンドだけ
を走査し、それが終ると隣りの記録トラック上を走査し
始めるという順序をたどる。The video head gradually scans only the guard band while decreasing the scanning width of the first recording track that it has been scanning, and then begins scanning the adjacent recording track.
この場合ビデオヘッドが最初の記録トラック上を離れる
までの間端子T4にその再生信号中から取出された垂直
同期信号が現われる。In this case, a vertical synchronizing signal extracted from the reproduced signal appears at terminal T4 until the video head leaves the first recording track.
ここで、もしこれをカウンタに3が計数し、その計数さ
れるパルス数がn2個に達するようなことがあればその
時点で磁気テープが停止してしまう。Here, if 3 is counted by the counter and the number of counted pulses reaches n2, the magnetic tape will stop at that point.
これは、ビデオヘッドが隣りの記録トラック上を走査せ
ず、その手前のとごろを走査し所定の再生動作が行なわ
れないことを意味する。This means that the video head does not scan over the adjacent recording track, but scans the area in front of it, and the predetermined reproduction operation is not performed.
このような不都合を取除くために、抵抗R5とコンデン
サC2からなる充電時定数回路とスイッチ用のトランジ
スタQ6が設けられている。In order to eliminate this inconvenience, a charging time constant circuit consisting of a resistor R5 and a capacitor C2 and a switching transistor Q6 are provided.
磁気テープを走行させるためにラッチ回路F9がセット
状態となったとき、その出力「H」によりコンデンサC
2が充電される。When the latch circuit F9 is set to run the magnetic tape, its output "H" causes the capacitor C to
2 is charged.
最初コンデンサC2の両端電圧は低くトランジスタQ6
を導通させることができない。Initially, the voltage across capacitor C2 is low and transistor Q6
cannot be made conductive.
トランジスタQ6がオフであるときそのコレクタ電位は
rHJとなり、それをカウンタに3のリセット端子に2
にダイオードD3を介して与え、この回路に3をリセッ
ト状態に追い込む。When transistor Q6 is off, its collector potential becomes rHJ, which is used as a counter to input 2 to the reset terminal of 3.
3 through diode D3, forcing this circuit into a reset state.
これにより磁気テープの走行に伴なって最初の記録トラ
ック上をビデオヘッドが再生走査しても、再生される垂
直同期信号は計数されない。As a result, even if the video head reproduces and scans the first recording track as the magnetic tape runs, the reproduced vertical synchronization signal is not counted.
やがて、コンデンサC2の電圧が高くなるとトランジス
タQ6が導通し、そのコレクタ電位がrLJとなる。Eventually, when the voltage of capacitor C2 increases, transistor Q6 becomes conductive, and its collector potential becomes rLJ.
コレクタ電位が下がると回路に3は計数機能を回復し、
垂直同期信号のパルス数を計数し始める。When the collector potential falls, 3 restores the counting function to the circuit,
Start counting the number of vertical synchronization signal pulses.
したがって、最初の記録トラックを離れていく時の過程
において、抵抗R5とコンデンサC2の充電時定数を適
当に選んでやることにより、再生される同期信号の計数
開始を遅らせ、計数してもその残りの計数パルス数は予
め定めた数n2より充分少なくなる。Therefore, in the process of leaving the first recording track, by appropriately selecting the charging time constant of resistor R5 and capacitor C2, the start of counting of the reproduced synchronization signal can be delayed, and even after counting, the remaining The number of counted pulses is sufficiently smaller than the predetermined number n2.
その結果、カウンタに3の出力rHJは変化しない。As a result, the output rHJ of 3 on the counter does not change.
このような状態でビデオヘッドの走査が最初と隣りのト
ラック間のガートバンドに落込むと、端子T4には同期
信号が現われなくなる。If the scanning of the video head falls into the guard band between the first track and the next track in this state, no synchronizing signal will appear at the terminal T4.
すると、インバータ■5は入力電圧がrLJとなるので
、その出力は「H」となりカウンタに3をリセットする
。Then, since the input voltage of inverter 5 becomes rLJ, its output becomes "H" and resets the counter to 3.
その後ビデオヘッドの走査が次の記録トラックにさしか
かる。The video head then scans to the next recording track.
すると端子T4には垂直同期信号が現われ、インバータ
■5の出力はrLJに戻る。Then, a vertical synchronizing signal appears at terminal T4, and the output of inverter 5 returns to rLJ.
これにより同期信号はカウンタに3により計数され、計
数値02個に達すると、前と同じようにしてゲート回路
G3.G4が閉じられる。As a result, the synchronization signal is counted by 3 in the counter, and when the count value reaches 02, the gate circuit G3. G4 is closed.
したがって、磁気テープの走行が停止し、隣りの記録ト
ラックの情報が再生される。Therefore, the magnetic tape stops running and the information on the adjacent recording track is reproduced.
本発明は、以上に説明したように構成されている。The present invention is configured as described above.
従って、本発明によれば、ファイリングされた個々の独
立した1フイールドまたは1フレ一ム分の映像情報を順
次に抽出して静止画像としてモニタテレビのスクリーン
上に映出することができる。Therefore, according to the present invention, it is possible to sequentially extract the filed video information for each independent field or frame and display it as a still image on the screen of the monitor television.
しかも、ある記録トラックから隣の記録トラックに移送
される時にビデオヘッドが現在の記録トラックを走査す
ることによって生じる垂直同期信号は、所定の時定数を
もったスイッチング回路の作用によってカウンタがリセ
ットされるために計数されない。Furthermore, the vertical synchronization signal generated by the video head scanning the current recording track when transferred from one recording track to the next recording track has a counter reset by the action of a switching circuit with a predetermined time constant. Not counted due to
従って、磁気テープのシフト状態は正確となり、ビデオ
へゲートは次の記録トラックの幅と実質的に一致した位
置で走査して静止画像を再生できることになるので、S
/Nの極めて良好な再生画体が得られる。Therefore, the shift state of the magnetic tape is accurate, and the video gate can be scanned at a position that substantially matches the width of the next recording track to reproduce a still image.
An extremely good reproduced image of /N can be obtained.
また、再生動作を繰返していくときの磁気テープのシフ
ト量は再生信号中に含まれる垂直同期信号またはこれに
依存する信号を計数すればよいから、本発明の目的だけ
を考慮した場合敢えて他にヘッドを設は磁気テープ上に
専用の制御信号用の記録トラックを形成していく必要も
ない。Furthermore, since the amount of shift of the magnetic tape when repeating the playback operation can be determined by counting the vertical synchronization signal included in the playback signal or a signal dependent thereon, if only the purpose of the present invention is considered, it is not necessary to consider other methods. When a head is installed, there is no need to form a dedicated recording track for control signals on the magnetic tape.
したがって、キャップスタンモータとして低速度モータ
を使用し回路に変更を加えれば実存するVTRにも簡単
に適用できる。Therefore, if a low speed motor is used as the capstan motor and the circuit is modified, it can be easily applied to existing VTRs.
第1図は本発明を適用するVTRの回路および機械部を
示す一例の概略構成図、第2図は本実施例に用いるゲー
ト信号を作る過程を示す波形およびVTRのヘッド配置
図、第3図は記録系の、第4図は本発明の制御装置の一
実施例を示す回路構成図である。
13・・・・・・VTR114・・・・・・制御装置、
22および22′・・・・・・記録トラック、Hlおよ
びH2・・・・・・ビデオヘッド、H4およびH5・・
・・・・回転位相検出ヘッド、Ml・・・・・・ヘッド
モータ、M2・・・・・・キャップスタンモータ、53
・・・・・・記録信号ゲート回路、bl・・・・・・ゲ
ートされる記録信号、b9・・・・・・ゲート信号、A
1〜A5・・・・・・信号発生器、N1〜N8・・・・
・・ナントゲート、F1〜F6
F9・・・・・・ラッチ回路、K1およびに2・・・・
・・垂直同期信号カウンタ、
01〜G4・・・・・・ゲート回路。Fig. 1 is a schematic configuration diagram of an example showing the circuit and mechanical part of a VTR to which the present invention is applied, Fig. 2 is a waveform and head arrangement diagram of the VTR showing the process of creating the gate signal used in this embodiment, and Fig. 3 FIG. 4 is a circuit diagram showing an embodiment of the control device of the present invention. 13...VTR114...control device,
22 and 22'... recording track, Hl and H2... video head, H4 and H5...
...Rotary phase detection head, Ml...Head motor, M2...Capstan motor, 53
...recording signal gate circuit, bl...recording signal to be gated, b9...gate signal, A
1-A5...Signal generator, N1-N8...
...Nant gate, F1-F6 F9...Latch circuit, K1 and 2...
...Vertical synchronization signal counter, 01-G4...Gate circuit.
Claims (1)
如く記録された磁気テープの再生に用いられ、該磁気テ
ープ移送のための指令信号供給部と、この指令信号供給
部より供給される指令信号の信号レベルに応答して出力
を反転させるラッチ回路と、このラッチ回路の反転出力
でONになり再生垂直同期信号またはこれに依存する信
号をそのまま出力する第1のゲート回路と、この第1の
ゲ゛−ト回路の出力パルスをあらかじめ決められた数だ
け計数して前記ラッチ回路をリセットするカウンタと、
前記ラッチ回路の反転出力でONになりテープ走行用の
モータドライブパルスをそのまま出力してVTRのモー
タドライブ段に供給する第2のゲート回路と、前記ラッ
チ回路の反転後の初期においてその出力に応答し所定の
時定数をもって前記カウンタを所定す時間強制的にリセ
ットする第1のスイッチング回路と、前記再生垂直同期
信号またはこれに依存する信号が前記カウンタに入力さ
れていないことを検知して前記カウンタを強制的にリセ
ットする第2のスイッチング回路とからなる映像信号記
録再生装置における再生制御装置。1. A command signal supply section for transporting the magnetic tape, which is used to reproduce a magnetic tape recorded with a guard band between adjacent recording tracks, and a command signal signal supplied from the command signal supply section. a latch circuit that inverts the output in response to the level; a first gate circuit that is turned on by the inverted output of the latch circuit and outputs the reproduced vertical synchronization signal or a signal dependent thereon as is; - a counter that counts the output pulses of the latch circuit by a predetermined number and resets the latch circuit;
A second gate circuit that is turned ON by the inverted output of the latch circuit and outputs the motor drive pulse for tape running as it is and supplies it to the motor drive stage of the VTR, and responds to the output at the initial stage after the inverted output of the latch circuit. a first switching circuit that forcibly resets the counter for a predetermined time with a predetermined time constant; and a first switching circuit that detects that the reproduced vertical synchronization signal or a signal dependent thereon is not input to the counter and A playback control device in a video signal recording and playback device, comprising a second switching circuit that forcibly resets the .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51050398A JPS5850069B2 (en) | 1976-04-30 | 1976-04-30 | Playback control device in video signal recording and playback device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51050398A JPS5850069B2 (en) | 1976-04-30 | 1976-04-30 | Playback control device in video signal recording and playback device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50157166A Division JPS5279722A (en) | 1975-12-26 | 1975-12-26 | Video signal record and reproduce system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5280721A JPS5280721A (en) | 1977-07-06 |
JPS5850069B2 true JPS5850069B2 (en) | 1983-11-08 |
Family
ID=12857758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51050398A Expired JPS5850069B2 (en) | 1976-04-30 | 1976-04-30 | Playback control device in video signal recording and playback device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5850069B2 (en) |
-
1976
- 1976-04-30 JP JP51050398A patent/JPS5850069B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5280721A (en) | 1977-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4213163A (en) | Video-tape recording | |
GB2117553A (en) | Apparatus for recording an information signal comprising a video signal and an audio signal | |
US3647951A (en) | Edit control circuit for video tape record system | |
EP0374129B1 (en) | Image information recording apparatus | |
JPH0226435B2 (en) | ||
US3715481A (en) | Magnetic recording and reproduction apparatus for single picture video with audio | |
US4280149A (en) | Equipment for preventing gaps between previously recorded and newly recorded information on an information carrier | |
US3542949A (en) | Electronic editing device for a magnetic recording and reproducing apparatus | |
GB1574985A (en) | Video signal reproducing apparatus | |
US4638390A (en) | Recording apparatus | |
US3427398A (en) | Method and system of electronic editing of video recordings on magnetic tape | |
JPS5850069B2 (en) | Playback control device in video signal recording and playback device | |
US3944728A (en) | Video information recording and reproduction | |
JP3028788B2 (en) | Magnetic recording / reproducing device | |
US3671665A (en) | Signal editing system and apparatus for recording and reproducing apparatus | |
US4823198A (en) | Video recording and reproducing device and method including video signal record restart during rewind/playback operation after non-detection of pilot signal in video track | |
US5089919A (en) | Tracking control information signal recording device | |
US3655910A (en) | A magnetic recording, reproducing, and editing apparatus | |
US3718755A (en) | Interlacing system for skip-filed magnetic recording and reproducing | |
US5276560A (en) | Rotary magnetic type recording apparatus | |
JPS6040965Y2 (en) | magnetic recording and reproducing device | |
JPH0430234B2 (en) | ||
JPS6342760Y2 (en) | ||
JPS5818828B2 (en) | Video signal reproduction method | |
JPS5945972B2 (en) | Screen-playback signal synchronizer |