JPS5847378A - 撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電荷転送型の固体撮像素子（以下ＣＯＤと略
す）に関するものであり、特に動作開始時の不要電荷除
去構造に関するものである。

従来、フレーム転送型二次元ＣＯＤにおいては、動作開
始時における不要電荷除去の為の構造を有するものは見
られない０これは光電変換部及び電荷転送部すべてに不
要電荷除去構造を設けることが＠ｔＳであり、又チップ
面積の増加式るいは受電面積の低下酸るいは転送電荷容
量の低下をもたらすためであった。この為、動作開始時
においては不要電荷除去に長時間を必要としていた。

本発明は、上述従来例の欠点を除去し、動作開始時にお
ける不要電荷除去に要する時間を短縮するＣＯＤ構造を
提供するものである。

以下に本発明を図面を用いて実施例と共に説明する。

第１図は通常のフレームトランスファー型ＣＯＤの蓄積
領域と水平シフトレジスターの境界付近の模式図である
。

電荷の転送方法には、従来より、単相駆動、２相駆動、
３相駆動、４相駆動方、法等いくつかの方法があり、本
発明のＣＯＤの構造は、そのいずれをも適用できるもの
であるが、以下に説明の簡ｍ上、単相駆動方法を例にと
り、水平転送レジスターの構成について第２図を用いて
説明する。尚、ここで参考とする単相駆動方法は、特開
昭５５−１１５９４″′電荷転送デバイス”に記載され
ている方法であり、詳しい動作については、本発明のＣ
ＣＤの構成、説明上、必要ないので省略する。

第１図、２．０は水平方向のセル間の電荷もれを防止す
るためのチャンネル・ストップを示す。

第１図、２４は蓄積部のポリ、シリコン電極を示し、こ
の電極の領域はシリコン中のポテンシャル状態の異なる
第ｉ′領域と第■′領域から成っている。

第１図、２５はシリコン中に、仮想電極が形成されてい
る領域であり、シリコン中のポテンシャル状態の異なる
第■′及び第■′領域から成っている。

垂直方向は、この第１′〜第■′領域から１セルが構成
されている。

第１図、′５５は水平転送レジスタ領域を示す。

この領域はｅ、　ＩＪ　、シリコン電極が斜線をほどこ
した形にくし歯形に形成されており、このポリ、シリコ
ン電極下はポテンシャル状態の異なるｔ’、　ｎ’領領
域分かれている。ここで１′領域は、ポテンシャルは同
じであるが、チャンネル・ストップで２つ領域に分離さ
れている。ｍ’、　ｔｖ’領域は蓄積部の仮想電極部２
５と夫々同じ、ボテゾシャルに設定されている。

第２図は、第１図に示した構成のＣＯＤの内部のポテン
シャル状態を示した図である。

第２図、５２は第１図２４に相当す−る蓄積部のホリ、
シリコン電極であり、壽積部のポリ、シリコン電極は全
て共通に接続され、電荷転送の為の電圧が印加されるよ
うになっている。このポリ。

シリコン電極３２の下は、第１図で説明した如く１’、
　Ｉｔ’の領域・に分かれて居り、１′領域は■′領領
域りポテンシャル状態が高くなっている。

図における実線はポリ、シリコン電極３２が、負電位の
高い状態であり、点線は、ポリ、シリコン電極３２の電
位がわずかに負又は正の状態のポテンシャルを夫々示す
。

第１図の仮想電極部２４のポテンシャルは、第２図に示
す如＜　Ｉ’領領域方が■′領領域りわずかにポテンシ
ャルが高くなっている。またこの部分のポテンシャルは
電極！＋２にかける電圧には依存せず、常に一定に保た
れている。従って、ポリ、シリコン電極に、一定の電圧
を印加すれば電荷が蓄積され、パルス状の電圧を印加す
れば電荷は転送されるが、これ以上、詳しい説明は省略
する。

第２図、３３は水平転送レジスターのポリ、シリコン電
極を示している。この電極は他の電極とは切り離され、
独立した電圧が印加される様になっている。この水平転
送レジスタ部の内部ポテンシャルは、夫々第２図のポリ
、シリコン電極５３の下の図の様になっている。

第２図、２０はチャンネル・ストップ部のポテンシャル
状態を示している。

以下に、水平転送レジスタ部における電荷の動きについ
て説明する。

撮影時に蓄積部の■′領領域蓄積された電荷は、ポリ、
シリコン電荷５２にパルス電圧を印加することによりＩ
’、　ｎ’領領域ポテンシャルが点線状態を取ることに
より転送され第１図２５のポテンシャルウェル■′領域
に入る。この時水平転送レジスタのポリ、シリコン電極
３３にいわずかに負又は正の電位が印加されると　ｌ＃
、　（１＃領域は第２図の実線で示すポテンシャル状態
になり　ｐＨ領域の電荷は、１′領域を通じてｎ′領領
域入る。次いで、この電極３５に負の高い電位を印加す
ると、Ｉ’＋　ＩＩ’領域のポテンシャルは点線で示す
状態に移行しｎ′領領域あった電荷は、■′領領域通じ
て■′領領域転送される。この時、蓄積部のポリ、シリ
コン電極３！１に、わずかに負又は正の電位が印加され
ると、この■′領領域りｌ“′、■１領域のポテンシャ
ルが実線の如く下がり■′領領域あった電荷は■′領領
域転送されることになる。これにより上述の如くして水
平レジスターの蓄積部の■′領領域ら■′領領域転送さ
れた電荷が水平レジスター内で矢印方向に■１→■′→
■′→■′の如く順次転送される。

この様にして水平レジスター転送された電荷は、水平レ
ジスターのポリ、シリコン電［ｊ３にパルス状の電圧を
印加することにより、順次矢印方向に転送され外部へ読
み出すことが可能である。以上説明した電荷の流れは、
従来のフレーム転送型ＣＯＤと同様な動作を示している
。

ここで、動作開始時、即ち電源投入時の場合を考える。

電源投入後、速かに撮影可能状態にする為には暗電流な
どの不要電荷を高速で信号電荷チャネルより除去せねば
ならない。一般のＣＣＤエリアセンサに於いては、過剰
電荷を撮像部等に設けた過剰電荷除去機構（通常アンチ
プルーミング構造ト呼ばれる。）により、除去可能であ
るが、過剰でない不要電荷を高速でクリアーすることは
出来ず、信号電荷と同様に出力アンプ部のドレイン電極
迄転送する必要があった。又撮影部成るいは蓄積部の電
荷チャネルに隣接してクリアーゲートを設ける構造も可
能であるが、受光部面積の低下、転送電荷容量の低下及
びＩＣ製作上のパターン複雑化等、性能上、量産上等問
題点が多かった。本発明では第１図に示す如く、水平レ
ジスターに隣接して、過剰電荷除去用の低ポテンシヤル
障壁４゜（通常アンチプルーミングバリアー）を設け、
更に上記障壁に隣接して電子ドレイン電極４１を設ける
ことを特徴としている。

第２図を用いて本発明の詳細な説明する。水平〜 レジスター電極３３に高い電圧を加えて、電極下の内部
ポテンシャルを実線の如くした状態において蓄積部の転
送電極３２にパルスを印加することにより上述の如く水
平レジスタ一部のｎ′領領域電荷を高速順次転送する。

■′領領域隣接して、■′成るいは■′領領域ポテンシ
ャルレ（ルより低く作られたポテンシャル障壁４０を介
して、■′領領域注入された過剰電荷は電子ドレイン電
極４１に高速除去される。尚除去されずに■”領域に残
った不要電荷は出力アンプより水平レジスターを転送さ
れ高速除去される。又、アンチプルーミングバリアー４
０のポテンシャルは、第２図に示した如く、水平転送パ
ルスにより、■′領領域ポテンシャルと共に変動させ常
に■′領領域ポテンシャルレベルよりも高くしておく。

よって上述の水平レジスターによる外部への信号転送動
作時にはバリアー４０を越えて信号電荷が流れ出すこと
が防止され常時正確な外部転送動作を実行することが可
能となる。

第５図、第４図は第２の実施例を、第５図、第６図は第
３の実施例を示している。第２の実施例は、アンチブル
ーミングバリアーが■“領域に隣接して設けられたタイ
プである。該実施例においては高速クリア時には蓄積部
の転送パルスと等しい周波数で水平レジスターに転送パ
ルスを印加する必要がある。即ち上述の第１実施例と同
様に蓄積部を駆動して順次蓄積部の蓄積電荷を■′領領
域電荷を転送すると共に電極３３に上述の駆動信号を印
加してＩ’、　Ｖ領域のポテンシャルを交互に実線及び
点線の状態に移行させることにより■′領領域順次注入
する電荷を上述の水平レジスターの動作と同様にしてＩ
１１→■′に移行させ、この時■′領領域移行した電荷
のうちバリアー４０を越える過剰電荷をバリアー４０か
ら流出させ蓄積部に蓄積されていた過剰電荷のクリアー
を行う。尚、水平レジスターによる通常の水平方向転送
動作においては、蓄積部を駆動せず水平レジスタ部のみ
を駆動する為、■′に入力する電荷はバリアー４０を越
えず上述の如く水平方向への転送のみが実行され、通常
正確な信号転送が実行される。

第６／の実施例は、アンチブルーミングバＩＪ　７−の
代わりにクリアーゲート４２を設けたもので、高速クリ
ア一時にはゲート４２を開き、即ち領域ビｒ、ＩＩＩ′
ｔを実線の位置から点線の位置に移行させると共に、第
２実施例と同様に蓄積部及び水平レジスタ一部を同一周
波数にて駆動することに依り過剰電荷がクリアーされる
。即ち上述の第２実施例と同様にして蓄積部から電荷を
順次水平レジスタ介して流出させることにより蓄積部の
電荷をクリアーする。尚、通常の水平レジスターによる
転送動作時はゲートを閉じ、即ちＩ”、ＩＩ′′領域を
実線のポテンシャルとすることによりゲートを介して信
号電荷が流出することを防止する。

以上説明した様に、過剰電荷除去用のドレイン電極を低
ポテンシヤル障壁（アンチブルーミング・バリアー）水
平レジスターに隣接して設けることにより、動作開始時
（電源、クロレフ投入時）の不要電荷の高速除去が可能
になり、速かに撮影ができるといった極めて大きな効果
があり特に、スチール電子写真等の高速クリアーが必要
な装置には極めて有用である。

【図面の簡単な説明】

第１図は本発明に係る撮像素子の一実施例を示す構成図
、第２図は第１図の撮像孝子内のボテンシャシを示す模
式図、第５図は本発明に係る撮像素子の他の一実施例を
示す構成図、第４図は第６図の撮像素子内のポテンシャ
ルを示す模式図、第５図は本発明に係る撮像素子の他の
一実施例を示す構成図、第６図は第５図の撮像素子内の
ポテンシャルを示す模式図である− ２０・■・・チャンネル・ストップ、６２・・・・・垂
直方向転送電極、３３・・・・・水平方向転送電極、４
０・・・・・電荷除去用障壁、４１・・拳・・ドレイン
電極、４２・・・拳・電荷酷夫用ゲート電極。 特許出願人　キャノン株式会社 代　理　人　　丸　　島　　儀　　− 手続補−正書　（方式） 昭和５７年２月ｌ　日 特許庁長官　島　１）春樹　　殿 １、事件の表示 昭和５６年　特許順　第１４６５８８　　　号２、発明
の名称 撮　像−素　子 ３、補正をする者 事件との関係　　　　　　　特許出願人件　所　東京都
大田区下丸子３−３０−２名称　（１００）キャノン株
式会社 代表者賀来龍三部 ４、代理人 居　所　［ｆｆｉ　１４６東京都大田区下丸子３−３０
−２５、補正命令の日付 昭和５・７年１　月２６日（発送日） ６、補正の対象 明　　細　　書 マ、補正の内容 明細書の浄書（内容に変更なし）

Claims (1)

【特許請求の範囲】
1. オーバー゛争フロー〇ドレインヲ電荷転送レジスター近
   傍にポテンシャルパリ４アを介して設けたことを特徴と
   する撮像素子０