JPS5846875A - Driving circuit for power transistor - Google Patents

Abstract

PURPOSE:To contrive the reduction of the idle time of input signal on an inverter circuit and the like by a method wherein a diode is connected between the base and the collector of a transistor, and in addition, a free-wheel diode which has been connected in forward direction between an emitter and the collector is provided. CONSTITUTION:A power transistor Q2 is driven by a driving circuit having transistors Q5 and Q6 as main constituent elements. When no freewheel current is running on a diode SR2, the driving current of the transistor Q2 runs on a resistor R3, a diode SR6 and the transistor Q2, and the base current in an OFF state passes through the route of the transistor Q2, a diode SR7 and a resistor R3, thereby enabling to run both current without fail. Also, when the free-wheel current is running on the diode SR2, as the base current at OFF state passes through a diode SR5, no charge is accumulated on the transistor Q2 and the idle time can be cut down.

Description

【発明の詳細な説明】 この発明ｉｊ　Ｐ　Ｗ　Ｍ　（Ｐｕ１ｓｅ　Ｗｉｄｔｈ
　Ｍｏｄｗｊａｔｌｏｏ）方式で制御されるインバータ
（ロ）路等に使用されるパワートランジスタのドライブ
回路に関する。[Detailed description of the invention] This invention
The present invention relates to a drive circuit for power transistors used in inverter circuits and the like controlled by the Modwjatloo method.

周知のように、ＰＷＭ方式のインバーター路においては
、その基本周波数を上げる仁とによ）、フィルタ油路【
小型化し、インバータ回路Ｏ小ＩＩ％軽量化Ｉ１１って
いる。As is well known, in the PWM inverter path, there is a filter oil path that increases the fundamental frequency.
The inverter circuit is smaller and lighter by 11%.

しかしながら、インバーター路の負荷が抵抗であること
は・まれであり、モータコントロールの場合のように誘
導性負荷であることがほとんどである。こＯ８ｌ導極負
荷の場合に＃：ｔ１短絡状の電流か負荷１通らずに通電
されるため、十分長ｉ体止期１１１１１１會設足し、短
絡状の電流の驚流餉會小さくして、ドライブ回路にお打
るトランジスタの損失の低減１行なっている。このため
、インバータ回路の小型化に制約を生じる。そこで、上
記休止期間管長くしないで、短絡状の電流の電流値管小
さくするようｆｋ回路の出現が望まれていた。。However, the load on the inverter path is rarely a resistor, and is almost always an inductive load, as in the case of motor control. In the case of this O8l conductor load, #: t1 short-circuit current is passed without passing through the load, so we add a sufficiently long i-body stop period 111111 to reduce the short-circuit current shock, One step is to reduce the loss of the transistor in the drive circuit. This imposes restrictions on miniaturization of the inverter circuit. Therefore, it has been desired to develop an fk circuit that reduces the current value of the short-circuited current without lengthening the above-mentioned idle period. .

第１図は代表的なインバータ回路の伸略−路脂、第２図
はその動作を説明するための夕・イミンダチャート、第
３図は上記インバータ回路におけゐ従来のドライブ回路
の一例會示す回路図である。Figure 1 is a diagram of a typical inverter circuit, Figure 2 is an evening diagram to explain its operation, and Figure 3 is an example of a conventional drive circuit in the above inverter circuit. FIG.

第１図において、ＱＪ−Ｑ４はモータＭのドライブ用の
Ｎ　Ｆ　ＮｆｉｆＪパワートランジスタ、８ＲＪ〜８Ｒ
４はトランジスタＱ１〜Ｑ４に対するフリーホイルダイ
オード、ＣＩＦｉ平滑用０コンデンサである。このよう
なインバータ回路ｔＰＷＭ方式でドライ１丁ゐ時、壜ず
＊２Ｎ（Ａに示すような出力周波数に勢しい基準となる
交流出力側−電圧會発生させる。次に、この電圧ＯＩＩ
　＠　Ｋ比例したパルス幅會持つ傷号會発生させる。こ
の信号は第２−〇および山に示すように１．第２図に）
に示した交流電圧Ｏ正Ｏ峙にパルス幅が大きくなる信号
と、負の時にパルス幅が大きくなる信号０２種−が必要
である。このパルス幅変調された１号管用いて、トラン
ジスタＱ１〜Ｑ４のドライブ１行なう。すなわち、Ｆラ
ンジスタＱ１とＱ４ｔｌ！２図０に示した信号でドライ
ブし、トランジスタＱ２とＱｊｔｌ！２図ａＫ示した信
号でドライブすれば、モータＭＫは第２ＷＡ何に示すよ
うな電流が流れる。ここで、高速ダイオード８１２と８
　”　３　ｔ’ｌ、）ランジスタＱ１七Ｑ、４管ドライ
ブしてコレクタ１流管通電した後、トランジスタＱ１と
Ｑ４ｔオフした時、負荷電流がａｍするためのフリーホ
イルダイオードである。また、高速ダイオード８１１１
と８１４は、トランジスタＱｊｌとＱＢ管オツした時０
７リーホイルダイオードである。In Fig. 1, QJ-Q4 is a N F NfifJ power transistor for driving motor M, 8RJ to 8R.
4 is a freewheel diode for transistors Q1 to Q4, and a CIFi smoothing capacitor. With this type of inverter circuit tPWM system, when the output is dry, an AC output side voltage is generated which is a strong reference for the output frequency as shown in A.Next, this voltage OII
＠ Generate a flaw signal having a pulse width proportional to K. This signal is 1. as shown in 2-0 and the mountain. (See Figure 2)
A signal whose pulse width becomes larger when the AC voltage O is positive, and a signal whose pulse width becomes larger when the AC voltage is negative, as shown in 02, are required. This pulse width modulated No. 1 tube is used to drive transistors Q1 to Q4. That is, F transistors Q1 and Q4tl! 2 Drive with the signal shown in Figure 0, transistors Q2 and Qjtl! When the motor MK is driven by the signal shown in FIG. 2aK, a current as shown in the second WA flows through the motor MK. Here, fast diodes 812 and 8
" 3 t'l,) It is a freewheel diode that makes the load current am when transistor Q1 and Q4t are turned off after transistor Q1 and Q4 are driven and the collector is energized. It is also a high-speed diode. 8111
and 814 are 0 when the transistor Qjl and QB tube are turned off.
It is a 7-Lee foil diode.

＊２園＠に示した信号から、ＰＷＭ方式のスイツチンダ
局波数管あげれば、よｐ正弦波に近い電流・【負荷であ
るモータＭに通電できるＣとが容易に推察される。しか
しながら、トランジスタＱＪＯコレクタ電ＲＫは、実際
には第２図（至）に示すような短絡状の（コンデンサＣ
１をトランジスタＱ１とＱ２で短絡したような）電流８
Ｔが會すれてお９、この電力損失が無視できないため、
ＰＭＷ方式のスイッチング速度ｔ゛上げる仁とは難かし
いＯ 第３図に、上記インバータ回路における従来のドライブ
１路〇一部會示す回線図＋ある。第３図において、トラ
ンジスタＱ２およびダイオード８Ｒｊは、第１ｒＩ！Ｊ
におけるものと同様である。この−路において、電＠Ｖ
ｃｃシよびＶＢ２間に、抵抗Ｒ１、ＰＮＰ型トランジス
タＱ５、Ｎ　Ｐ　Ｎｌｌ　）ランレスタＱ６および抵抗
Ｒ２が直列ＫＩＮ続さｉていゐ、壇た、信号入力端８２
は、抵抗Ｒ４の一端にｉ読点Ｐ１でＷｅ＃ｉｔされ、仁
υ１！ｅＡＰＪは上記トランジスタＱ５およびＱ６０ベ
ースに接続されていゐ、さらに、接続点Ｐ１と共通電源
ＣＯＭ間には抵抗Ｒ５が挿入されている。また、接続点
Ｐ１と、上記トランジスタＱ５のエイツタおよびトラン
ジスタＱ６の工しツタＯｆ！−読点Ｐ２間に社抵抗Ｒ４
が挿入されている。さらに、上記接続点Ｐ２およびＦラ
ンジスタＱ１のベース間には抵抗Ｒ３が挿入されている
。なお、トランジスタＱ２の工建ツタは共通亀＠ＣＯＭ
Ｋ接続されている。*2 From the signal shown in Garden @, if we take a PWM system switchboard station wave number tube, it can be easily inferred that a current close to a psine wave [C that can energize the motor M, which is the load]. However, the transistor QJO collector voltage RK is actually short-circuited (capacitor C
1 shorted by transistors Q1 and Q2) current 8
When T meets 9, this power loss cannot be ignored, so
It is difficult to increase the switching speed of the PMW system. Fig. 3 is a circuit diagram showing part of a conventional drive circuit in the above inverter circuit. In FIG. 3, transistor Q2 and diode 8Rj are connected to the first rI! J
It is similar to that in . In this − path, electric @V
A resistor R1, a PNP transistor Q5, a N P Nll) run resistor Q6, and a resistor R2 are connected in series between CC and VB2.
is We#it at the i reading point P1 at one end of the resistor R4, and jinυ1! eAPJ is connected to the bases of the transistors Q5 and Q60, and furthermore, a resistor R5 is inserted between the connection point P1 and the common power supply COM. In addition, the connection point P1, the input terminal of the transistor Q5, and the input terminal of the transistor Q6 are connected to Of! -Resistance R4 between reading points P2
is inserted. Furthermore, a resistor R3 is inserted between the connection point P2 and the base of the F transistor Q1. In addition, the construction ivy of transistor Q2 is common Kame@COM
K is connected.

このように構成されたドライブ回路と同様な回路が、゛
前記第１図におけるトランジスタＱ２〜Ｑ４に対して設
けられてｉる。A circuit similar to the drive circuit configured in this manner is provided for the transistors Q2 to Q4 in FIG.

このようなドライブ回路管用いた場合に、上述したよう
な短絡状の電流が流れる原因には、高速ダイオード■１
〜８１１４のりカバリ電流、トランジスタＱＪ＃Ｑ４の
コレクタ・ベース間Ｓ量によゐコレクタ・エイツタ間電
圧急上昇時の増幅電流等があるが、最も大きく影響【与
えていゐＯは、第８ａＫ示すような例えばトランジスＩ
Ｑｊｔ）ペース電流ＩＩである。When such a drive circuit tube is used, the cause of the short-circuit current flowing as described above is due to the high-speed diode ■1.
~8114 There is a recovery current, an amplification current when the voltage between the collector and the output rises depending on the amount of S between the collector and the base of the transistor QJ#Q4, etc., but the biggest influence [O is as shown in 8aK] For example, Transis I
Qjt) is the pace current II.

メイオデドＪｌｌｊにフリーホイル電［Ｉ・が流れてい
る時、トランジスタＱ２がドライブされると、トランジ
スタＱ２のコレクタはエミッタより低い電位になってい
るので１　トランジスＪＱ、！のベース電流ＩＢは、ベ
ース・コレクタ接合ｔａｎ、モータＭ１ダイオード８Ｒ
３、図示せぬ電源管経由して、トランジスタＱ２のエイ
ツタＫｌｊ４ってくる。トランジスタＱ２がドラ妙とし
て動作する。このため、トランジス・りＱ・２０ベ一ス
層の電荷は略蓄積時間（ｔｓｔｇ）経過すれば消滅して
しまうので、この蓄＆時間を基に、トランジスタＱ１お
よびＱｆｆｉ？ドライブするための入力信号における休
止期間管設電するようにすればよい。しか−しながら、
トランジスタＱ２をドライブしても、負荷電流ｌ・が、
そのままダイオードＳＲｊを通電しており、トランジス
タＱ２のドライブが終わって、トランジスタＱノのドラ
イブが＃？まると、トランジスタ９２０ペース層には大
くの残貿亀荷があるので、仁れがトランジスタＱ２のベ
ース電流と等価になり、菖２図［相］あるいは第４図０
に示すような短絡状の電流８Ｔ會発生する・ このため従来は、第４図に）に示すようなトランジスタ
ＱＪへの入力信号と、第４図＠に示すような入力端Ｓ２
に入力されるトランジスタＱ２への入力信号との間に１
蓄積時間（ｔｓ’１ｇ　）の何倫もの長さの休止期間Ｒ
Ｔ？設定していた。When transistor Q2 is driven when a freewheel current [I. The base current IB of is the base-collector junction tan, motor M1 diode 8R
3. The output terminal Klj4 of the transistor Q2 is connected via a power supply tube (not shown). Transistor Q2 operates as a driver. Therefore, the charge in the transistor Q20 base layer disappears after approximately the storage time (tstg) has elapsed, so based on this storage time, the transistors Q1 and Qffi? What is necessary is to provide power during the idle period of the input signal for driving. However,
Even if transistor Q2 is driven, the load current l.
The diode SRj continues to be energized, and after the drive of the transistor Q2 is completed, the drive of the transistor Q is #? As a result, since there is a large residual load in the transistor 920 paste layer, the ridge becomes equivalent to the base current of transistor Q2, and the phase in Figure 4 or Figure 4 is 0.
A short-circuit current 8T as shown in FIG.
1 between the input signal to transistor Q2 input to
The rest period R is as long as the accumulation time (ts'1g)
T? It was set.

しかしながら、これでもベース・コレクタ接合の電荷の
゛消滅は遅く、第４図に）、何に示すような入力信号の
変化に対応するトランジスタＱ１９コレ！り電ｆｌｌＫ
は＃！４図（Ｃ）Ｋ示すような短絡状の電＄１８Ｔが流
れている・ この発明は上記のような事情Ｋｌ！！みてなされたもの
で％ＰＷＭ方式のインバーター路等における入力信号の
休止期間の短縮會−ることがで會ゐパワートランジスタ
のドライブ論路管長供することｖｔｉｉＩ的と丁ゐ・ 以下、図ｊ１′に＃照してこの発明の一！ＩＩ！施例會
説明する。纂５図はこの発明の一実趨例の一路図であゐ
＠第５脂におけるパワートランジスタのドライブ一路に
、第３図に示した従来のドライブ回路に対応するもので
あり、第３１と共通部分は同−符号管付しである。また
％＊５図に示すようなドライブ−路！−第１図に示した
インバーター路におけるドライブ−路に適用した場合管
側にとって説明全行なうことにする。However, even with this, the charge at the base-collector junction disappears slowly (see Figure 4), and the transistor Q19 responds to changes in the input signal as shown in Figure 4. Riden fullK
teeth#! Figure 4 (C) A short-circuit current of $18T is flowing as shown in K. This invention is based on the above circumstances Kl! ! It is possible to shorten the idle period of the input signal in the inverter circuit of the PWM system, etc., and to provide the drive logic circuit length of the power transistor. This is one of the best inventions! II! An example meeting will be explained. Figure 5 is a line diagram of a practical example of this invention. The drive line of the power transistor in the 5th circuit corresponds to the conventional drive circuit shown in Figure 3, and is common to the 31st drive circuit. The parts have the same code. Also, the drive road as shown in the %*5 diagram! - When applied to the drive path in the inverter path shown in FIG. 1, the entire explanation will be given for the pipe side.

ａＳ図に、おいて、抵抗Ｒ３は接続点Ｐ２および１３間
に挿入されている。また接続点Ｐｊおよびトランジスタ
Ｑ２のコレクタ間には、・順方向Ｋ１１ｌＩ速ダイオー
ド８Ｒ５が挿入されている。In the aS diagram, a resistor R3 is inserted between connection points P2 and 13. Further, a forward direction K111I speed diode 8R5 is inserted between the connection point Pj and the collector of the transistor Q2.

また、接続点ＰＪおよびトランジスタＱ２のベース関に
は、ダイオード８Ｒ６が順方向に挿入されている。′ｇ
らに、このダイオード８鷲６と並列でかつ逆方向にダイ
オードＳＲ７がＩｌ［されている、上記接続点Ｐ３およ
び共通電源ＣＯＭ間には、コンデンサＣ２および抵抗Ｒ
６が並列に接続されていゐ、また、トランジスタＱ２の
ベースと共通電源ＣＯＭ関に、コンチンｔ　Ｃｓおよび
抵抗Ｒ７が並列に接続されている０次に、仁のように構
成されたドライブ−路會第１図に示したインバーター路
に適用した場合の動作にキいて説明する。Further, a diode 8R6 is inserted in the forward direction between the connection point PJ and the base of the transistor Q2. 'g
Furthermore, a diode SR7 is connected in parallel with this diode 8 and in the opposite direction, and a capacitor C2 and a resistor R are connected between the connection point P3 and the common power supply COM.
6 are connected in parallel, and a converter t Cs and a resistor R7 are connected in parallel to the base of the transistor Q2 and the common power supply COM. The operation when applied to the inverter path shown in FIG. 1 will be explained.

ま−す、ダイオード８Ｒ：ＩＫ７リーオイル電流が流れ
ていない時、トランジスタＱｊｔ−ドライブするための
ドライブ電流ｌ１１１は、電源Ｖｃｃから流出し、抵抗
Ｒ１、トランジスタＱｓｓ抵抗１ｊ、ダイオード８Ｒ６
、トランジスタ“Ｑ２會経由して共通電源ＣＯ，Ｍに戻
る。また、トランジスタＱ２管オフさせるためのベース
電流１醇−は、共通電源ＣＯＭより流出し、トランジス
タＱｘ、ダイオード８１７、抵抗Ｒ３、トランジスタＱ
　ａ　、抵抗Ｒ２ｆ経由して電源ＶｌｌＫＩＮる。この
ようにして、トランジスタＱ２會オンさせ為ベース電＠
１　ｍｌと、速くオフさせるためのペース電ｆｌＬＩＢ
愈ｔｉｉｉ＊ｔ、ている。When the diode 8R: IK7 oil current is not flowing, the drive current l111 for driving the transistor Qjt flows out from the power supply Vcc, and is connected to the resistor R1, the transistor Qss, the resistor 1j, and the diode 8R6.
, returns to the common power supply CO, M via the transistor Q2. Also, the base current for turning off the transistor Q2 flows out from the common power supply COM, and is connected to the transistor Qx, the diode 817, the resistor R3, and the transistor Q.
a, the power supply VllKIN is applied via the resistor R2f. In this way, to turn on transistor Q2, the base voltage @
1 ml and pace electrode flLIB for quick turn off
戈tiii*t, I'm there.

壜た、高速ダイオード８Ｒ２に７リーホイル電Ｒが諏れ
て―ゐ時、入力ｊｌｌ１８Ｊに）〜イレベルの入力信号
が供給されても、電源Ｖｃ＠から流出する電＠ＩＢ、は
、抵抗ＩＪ、トランジスタＣＯＭＫ員るので、トランジ
スタＱ２のベース層には電荷が蓄積されることはない、
このため、トランジスタＱＩＫ対して第６融（２）に示
すような信号管入力し、トランジスタＱ２に対して第６
図＠に示すような信号管入力した場合でも、トランジス
、りＱｌのコレクタに流れる１１流は°第６図０に示す
ようにな〕、短絡求の電流８？は非常に小さくなる。さ
らに、休止靭間ＲＴ社、トランジスタＱ２の蓄積時間（
ｔ　ｓｔｇ　）だけｔ考慮すればよいので、従来のドラ
イブ回路に比較して非常に短かく設定することが可能と
なゐ・管た、抵抗１６とコンデンサＣｊＦｉ、）ランジ
スタＱ１０ゴレクタ・ベース間の電圧が急増した時に、
ダイオード８Ｒ５ｆ通して流れる逆−復電ＲＶｒバイパ
スさせるもので、トランジスタＱ１０ベースに上記電Ｒ
が１流入するのを防ぐものである。これによｐ第３図０
に示した燦絡状の電［〇一部を減少させることができる
・さらに、抵抗Ｒ１とコンデンサＣＪｒ１％）ランジス
タＱｊのコレクタ・ベース間の電圧が急増した時に、ダ
イオード８Ｒ５ｆ通して流れる逆−腹電極の一部と１、
トランジスタＱｆｆｉのベース・コレタタ関のキャパシ
タＣａｂによる変位電Ｒをバイパスさせるもので、トラ
ンジスタＱｌｔ）ベース・エイツタ関に通電する電流會
減少させるためのものである。これにより、第３図０（
示した短絡状の電流の一部會減少させる仁とができる。When a high-speed diode 8R2 is connected to a 7-leaf coil current R, even if an input signal of high level is supplied to the input jll18J, the current flowing out from the power supply Vc@ is from the resistor IJ and the transistor. Since COMK is present, no charge is accumulated in the base layer of transistor Q2.
For this reason, a signal tube input as shown in the sixth fusing (2) is applied to the transistor QIK, and the sixth signal tube is inputted to the transistor Q2.
Even if the signal tube input is as shown in Figure @, the current flowing through the collector of the transistor Ql will be as shown in Figure 6 (0), and the short circuit current 8? becomes very small. Furthermore, the storage time of the transistor Q2 (
Since only t stg ) needs to be taken into consideration, it is possible to set the drive circuit to be much shorter than that of conventional drive circuits. When there was a sudden increase in
This is to bypass the reverse-recovery current RVr flowing through the diode 8R5f, and the above voltage R to the base of the transistor Q10.
This prevents the inflow of 1. This results in pFigure 3 0
When the voltage between the collector and base of the transistor Qj increases rapidly, the inverse-antinode current flowing through the diode 8R5f as shown in Figure 2. Part of the electrode and 1
This is to bypass the displacement current R caused by the capacitor Cab associated with the base and collector of the transistor Qffi, and to reduce the current flowing through the base and collector of the transistor Qlt. As a result, Fig. 3 0 (
A portion of the short-circuit current shown can be reduced.

第７図は１、この発明によるドライブ回路を適用した場
合と従来のドライブ回路を使用した場合の短絡状の電流
と休止期間の関係會示したグラフ図でああ０図中、縦軸
は短絡状の電流の比會示し、横軸は休止期間の比管示し
ている。★た、破線は従来Ｏ１ｒ！ＩＩＩＫよる場合管
示し、実線はこの発明の回路による場合管示している。Figure 7 is a graph showing the relationship between short-circuit current and rest period when the drive circuit according to the present invention is applied and when a conventional drive circuit is used. The horizontal axis shows the current ratio during the rest period. ★The broken line is the conventional O1r! The case according to IIIK is shown, and the solid line shows the case according to the circuit of the present invention.

この改善＆）＠ＩＩ！は、トランジスタＱＪ−Ｑ４の構
造に％１依存するが、こＯ発Ｔｉ！ｉ４によるドライブ
１賂を適用すれば、休止期間をかな夛短かく設定するこ
とができる。This improvement &) @II! depends on the structure of transistors QJ-Q4, but Ti! If the i4 drive 1 reward is applied, the pause period can be set much shorter.

なお、上記実施例ではこの発明のドライで（ロ）路Ｖｒ
ＰＷＭ方式の単相インバータ（ロ）路に適用する場合管
示したが、これに駆足されるものではなく、３相インバ
ータ（ロ）路あるいは多相インバータ回路のドライブ回
路、ＰＮＰ）ランジスタのドライブ回路、逆導通サイリ
スタのドライブ回路、逆導、電型あるいは逆阻止型ゲー
トターンオフサイリスタのドライブ−路岬にも適用でき
゛ゐことはもちろんである。In addition, in the above embodiment, the dry (b) road Vr of this invention
Although the case where it is applied to a PWM type single-phase inverter circuit is shown, it is not driven by this, and it can also be applied to a drive circuit of a three-phase inverter circuit or a multi-phase inverter circuit, or a drive circuit of a PNP transistor. It goes without saying that the present invention can also be applied to circuits, drive circuits for reverse conduction thyristors, and drive circuits for reverse conduction, electric type or reverse blocking type gate turn-off thyristors.

以上述べ友ようにこの発明によれば、ＰＷＭ方式のイン
バータ回路＊における入力信号の休止期間の短縮管間る
ことができるパワートランジスタのドライブ回路を提供
することができる・As described above, according to the present invention, it is possible to provide a power transistor drive circuit that can shorten the idle period of an input signal in a PWM inverter circuit*.

【図面の簡単な説明】[Brief explanation of the drawing]

馬１ｆｍは代表的なインバータ回路の概略（ロ）路“図
、９２図に）〜（至）社上記インバータ回路における従
来の動作を説明するためのタイ建ングチャート、第３−
は上記インバーター路における従来のドライブ−路の一
路−１ＪＩＢ４１Ｆ８〜０は謝３ｍのドライブ−路の動
作管説明するためのタインンダチャート％ＪＩ５図はこ
の発明の一実施例のドライブ回路の回□路図、８６図（
６）〜（ｑは上記実施例のドライブ回路の動作Ｖ説明す
るためのタイ電ングチャー）、　Ｉｔ！７図はこの発明
の効果１示すグラフ図である。 Ｑ１〜Ｑ６・・・トランジスタ、８ＲＪ　＃８１７・・
・ダイオード、ＲＪ〜Ｒ５・・・抵抗、０１〜０３・・
・コンデンサ。 出願人代理人　弁理土鈴　江　武　彦 第１図 第２図 （Ｃ）− 第４図1fm is a schematic diagram of a typical inverter circuit (Fig.
1JIB41F8~0 is a 3m drive path operation tube diagram for explaining the operation of the conventional drive path in the above inverter path. Figure, Figure 86 (
6) ~ (q is a tie diagram for explaining the operation of the drive circuit of the above embodiment), It! FIG. 7 is a graph diagram showing effect 1 of this invention. Q1~Q6...Transistor, 8RJ #817...
・Diode, RJ~R5...Resistance, 01~03...
・Capacitor. Applicant's agent Takehiko E, patent attorney, Figure 1, Figure 2 (C) - Figure 4

Claims (2)

【特許請求の範囲】[Claims] （１）　　）ランジスタと、このトランジスタのペース
に一端が接続された第１ダイオードと、こａ＠１ダイオ
ードの他端と上記トランジスタのコレクタとの間に接続
されたｌ！２ダイオードと、上記ダイオードの工ζツタ
およびジレタタ間に順方向に接続されたフリーホイルダ
イオードとを具備したことを特徴とするパワートランジ
スタのドライブ回路。 ■　上記ｌｌ！ダイオードとは異なった極性で上記纂２
ダイオードに並列に第３ダイオード【接続したこと全特
徴とする特許請求の範囲第一項記載のパワートランジス
タのドライブ回路。(1)) A transistor, a first diode whose one end is connected to the pace of this transistor, and l! which is connected between the other end of the a@1 diode and the collector of the transistor. 1. A drive circuit for a power transistor, comprising a freewheel diode connected in a forward direction between a terminal and a terminal of the diode. ■ The above ll! The above example 2 with a different polarity than the diode
A drive circuit for a power transistor according to claim 1, characterized in that a third diode is connected in parallel to the diode. （２）　上記第１および集２ダイオードの篠絖点と上記
トランジスタのエミッタ間に１、；ンテンナと抵抗管並
列にあるいはｉずれか一方を挿入したことｔ４１微とす
ゐ特許請求の範８謝１項または＃１！２１記載のパワー
トランジスタのドライブ回路。 （Ｊ　　−上記トランジスタのベースおよ、びエミッタ
間に、プンポンサと抵抗管並列にあるいけいずれか一方
管挿入したこと１７特徴とする特許請求の範囲１ｔ！１
項！たけ第２項才た扛纂３項記載のパワートランジスタ
のドライブ回餡。(2) t41 and t41 that either one of the antenna and the resistor tube is inserted in parallel with the resistor tube and the emitter of the transistor between the shinoki points of the first and second diodes and the emitter of the transistor; A drive circuit for the power transistor according to item 1 or #1!21. (J - Claims 1t!1 characterized in that either one of the tubes is inserted between the base and emitter of the above transistor in parallel with the pumpon sensor and the resistance tube.
Section! A drive circuit for the power transistor described in Section 2 and Section 3.