JPS5846678A - Pnpn半導体スイツチ - Google Patents
Pnpn半導体スイツチInfo
- Publication number
- JPS5846678A JPS5846678A JP56143934A JP14393481A JPS5846678A JP S5846678 A JPS5846678 A JP S5846678A JP 56143934 A JP56143934 A JP 56143934A JP 14393481 A JP14393481 A JP 14393481A JP S5846678 A JPS5846678 A JP S5846678A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- anode
- semiconductor switch
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 33
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 230000035945 sensitivity Effects 0.000 abstract description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000001052 transient effect Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000004411 aluminium Substances 0.000 abstract 2
- 230000032683 aging Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 41
- 229910052710 silicon Inorganic materials 0.000 description 41
- 239000010703 silicon Substances 0.000 description 41
- 229920005591 polysilicon Polymers 0.000 description 28
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100119767 Caenorhabditis elegans fat-4 gene Proteins 0.000 description 1
- 101100468762 Caenorhabditis elegans ric-3 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241001655798 Taku Species 0.000 description 1
- 241000244317 Tillandsia usneoides Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、交換機用通話路スイッチなどとして使用さ
れる半導体プレーナ構造の半導体スイッチ、特に高耐圧
特性を有するPNPN半導体スイッチに関するものであ
る。
れる半導体プレーナ構造の半導体スイッチ、特に高耐圧
特性を有するPNPN半導体スイッチに関するものであ
る。
一般にTh PNPN半導体スイッチは、Pr−)領域
に?−)電流を注入するか、Pゲート領域とNl”−)
領域(Nllシリコン基板)で形成される接合に光を照
射し、光電流を発生させることでスイッチングする。
に?−)電流を注入するか、Pゲート領域とNl”−)
領域(Nllシリコン基板)で形成される接合に光を照
射し、光電流を発生させることでスイッチングする。
このようなPNPN半導体スイッチの性能は、v
駆動感度、/d、耐量、耐圧特性で示される。
駆動感度特性は、PNPN半導体スイッチをスイッチン
グさせるf−)電流または光電流で示され、Pゲートと
カソード間に並列に接続するシャント抵抗の値で制御す
ることができる。一般に。
グさせるf−)電流または光電流で示され、Pゲートと
カソード間に並列に接続するシャント抵抗の値で制御す
ることができる。一般に。
シャント抵抗値が大きいと高感度であシ、わずがな電流
または光でスイッチングさせることがで龜る。
または光でスイッチングさせることがで龜る。
しかし、PNPN半導体半導ラス○駆動感度が大きすぎ
ると、アノード・カソード間に急峻な立ち上が9時間を
もつ入力電圧が印加された場合。
ると、アノード・カソード間に急峻な立ち上が9時間を
もつ入力電圧が印加された場合。
Pゲート領域にダート電流を注入しなくても、tた光を
照射しなくても、PNPN半導体スイッチの内部のPN
接合で発生する過渡電流によル、PNPN半導体スイッ
チがスイッチングしてしまうことがある。すなわち:
dv/d、tX動作する。
照射しなくても、PNPN半導体スイッチの内部のPN
接合で発生する過渡電流によル、PNPN半導体スイッ
チがスイッチングしてしまうことがある。すなわち:
dv/d、tX動作する。
dマ/
雑音に対する強さを示すこの /dt酎輩耐、性は。
前記シャント抵抗のiによ’)m7+:#)、シャント
抵抗の値が小さければ誤動作しにくく、シャント抵抗の
値が大きいと誤動作しやすい。
抵抗の値が小さければ誤動作しにくく、シャント抵抗の
値が大きいと誤動作しやすい。
このように、PNPN半導体半導ラスインナて。
にくさ)とは相反する関係にある。
また、PNPN半導体スイッチは、非スイッチ時に、ア
ノード・カンード間電圧に対して順方向。
ノード・カンード間電圧に対して順方向。
逆方向のいずれにも為耐圧特性を示す必要がある。
すなわち、IITPN半導体スイッチを構成する各接合
の降伏電圧が低く雪崩電流が生じたシ、またはPNPN
半尋体スイッチを構成するP N P 6UやNPN部
がパンデス5ルー現象をおこし電流が流れたシすると、
それらの電流がPNPN半導体スイッチを誤動作させて
しまう、 良好なPNPN半導体スイッチにおいては、以上の高耐
圧特性、高dv/d、耐量特性、高駆動感度特性のすべ
てが満足されなければならない。゛高dv/、、耐量と
高駆動感度とを同時に実現した単体デバイスとしては、
プレーナ型PNPN素子トdv/dt#1動作防止用め
MOS FETと’t一体構iとしたMAC(MO8
型付加回路:MO8Associated C1rcu
iLr)’ )付PNPN半導体スイッチがある。これ
を従来のPNPN牛導体ス型拡゛散′領域、iはPゲー
ト領域となるP11!拡散領域、3はカソード領域iよ
uMO8FETのソース領域となるN−拡散領域、4は
MOSFETのドレイン領域となるNff1拡散領域、
5紘アノ−゛ド電極、5′社アノード端子、6社アルミ
ゲート電極、7はア/−)1に極、とアルi’y”−)
[極。を結線するアルミ配線、8はMOS F止Tの
ポリシリコンダート電極、9はポリレリコングート電極
8の一部の形状を変えて形成した抵抗、10は拡散領域
2,4を結線するPゲート電極、11はNゲート領域と
して作用するN減シリコン基板である。′12はP型拡
散領域1.2間に挾まれるN型シリコン基板11C)表
面に形成された半絶縁膜。
の降伏電圧が低く雪崩電流が生じたシ、またはPNPN
半尋体スイッチを構成するP N P 6UやNPN部
がパンデス5ルー現象をおこし電流が流れたシすると、
それらの電流がPNPN半導体スイッチを誤動作させて
しまう、 良好なPNPN半導体スイッチにおいては、以上の高耐
圧特性、高dv/d、耐量特性、高駆動感度特性のすべ
てが満足されなければならない。゛高dv/、、耐量と
高駆動感度とを同時に実現した単体デバイスとしては、
プレーナ型PNPN素子トdv/dt#1動作防止用め
MOS FETと’t一体構iとしたMAC(MO8
型付加回路:MO8Associated C1rcu
iLr)’ )付PNPN半導体スイッチがある。これ
を従来のPNPN牛導体ス型拡゛散′領域、iはPゲー
ト領域となるP11!拡散領域、3はカソード領域iよ
uMO8FETのソース領域となるN−拡散領域、4は
MOSFETのドレイン領域となるNff1拡散領域、
5紘アノ−゛ド電極、5′社アノード端子、6社アルミ
ゲート電極、7はア/−)1に極、とアルi’y”−)
[極。を結線するアルミ配線、8はMOS F止Tの
ポリシリコンダート電極、9はポリレリコングート電極
8の一部の形状を変えて形成した抵抗、10は拡散領域
2,4を結線するPゲート電極、11はNゲート領域と
して作用するN減シリコン基板である。′12はP型拡
散領域1.2間に挾まれるN型シリコン基板11C)表
面に形成された半絶縁膜。
13は半絶縁膜12とアルミ配線7とに挾まれた絶縁膜
たとえばシリコン酸化膜、14はN型シリコン基板11
の表面に形成された半絶縁膜で半絶縁1[12を除く部
分、15−前記絶縁膜13以外の絶縁膜である。tた、
16はNm拡散領域3よj) jll 1 #A(A)
には示されていない電極を通して取出したカソード端子
、17はカソード端子16とPゲート電極10との間を
電気的に結合するシャント抵抗である。
たとえばシリコン酸化膜、14はN型シリコン基板11
の表面に形成された半絶縁膜で半絶縁1[12を除く部
分、15−前記絶縁膜13以外の絶縁膜である。tた、
16はNm拡散領域3よj) jll 1 #A(A)
には示されていない電極を通して取出したカソード端子
、17はカソード端子16とPゲート電極10との間を
電気的に結合するシャント抵抗である。
このようなPNPN半導体スイッチにおいては、アルt
f−)電極6とポリシリコンf−)電極8との間に容量
C1が形成される。さらに、ポリシリコンr−)電極8
と拡散領域2 、3 、’4間に容量C8が形成される
。
f−)電極6とポリシリコンf−)電極8との間に容量
C1が形成される。さらに、ポリシリコンr−)電極8
と拡散領域2 、3 、’4間に容量C8が形成される
。
また、P厘拡散領域ll、NIJ&Vリコン基板1F。
P蓋拡散領域2およびN飄拡散領域3でPNPN素子が
構成される。 − さらに、Nm拡散領域3をソース、N減拡散領域4をド
レイン、pm拡散領域2を基板、f−)電極6,8を2
層r−)として、これらで2層ダートMO8FETが構
成される。このMOSFETと抵抗9およびPゲート電
極lOでMACを構成する。ここで、前記抵抗9は、前
記容量C1゜C意とで、前記MACのMOS FET
のポリシリコンク4−ト電極8の放電回路を形成してい
る。
構成される。 − さらに、Nm拡散領域3をソース、N減拡散領域4をド
レイン、pm拡散領域2を基板、f−)電極6,8を2
層r−)として、これらで2層ダートMO8FETが構
成される。このMOSFETと抵抗9およびPゲート電
極lOでMACを構成する。ここで、前記抵抗9は、前
記容量C1゜C意とで、前記MACのMOS FET
のポリシリコンク4−ト電極8の放電回路を形成してい
る。
また、−h記PNPN半導体スイッチにおいては。
高感度特性を良好にするため、通常、シャント抵抗17
に太きb値が選ばれる。
に太きb値が選ばれる。
次に、上記PNPN半導体スイッチの動作を説明する。
いま、抵抗9および容i1c*sctからなるRC回路
の時定数より充分速い立ち上が9時間の急峻°な入力電
圧がアノード・カソード間に印加されると。
の時定数より充分速い立ち上が9時間の急峻°な入力電
圧がアノード・カソード間に印加されると。
アルミダート電極6は、配、線7にょクアノード端子5
′と静電位1cなる。
′と静電位1cなる。
一方、拡散領域2 t 3 t 4は、Pゲート電極1
゜およびシャント抵抗17の存在で#1ぼカソード端子
16と同電位になる。
゜およびシャント抵抗17の存在で#1ぼカソード端子
16と同電位になる。
この時、−リシリコング□−ト電極8は、容量CI+C
2を分配器と考えた電位に上昇する。このポリシリコン
ダート電極8の電位上昇は、2ケのN型拡散領域3.4
間のP製拡散!城2(P、e−)領域)表面にNWチャ
ンネル、を生じさせ、N履拡散領域3.4間、ひいては
拡散領域2.4間を低インピーダンスにする。すなわち
、PNPN素子のPゲート・カソード間が低インピーダ
ンスになシ、スイッチは /dtw4動作しない。
2を分配器と考えた電位に上昇する。このポリシリコン
ダート電極8の電位上昇は、2ケのN型拡散領域3.4
間のP製拡散!城2(P、e−)領域)表面にNWチャ
ンネル、を生じさせ、N履拡散領域3.4間、ひいては
拡散領域2.4間を低インピーダンスにする。すなわち
、PNPN素子のPゲート・カソード間が低インピーダ
ンスになシ、スイッチは /dtw4動作しない。
また、ポリシリコンゲートを極8の電位は、抵抗9.容
Ji C+ * CtからなるRC1銘で放電するが。
Ji C+ * CtからなるRC1銘で放電するが。
スイッチの /ム糾動作を防ぐに充分な時間の長さに麩
定することは、ポリシリコン抵抗9の、形状。
定することは、ポリシリコン抵抗9の、形状。
不純愉績度をll1il整することによシ容易に達成で
きる。
きる。
仁のようにs h i図12) P N )) N半博
体スイッチu 46 dv/4 tit k 4I 性
t 示t −次に、駆l!特性を考える。第1図のPN
PN半導体スイッチの駆動方法は、光を%N型シリコン
基板11とP壁拡敢領域2からできる接合に照射するい
わゆる光躯動をどってもよく、また、Pr−ト電極10
に駆動電流を流しこむ、あるいはNトリコン基板11よ
シ駆動電流i引き抜くニわゆる電流駆動をとってもよい
。いずれの場、倉にも。
体スイッチu 46 dv/4 tit k 4I 性
t 示t −次に、駆l!特性を考える。第1図のPN
PN半導体スイッチの駆動方法は、光を%N型シリコン
基板11とP壁拡敢領域2からできる接合に照射するい
わゆる光躯動をどってもよく、また、Pr−ト電極10
に駆動電流を流しこむ、あるいはNトリコン基板11よ
シ駆動電流i引き抜くニわゆる電流駆動をとってもよい
。いずれの場、倉にも。
駆動MA度は、PNPN素子の駆動時のPf−)。
カソード関インピーダンスの大きさで決ま−る。
とのようなスイッチの駆動時には、アノード・カソード
−は−流および低周波の交流°信号が一印′加されるの
か埴通である。こりような時、′4リシリコンダート電
極8の電位は、従前のd′7dt入力印加時の場合と具
なシ、抵抗9.Pケ゛−ト電極10を通じてP型拡歓領
域2と等電位となっており。
−は−流および低周波の交流°信号が一印′加されるの
か埴通である。こりような時、′4リシリコンダート電
極8の電位は、従前のd′7dt入力印加時の場合と具
なシ、抵抗9.Pケ゛−ト電極10を通じてP型拡歓領
域2と等電位となっており。
N型拡散領域3.4浦にはナヤンネルを生じない。
したがって、駆動時のPNPNX子のP′ダート・カソ
ード関インピーダンスはシャント抵抗17のみによって
決まi)、このシャント抵抗17の値を大きくとってお
けば、充分スイッチは高感度となる。なお、シャント抵
抗17の大きな値がdv/′t 耐量特性にL譬を与えないのh既にみたとおりである。
ード関インピーダンスはシャント抵抗17のみによって
決まi)、このシャント抵抗17の値を大きくとってお
けば、充分スイッチは高感度となる。なお、シャント抵
抗17の大きな値がdv/′t 耐量特性にL譬を与えないのh既にみたとおりである。
次に、第1図のPNPN半導体スイッチにおいては、半
絶縁膜12の存在゛によシ、オフ状態において高劇・比
特性を得てaる。いま、7ノード端子5′にカソード端
子16よシ低い逆バイアスが加わったとする。すると、
PNPNTh蓬においそ、P型拡散領域lとN娶シリコ
ン基板11とで構成されるPN接合が逆バイアスにな!
1.大きな空乏層が生じる。いま、かシに、半絶縁膜1
2がないと考えると、アノード電極5とアルミf−)電
極6を結線しているアルミ配線7とその直下のNmシリ
コン基板11とは#1は印加電圧と同じ電位差でToシ
、絶縁膜13を介してNuシリコン基板11表面に空乏
層が生じ、その空乏層と、P型拡散領域1および゛NW
iシリコン基板11とがり゛〈る前記空乏層とがつなが
るた、め、結果的にP型拡散領域lと2とは空千層を通
じてつなか#)b ノ!シチスルー現象をおこして電流
が流れ、PNPN素子のアノードのカンード間耐圧はき
わめて小さく表る。
絶縁膜12の存在゛によシ、オフ状態において高劇・比
特性を得てaる。いま、7ノード端子5′にカソード端
子16よシ低い逆バイアスが加わったとする。すると、
PNPNTh蓬においそ、P型拡散領域lとN娶シリコ
ン基板11とで構成されるPN接合が逆バイアスにな!
1.大きな空乏層が生じる。いま、かシに、半絶縁膜1
2がないと考えると、アノード電極5とアルミf−)電
極6を結線しているアルミ配線7とその直下のNmシリ
コン基板11とは#1は印加電圧と同じ電位差でToシ
、絶縁膜13を介してNuシリコン基板11表面に空乏
層が生じ、その空乏層と、P型拡散領域1および゛NW
iシリコン基板11とがり゛〈る前記空乏層とがつなが
るた、め、結果的にP型拡散領域lと2とは空千層を通
じてつなか#)b ノ!シチスルー現象をおこして電流
が流れ、PNPN素子のアノードのカンード間耐圧はき
わめて小さく表る。
しかし、第1図(A)のように半絶縁膜12が存在する
と、アルミ配線7によってN型、シリコン基板110表
面に空乏層が生じることを妨げるので、P型拡散領域1
と2の間で79ンチスルー現象をオコサず、PNPN素
子はおおむね高耐圧特性を示す。
と、アルミ配線7によってN型、シリコン基板110表
面に空乏層が生じることを妨げるので、P型拡散領域1
と2の間で79ンチスルー現象をオコサず、PNPN素
子はおおむね高耐圧特性を示す。
ここで1通常、半絶縁膜とは膜の比抵抗が約10”〜1
0”flaw程[(Dもの1−いう、−’ttLK対し
て。
0”flaw程[(Dもの1−いう、−’ttLK対し
て。
シリコン基板の比抵抗は1〜108Ω・鐸、絶縁膜の比
抵抗は少なくとも10140傷以上である。
抵抗は少なくとも10140傷以上である。
半絶縁膜には、通常、酸素を10〜50チ混入したポリ
シリコン膜などが使われる。しかし、酸素を含むポリシ
リコン族の電気伝導度表どの性質は、酸素含有量のほか
温度などの膜の生成条件や、生成族の結晶粒の大きさな
どに依存する。したがって、Wr望の性質をもった半絶
縁膜の製造プロセスは制御性、再現性が難しいという欠
点がある、。
シリコン膜などが使われる。しかし、酸素を含むポリシ
リコン族の電気伝導度表どの性質は、酸素含有量のほか
温度などの膜の生成条件や、生成族の結晶粒の大きさな
どに依存する。したがって、Wr望の性質をもった半絶
縁膜の製造プロセスは制御性、再現性が難しいという欠
点がある、。
まえ、この種の半絶縁膜は、素子の他の構成部分には用
いないものであシ、集積回路製造の利点である他の構成
部分との同時形成はできず、製造工程が増加するという
欠点がある。
いないものであシ、集積回路製造の利点である他の構成
部分との同時形成はできず、製造工程が増加するという
欠点がある。
また、半絶縁膜は、100℃程度の温度雰囲気下で1M
v/1以上の強電界に100〜1000時間程度さらさ
れると、その結晶構造によシ、電気的特性が経時的に変
化することがある。そして、たとえば半絶縁膜の半絶縁
性がよシ絶縁性に近づけば、第1図のPNPN半導体ス
イッチにおいて素子間耐圧は全くなくなってしまうし、
逆に半絶縁性が導電性に近づけば素子間のリーク電流増
大となる。
v/1以上の強電界に100〜1000時間程度さらさ
れると、その結晶構造によシ、電気的特性が経時的に変
化することがある。そして、たとえば半絶縁膜の半絶縁
性がよシ絶縁性に近づけば、第1図のPNPN半導体ス
イッチにおいて素子間耐圧は全くなくなってしまうし、
逆に半絶縁性が導電性に近づけば素子間のリーク電流増
大となる。
したがって、半絶縁膜の使用は、信頼性の面でも注意を
払わなければいけなくなる欠点があった。
払わなければいけなくなる欠点があった。
特に、半絶縁膜特性の経時変化紘、高信頼性を必要とす
る交換機用のPNPN半導体スイッチには重要な影響を
与える。
る交換機用のPNPN半導体スイッチには重要な影響を
与える。
さらに、半絶縁膜の場合は、その直下に空乏層を生じさ
せない効果を示す応答時間が遅いためJ数十KHz以上
の高周波信号や過渡信号に対しては絶縁膜と同じ効果し
かなく耐圧が小さく過渡電流が瞬時流れるという欠点が
あった。
せない効果を示す応答時間が遅いためJ数十KHz以上
の高周波信号や過渡信号に対しては絶縁膜と同じ効果し
かなく耐圧が小さく過渡電流が瞬時流れるという欠点が
あった。
したがって、半絶縁膜を使用した従来技術では。
500v以上のアノード・カソード関耐圧を有する高信
頼性のグレーナmPNPN半導体スイッチを安定な歩留
シで容易に製造することが極めて困難である欠点を有し
ていた。
頼性のグレーナmPNPN半導体スイッチを安定な歩留
シで容易に製造することが極めて困難である欠点を有し
ていた。
この発明は上記の点に錐みなされたもので、高dv/d
t耐量、高駆動感度特性を保持したまt、半絶縁膜を用
いることなく高耐圧特性を得ることができ、製造も容□
易になシムさらには信頼性も向上するプレーナ構造のP
NPN半導体スイッチな提供することを目的とする。
t耐量、高駆動感度特性を保持したまt、半絶縁膜を用
いることなく高耐圧特性を得ることができ、製造も容□
易になシムさらには信頼性も向上するプレーナ構造のP
NPN半導体スイッチな提供することを目的とする。
以下この発−明の実施例を図面を参照して説明する。
第2図はこの発明の第10実施例であって、(A)は平
面図、(B)は平面図のB B’で切った断面図、(C
)は等価回路図である。この図において、18はNゲー
ト領域としてのN型シリコン基板(N型単結晶半導体基
板)で、その内部表面−所定個所にはアノード領域とし
てのP型拡散領域19がP型不純物拡散により形成され
る。さらに、N臘シリコン基板18内には、前記P壓拡
散領域19から所定の距離だけ離間した部分に、Pf−
)領域としてのP型1拡散領域20が同じくP型不純物
拡散によ多形成される。このPWIi拡散領域・20内
には。
面図、(B)は平面図のB B’で切った断面図、(C
)は等価回路図である。この図において、18はNゲー
ト領域としてのN型シリコン基板(N型単結晶半導体基
板)で、その内部表面−所定個所にはアノード領域とし
てのP型拡散領域19がP型不純物拡散により形成され
る。さらに、N臘シリコン基板18内には、前記P壓拡
散領域19から所定の距離だけ離間した部分に、Pf−
)領域としてのP型1拡散領域20が同じくP型不純物
拡散によ多形成される。このPWIi拡散領域・20内
には。
その表面側所定の個所にカソード領域およびMOSFE
Tのソース領域としてのNm拡散領域21がN製不純物
拡散によ多形成される。さらに、P渥拡散領域20内に
は、前記N型拡散領域21から所定の距離だけ離間した
部分に、MOS FETのドレイン領域としてのN型
拡散領域22がN型不純物拡散によ多形成される。この
ようにして拡散領域19.2G、21.22を形成し九
N m シリコン基板18の表面の所望の位置には、た
とえば810.からなる絶縁膜23(絶縁物)が形成さ
れる。こむで、Nll拡散領域21.22間のP証拡散
領域20上に、Nll拡散領域21,22上の一部に延
在して配置された絶縁膜を特に第1のy−ト絶縁層24
という。この第1の?−)M縁層24(絶縁物)上に捻
、N型の多結晶シリコンから形成されてMOS FE
Tのf−)電極として用いられるIリシリコンf−)電
極25(第1のゲート電1が、Nm拡散領域21と22
間上において配置される。さらに、第1(Di”−)絶
縁層24上には、同じくN型の多結晶シリコンから形成
される抵抗26がポリシリコンe−)電極25と接触し
て配置される。このようにして設けられたポリシリコン
?−)電極25と抵抗26上には、たとえば810mで
形成された嬉2のダート絶縁層27(絶縁物)が配置さ
れる。そして、第2のf−)絶縁層27上には、/リシ
リコンダート電極25上に位置してアルミゲート電極2
8(第2のr−ト電極)が配置されている。前記P渥拡
散領域19上には、これとオーミック接触してアノード
電極29が設けられる。仁のアノード電極29はアノー
ド端子30に接続される。前記アノード電極29とアル
ミf−)電極28間の絶縁膜23上にはアルミ配線31
(第2の配線層)が設けられる。このアルミ配線31に
よシ、アノード電極29とアルミゲート電極28が電気
的に結合される。このアルミ配@31とN壓シリコン基
板18との間の絶縁膜23内には、Iリシリコンフィー
ルドプレート電極32(If!1の配線層)が存在して
いる。
Tのソース領域としてのNm拡散領域21がN製不純物
拡散によ多形成される。さらに、P渥拡散領域20内に
は、前記N型拡散領域21から所定の距離だけ離間した
部分に、MOS FETのドレイン領域としてのN型
拡散領域22がN型不純物拡散によ多形成される。この
ようにして拡散領域19.2G、21.22を形成し九
N m シリコン基板18の表面の所望の位置には、た
とえば810.からなる絶縁膜23(絶縁物)が形成さ
れる。こむで、Nll拡散領域21.22間のP証拡散
領域20上に、Nll拡散領域21,22上の一部に延
在して配置された絶縁膜を特に第1のy−ト絶縁層24
という。この第1の?−)M縁層24(絶縁物)上に捻
、N型の多結晶シリコンから形成されてMOS FE
Tのf−)電極として用いられるIリシリコンf−)電
極25(第1のゲート電1が、Nm拡散領域21と22
間上において配置される。さらに、第1(Di”−)絶
縁層24上には、同じくN型の多結晶シリコンから形成
される抵抗26がポリシリコンe−)電極25と接触し
て配置される。このようにして設けられたポリシリコン
?−)電極25と抵抗26上には、たとえば810mで
形成された嬉2のダート絶縁層27(絶縁物)が配置さ
れる。そして、第2のf−)絶縁層27上には、/リシ
リコンダート電極25上に位置してアルミゲート電極2
8(第2のr−ト電極)が配置されている。前記P渥拡
散領域19上には、これとオーミック接触してアノード
電極29が設けられる。仁のアノード電極29はアノー
ド端子30に接続される。前記アノード電極29とアル
ミf−)電極28間の絶縁膜23上にはアルミ配線31
(第2の配線層)が設けられる。このアルミ配線31に
よシ、アノード電極29とアルミゲート電極28が電気
的に結合される。このアルミ配@31とN壓シリコン基
板18との間の絶縁膜23内には、Iリシリコンフィー
ルドプレート電極32(If!1の配線層)が存在して
いる。
このポリシリコンフィールドプレート電極32は、一端
がNu拡散領賦21にオーミック結合される。
がNu拡散領賦21にオーミック結合される。
三方、ポリシリ・ンフィールドプレート電極32の他端
側は、下においては、拡散領域19,20間のN型シリ
コン基板18上でP型虻散領域20に近い領域と、この
PfJ拡散9ii斌20に、iた。
側は、下においては、拡散領域19,20間のN型シリ
コン基板18上でP型虻散領域20に近い領域と、この
PfJ拡散9ii斌20に、iた。
上においては前記アルミ配線31にそれぞれ絶縁膜23
の下層部および上層部を介して重なるように存在してい
る。創E N 源拡散領域21には鮎2図(A)から明
らかなようにカンード電極′38が一気的に結合し、カ
ンード電極38はカソード端子33に結合している。3
4はP型拡散領域20およびN型拡散領域22上に、こ
れらと接触配置されるPダート電極で′j)′E3゜前
記抵抗26は、このPゲート′磁極34と前記ポリシリ
コンク゛−)t&25間が1気的に接続されるように配
置されている。
の下層部および上層部を介して重なるように存在してい
る。創E N 源拡散領域21には鮎2図(A)から明
らかなようにカンード電極′38が一気的に結合し、カ
ンード電極38はカソード端子33に結合している。3
4はP型拡散領域20およびN型拡散領域22上に、こ
れらと接触配置されるPダート電極で′j)′E3゜前
記抵抗26は、このPゲート′磁極34と前記ポリシリ
コンク゛−)t&25間が1気的に接続されるように配
置されている。
また&Pゲート電極34とカソード端子33との間には
、N型シリコン基板18上に形成されるシャント抵抗3
5が接続される、 このような構成においては、アルミゲート電極28とポ
リシリコン−r−ト、1極25間に容量C1が形成され
る。さらに、ポリシリコンr−11g極25と拡散領域
20,21.22間に容量C3が形成される。
、N型シリコン基板18上に形成されるシャント抵抗3
5が接続される、 このような構成においては、アルミゲート電極28とポ
リシリコン−r−ト、1極25間に容量C1が形成され
る。さらに、ポリシリコンr−11g極25と拡散領域
20,21.22間に容量C3が形成される。
また”、Pu拡散領域19.N型シリ゛コン基板18゜
P型獣散領域20およびN型拡散領域21によシPNP
N素子が構成される。
P型獣散領域20およびN型拡散領域21によシPNP
N素子が構成される。
さらに、アルミゲート電極28とポリシリコンゲート電
極25を2層ゲート、N副拡散領域21をソース、N型
拡1B:領域22をドレイン% Pu拡散領域20を基
板として2層り−)MO8FE’l’が構成される。こ
の2層り゛−トへ308 FET1よびI’l”−)
電極34.ポリシリコン抵わL26゜容量Cr 、C2
によりM OS型子」力LIL帖(λ1AC)が構成さ
れる。
極25を2層ゲート、N副拡散領域21をソース、N型
拡1B:領域22をドレイン% Pu拡散領域20を基
板として2層り−)MO8FE’l’が構成される。こ
の2層り゛−トへ308 FET1よびI’l”−)
電極34.ポリシリコン抵わL26゜容量Cr 、C2
によりM OS型子」力LIL帖(λ1AC)が構成さ
れる。
次に、上記CようなPNPN牛嚇体ス゛イッ2−a動作
y>明をオフ&」正特性1cついて行う。
y>明をオフ&」正特性1cついて行う。
7ノー・ド端子30がカソード端子33よシ正のバイア
スが力11わった118477時には、空2層の広かシ
t′ill!3図(A)のようになる。この時、空乏服
Dlh、PNPN素子のP製拡ト領域20とN型シリコ
ン基板18とか作るPNi合に生じる。空1&Dxの一
部は、フィールドブル−ト電極32によシPffi拡散
領域1−9の方へ伸長するが、!2!乏層D1がフィー
ルドプレート電極32の端を過ぎると、とのt極32と
社正反対の電位のアルミ配線31の電界に妨けられて空
乏層D1の伸長は抑えられ、P屋拡散tik域19ヘノ
9ンチスルーしない。
スが力11わった118477時には、空2層の広かシ
t′ill!3図(A)のようになる。この時、空乏服
Dlh、PNPN素子のP製拡ト領域20とN型シリコ
ン基板18とか作るPNi合に生じる。空1&Dxの一
部は、フィールドブル−ト電極32によシPffi拡散
領域1−9の方へ伸長するが、!2!乏層D1がフィー
ルドプレート電極32の端を過ぎると、とのt極32と
社正反対の電位のアルミ配線31の電界に妨けられて空
乏層D1の伸長は抑えられ、P屋拡散tik域19ヘノ
9ンチスルーしない。
ゆえに、このPNPN半導体スイッチの順方向は、高耐
圧特性を示すことができる。
圧特性を示すことができる。
次に、逆方向バイアス時を考える。シャント抵抗35の
存在で空乏層の生じるPN接合は、P製拡散領域19と
Nllシリコン基板18とが作る接合である。その時の
空乏層D2の広がシを第3図(B)に示す、空乏層D2
の一部はナルミ配線31によ!IPII拡散領域20の
方へ伸長するが、空乏層D2がフィールドグレート電極
32の端を過ぎると、アルミ配線31とは正反対の電位
のフィールドグレート電極32の電界に妨けられて空乏
層D2の伸長は抑えられ、2厘拡散領域20へ・臂ンチ
スルーはしない。ゆえに、このPNPN半導体スイッチ
は逆方向にも高耐圧lf!j4!1を示す。
存在で空乏層の生じるPN接合は、P製拡散領域19と
Nllシリコン基板18とが作る接合である。その時の
空乏層D2の広がシを第3図(B)に示す、空乏層D2
の一部はナルミ配線31によ!IPII拡散領域20の
方へ伸長するが、空乏層D2がフィールドグレート電極
32の端を過ぎると、アルミ配線31とは正反対の電位
のフィールドグレート電極32の電界に妨けられて空乏
層D2の伸長は抑えられ、2厘拡散領域20へ・臂ンチ
スルーはしない。ゆえに、このPNPN半導体スイッチ
は逆方向にも高耐圧lf!j4!1を示す。
このように、第1の実施例の場合、従来例と比較して製
造性の難しい半絶縁膜を用いることなく安定した高耐圧
特性を得ることができる。
造性の難しい半絶縁膜を用いることなく安定した高耐圧
特性を得ることができる。
なお、駆動感度特性、dv/lt耐量特性については、
第1図、と同じ動作原理によシ、全く同様な特性が得ら
れる。
第1図、と同じ動作原理によシ、全く同様な特性が得ら
れる。
以上説明したように、第1の実施例では、アノード電極
29とMACのアルミf−)電極28とを結線するアル
ミ配線31の下に、カソード電極38と同電位のポリシ
リコンフィールドプレート電極32が存在し、その電極
32が、上記配線31による・ノ母ンチスルーがもたら
す耐圧劣化を防止するので%また、その電極32の存在
が、MACによるスイッチの高d’/、、it−を量と
高駆動感度とを両立させるという機能を妨げない丸め、
高耐圧、高dv/dt耐量、高駆動感度0PNPN半導
体スイッチを実現できるという利点がある。また、MA
Cのポリシリコンゲート電極25および一すシリコン抵
抗26と同時にポリシリコンフィールドプレート電極3
2を形成できて製造工程の削減が可能となシ、シかも特
性の不安定な半絶縁膜を使用しないことによシ製造条件
が有利になるので、高耐圧、高dv/d、耐量、高駆動
感度のPNPN半導体スイッチを容易に製造できるとい
う利点がある。
29とMACのアルミf−)電極28とを結線するアル
ミ配線31の下に、カソード電極38と同電位のポリシ
リコンフィールドプレート電極32が存在し、その電極
32が、上記配線31による・ノ母ンチスルーがもたら
す耐圧劣化を防止するので%また、その電極32の存在
が、MACによるスイッチの高d’/、、it−を量と
高駆動感度とを両立させるという機能を妨げない丸め、
高耐圧、高dv/dt耐量、高駆動感度0PNPN半導
体スイッチを実現できるという利点がある。また、MA
Cのポリシリコンゲート電極25および一すシリコン抵
抗26と同時にポリシリコンフィールドプレート電極3
2を形成できて製造工程の削減が可能となシ、シかも特
性の不安定な半絶縁膜を使用しないことによシ製造条件
が有利になるので、高耐圧、高dv/d、耐量、高駆動
感度のPNPN半導体スイッチを容易に製造できるとい
う利点がある。
さらに、f!リシリコンフィールドグレート電極32に
よる耐圧劣化防止手段は高周波信号や過渡信号に対して
も良好に働き、かつ経時変化を考える必費がないので、
信頼性が向上する。
よる耐圧劣化防止手段は高周波信号や過渡信号に対して
も良好に働き、かつ経時変化を考える必費がないので、
信頼性が向上する。
よって、第1の実施例により、500V以上のアノード
・カソード間耐圧を有する高信頼性のゾレーナWPNP
N半導体スイッチを高歩留シで容易に製造する仁とが可
能となる。
・カソード間耐圧を有する高信頼性のゾレーナWPNP
N半導体スイッチを高歩留シで容易に製造する仁とが可
能となる。
なお、第1の″実施例の説明でアルミゲート電極28は
アルミ配置i!31を通してアノード電極29と電気的
に結合しているが、アノード電極29のかわυにNWシ
リコン基板18とt気的に結合しても効果#i―」じで
ある。
アルミ配置i!31を通してアノード電極29と電気的
に結合しているが、アノード電極29のかわυにNWシ
リコン基板18とt気的に結合しても効果#i―」じで
ある。
また、抵抗26は?リシリコングー”ト電極25とPゲ
ート−極34とを電気的に結合しているが、かわpにポ
リシリコンゲート電極25とカソード%&38七を電気
的に結合しても効果は同じである。
ート−極34とを電気的に結合しているが、かわpにポ
リシリコンゲート電極25とカソード%&38七を電気
的に結合しても効果は同じである。
さらに、ポリシリコンフィールドプレート電極32はN
!1拡散領域21と結合して、との領域21(カソード
電極38)と同電位としたが、P溢拡散領域20′にオ
ーミック接触させてこれと同電位にしても同様の効果が
ある。この場合の実施例を第2の実施例として第4図に
断四図で示した。−給4図の各1fliは同一符号で示
す通シ縞1の夾−例とすべて同様でTo)、動作、効果
も全く同じでめる。
!1拡散領域21と結合して、との領域21(カソード
電極38)と同電位としたが、P溢拡散領域20′にオ
ーミック接触させてこれと同電位にしても同様の効果が
ある。この場合の実施例を第2の実施例として第4図に
断四図で示した。−給4図の各1fliは同一符号で示
す通シ縞1の夾−例とすべて同様でTo)、動作、効果
も全く同じでめる。
Ml、および第2の実施例は、ポリシリコンフィールド
プレート電極が、アノード電極とアルミゲート電極との
配線の電界遊蔽用としてのみ説明したが、ポリシリコン
フィールドルシー牡電atさらにPゲート領域、のN皺
シリコ′ン基叡との境界にめぐらし、また、アルミ配線
の一部を利用してアノード領域ONmシリコン基板との
境界にフィールドプレート電極を形成すれば、纂lの実
施例と同じ特性をもつPNPN半導体スイッチをPW拡
散領域管浅くしても実現で龜る。
プレート電極が、アノード電極とアルミゲート電極との
配線の電界遊蔽用としてのみ説明したが、ポリシリコン
フィールドルシー牡電atさらにPゲート領域、のN皺
シリコ′ン基叡との境界にめぐらし、また、アルミ配線
の一部を利用してアノード領域ONmシリコン基板との
境界にフィールドプレート電極を形成すれば、纂lの実
施例と同じ特性をもつPNPN半導体スイッチをPW拡
散領域管浅くしても実現で龜る。
絡5図はそのようにしたこの発明の第3の実施例で、(
A)は平面図、(B)は平面図のB B’で切った断面
図である。この図において、N城シリコン基板18〜シ
ャント抵抗35およびカソード電惚38は第1および第
2の実施例と同一である。36幡f IJ シIJコン
フィールドプレート電極32の−sで、P減拡散領域2
0とN型シリコン基板18との表面境界上に絶縁膜23
の下層部を介して[L上記表面境界より所定の距離だけ
N型シリコン基板18上に延在している。37はアルミ
電憾でめシ、アノード電極29とアルミ配M31とつな
がっている。このアルミ14LJr!A37は、P型拡
散領域19とN型シリコン基板18との表面視界上に絶
縁線23を介しであ郵、前記表面椀y?より所定の距離
だけNuシリコン基板五8上に延在している。
A)は平面図、(B)は平面図のB B’で切った断面
図である。この図において、N城シリコン基板18〜シ
ャント抵抗35およびカソード電惚38は第1および第
2の実施例と同一である。36幡f IJ シIJコン
フィールドプレート電極32の−sで、P減拡散領域2
0とN型シリコン基板18との表面境界上に絶縁膜23
の下層部を介して[L上記表面境界より所定の距離だけ
N型シリコン基板18上に延在している。37はアルミ
電憾でめシ、アノード電極29とアルミ配M31とつな
がっている。このアルミ14LJr!A37は、P型拡
散領域19とN型シリコン基板18との表面視界上に絶
縁線23を介しであ郵、前記表面椀y?より所定の距離
だけNuシリコン基板五8上に延在している。
このように構成された第2の実施例の耐圧特性を考える
。順方向に電圧が印加された時、空乏層は、第1の実施
例と同じく、P型拡散領域20とN型シリコン基板18
とからなるPN接合に生じるが、ポリシリコンフィール
ドプレート電極32および36の影響でシリコン表面で
を2層は伸張しS表面での璧乏層円の電界が下がるので
、浅いP型拡散様さでも高耐圧特性が得られる。望乏層
が2厘拡散領域19と)臂ンチスルーを起こさないの鉱
、第1の実施例と同じくアルミ配線31の存在によって
である。
。順方向に電圧が印加された時、空乏層は、第1の実施
例と同じく、P型拡散領域20とN型シリコン基板18
とからなるPN接合に生じるが、ポリシリコンフィール
ドプレート電極32および36の影響でシリコン表面で
を2層は伸張しS表面での璧乏層円の電界が下がるので
、浅いP型拡散様さでも高耐圧特性が得られる。望乏層
が2厘拡散領域19と)臂ンチスルーを起こさないの鉱
、第1の実施例と同じくアルミ配線31の存在によって
である。
また、逆方向に電圧が印加された時、空乏層は。
第10実施例と同じく、P型拡散領域19とN型シリコ
ン基板18’とからなるPN接合に生じるが。
ン基板18’とからなるPN接合に生じるが。
アルミ配線31およびアルミ電極370影響でシリコン
表面で空乏層は伸長し、表面での空乏層内の電界が下が
るので、浅いP型拡散深さでも高耐圧特性が得られる。
表面で空乏層は伸長し、表面での空乏層内の電界が下が
るので、浅いP型拡散深さでも高耐圧特性が得られる。
空乏層がP渥拡散領域20とパンチスルーを起こさない
のは、lI41の実施例と同じくポリシリコンフィール
ドプレー)ml極32の存在によってである。
のは、lI41の実施例と同じくポリシリコンフィール
ドプレー)ml極32の存在によってである。
このように、第3の実施例では、高耐圧特性に何ら影畳
を与えることなく、P型拡散領域の深さ全館1の実施例
と比較して浅くでき、それだけ製造工程も楽になる。ま
た、この第3の実施例においても%製造工程において新
らたな追加要因がないことは第1o笑施例と同様である
。
を与えることなく、P型拡散領域の深さ全館1の実施例
と比較して浅くでき、それだけ製造工程も楽になる。ま
た、この第3の実施例においても%製造工程において新
らたな追加要因がないことは第1o笑施例と同様である
。
ナオ、 j ID#! 3 O*’llA例K オケル
dV、H耐量−駆動感度は従来例と同様である。
dV、H耐量−駆動感度は従来例と同様である。
したがづて、第3の実施例では、第1の実施例ト比べて
Iリシリコンフィールドグレート電極およびアルミ配線
電極部の面積が増すが、製造方法は岡じて素子の拡散深
さを浅くすることができ製造が容易にな)、特性的にも
第10冥施例と同様に高耐圧、高dンi耐量、高駆動感
度の高信頼性のPNPN半導体スイッチであるという利
点がある。
Iリシリコンフィールドグレート電極およびアルミ配線
電極部の面積が増すが、製造方法は岡じて素子の拡散深
さを浅くすることができ製造が容易にな)、特性的にも
第10冥施例と同様に高耐圧、高dンi耐量、高駆動感
度の高信頼性のPNPN半導体スイッチであるという利
点がある。
以上詳述した。ように、この発明においては、アノード
電極または半導体基板と第2のe−)電極を電気的に結
合する第2の配線層の下に、半導体基板表面に反転層が
発生するのを防止する第1の配線層を設けるようにした
ので、高耐圧、高dVd。
電極または半導体基板と第2のe−)電極を電気的に結
合する第2の配線層の下に、半導体基板表面に反転層が
発生するのを防止する第1の配線層を設けるようにした
ので、高耐圧、高dVd。
耐量、高駆動感度特性を有する高信頼性の製造容易なプ
レーナff1PNPN半導体スイッチを得ることができ
る。この発明によるPNPN半導体スイッチは、交換機
用通話路スイッチをはじめ、あらゆるスイッチの゛分野
に利用することができる。
レーナff1PNPN半導体スイッチを得ることができ
る。この発明によるPNPN半導体スイッチは、交換機
用通話路スイッチをはじめ、あらゆるスイッチの゛分野
に利用することができる。
第1図は従来のPNPN半導体スイッチを示し、(A)
は断面図、(B)は等価回路図、第2図はこの発明のP
NPN半導体スイッチの第1の実施例を示し、(A)は
平面図、(岨は平面図のB B’で切った断面図。 (C)は等価回路図、#!3図体2およびCB)はとの
発明の第1の実施例のPNPN半導体スイッチのオフ耐
圧特性を説明するための断面図、第4図はこの発明の第
2の実施例を示す断面図、第5図はこの発明の第3の実
施例を示し、(A)は平面図、(B)は平面図のBB’
で切った断面図である。 1B−NWシリコン基板、19.20・Pm拡散領域、
21.22・・・N型拡散領IIj1..23・・・絶
縁層%24・・・第1のP−)絶縁層、25・・・4リ
シリコンr−F電極、26・・・抵抗、27・・・第2
のf −ト絶縁層、28・・・アルミゲート電極、29
・・・アノード電極、31・・・アルミ配線、32.3
6・・・Iリシリコンフィールドグレート電極、34・
・・Pゲート電極、35・・・シャント抵抗、37・・
・アルミ電極、38・・・カソード電極、DI、D2・
・・空乏層。 牙 1 図(A) 才 1 図(B) 1 オ 2 閤(A) t 2 図(C) ′IP3 図(A) 第4図 第5図(A) 手続補正書 昭和57年2月25日 特許庁長官 島田春樹殿 1、事件の表示 昭和36年 特 許 願第 143984 号2、発
明の41 PNPNlill1体スイッチ 3、補正をする者 事件との関係 特 許 出願人(029)
神電気工業株式金社 4、代理人
は断面図、(B)は等価回路図、第2図はこの発明のP
NPN半導体スイッチの第1の実施例を示し、(A)は
平面図、(岨は平面図のB B’で切った断面図。 (C)は等価回路図、#!3図体2およびCB)はとの
発明の第1の実施例のPNPN半導体スイッチのオフ耐
圧特性を説明するための断面図、第4図はこの発明の第
2の実施例を示す断面図、第5図はこの発明の第3の実
施例を示し、(A)は平面図、(B)は平面図のBB’
で切った断面図である。 1B−NWシリコン基板、19.20・Pm拡散領域、
21.22・・・N型拡散領IIj1..23・・・絶
縁層%24・・・第1のP−)絶縁層、25・・・4リ
シリコンr−F電極、26・・・抵抗、27・・・第2
のf −ト絶縁層、28・・・アルミゲート電極、29
・・・アノード電極、31・・・アルミ配線、32.3
6・・・Iリシリコンフィールドグレート電極、34・
・・Pゲート電極、35・・・シャント抵抗、37・・
・アルミ電極、38・・・カソード電極、DI、D2・
・・空乏層。 牙 1 図(A) 才 1 図(B) 1 オ 2 閤(A) t 2 図(C) ′IP3 図(A) 第4図 第5図(A) 手続補正書 昭和57年2月25日 特許庁長官 島田春樹殿 1、事件の表示 昭和36年 特 許 願第 143984 号2、発
明の41 PNPNlill1体スイッチ 3、補正をする者 事件との関係 特 許 出願人(029)
神電気工業株式金社 4、代理人
Claims (1)
- 10’−)領域として作用するNm単結晶半導体基板と
、この半導体基板の表面KPTIi不純物を拡散して形
成されたアノード領域と、このアノード領域から所定の
距離だけ離間して、前記半導体基板表面にP瀝不純物を
拡散して形成されたpr−F領域と、このIn”−)領
域表面にNll不純物を拡散して形成されたソース兼カ
ソード領域と、このソース兼カソード領域から所定の距
離だけ離間して、前記In”−)領域内にNll不純物
を拡散して形成−されたドレイン領域と、仁のドレイン
領域と前記ソース兼カソード領域間の前記半導体基板表
面に絶縁物を介して配置された第1のf−)電極と、こ
の第1のf−)電極表面に絶縁物を介して配置された#
!2のダート電極と、前記アノード領域とオーミック接
触された7ノード電極と、前記ソース兼カソード領域ま
たは前記In”−)領域とオ〜ンツク接触されて、前記
アノード領域と前′記In”−)領域間の前記半導体基
板表面に絶縁物を介して配置され、前記半導体基板表面
に反転層が発生するのを防止する第1の配線層と、この
第1の配線層表面に絶縁物を介して配置され1前iアノ
ード電極または前記半導体基板と前記第2のダート電極
を電気的に結合する第2の配線層とを具備したプレーナ
構造のPNPN半導体スイッチ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56143934A JPS5846678A (ja) | 1981-09-14 | 1981-09-14 | Pnpn半導体スイツチ |
US06/778,164 US4649414A (en) | 1981-09-14 | 1985-09-18 | PNPN semiconductor switches |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56143934A JPS5846678A (ja) | 1981-09-14 | 1981-09-14 | Pnpn半導体スイツチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5846678A true JPS5846678A (ja) | 1983-03-18 |
JPS6317340B2 JPS6317340B2 (ja) | 1988-04-13 |
Family
ID=15350466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56143934A Granted JPS5846678A (ja) | 1981-09-14 | 1981-09-14 | Pnpn半導体スイツチ |
Country Status (2)
Country | Link |
---|---|
US (1) | US4649414A (ja) |
JP (1) | JPS5846678A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5075754A (en) * | 1986-12-26 | 1991-12-24 | Kabushiki Kaisha Toshiba | Semiconductor device having improved withstanding voltage characteristics |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2585331B2 (ja) * | 1986-12-26 | 1997-02-26 | 株式会社東芝 | 高耐圧プレーナ素子 |
US5023694A (en) * | 1988-08-03 | 1991-06-11 | Xicor, Inc. | Side wall contact in a nonvolatile electrically alterable memory cell |
US5682047A (en) * | 1995-06-07 | 1997-10-28 | Lsi Logic Corporation | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection |
US5637887A (en) * | 1995-06-07 | 1997-06-10 | Lsi Logic Corporation | Silicon controller rectifier (SCR) with capacitive trigger |
EP1427107B1 (fr) * | 2002-12-04 | 2011-09-14 | STMicroelectronics S.A. | Commutateur de type SCR commande en HF |
FR2861229A1 (fr) * | 2003-10-17 | 2005-04-22 | St Microelectronics Sa | Commutateur scr a commande hf isole |
FR2895600A1 (fr) * | 2005-12-26 | 2007-06-29 | St Microelectronics Sa | Commutateur bidirectionnel a commande hf |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE300472B (ja) * | 1965-03-31 | 1968-04-29 | Asea Ab | |
US3432731A (en) * | 1966-10-31 | 1969-03-11 | Fairchild Camera Instr Co | Planar high voltage four layer structures |
US3858235A (en) * | 1971-07-05 | 1974-12-31 | Siemens Ag | Planar four-layer-diode having a lateral arrangement of one of two partial transistors |
JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
US4414560A (en) * | 1980-11-17 | 1983-11-08 | International Rectifier Corporation | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region |
-
1981
- 1981-09-14 JP JP56143934A patent/JPS5846678A/ja active Granted
-
1985
- 1985-09-18 US US06/778,164 patent/US4649414A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5075754A (en) * | 1986-12-26 | 1991-12-24 | Kabushiki Kaisha Toshiba | Semiconductor device having improved withstanding voltage characteristics |
Also Published As
Publication number | Publication date |
---|---|
US4649414A (en) | 1987-03-10 |
JPS6317340B2 (ja) | 1988-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4199774A (en) | Monolithic semiconductor switching device | |
EP0783766B1 (en) | Power semiconductor devices | |
US4244000A (en) | PNPN Semiconductor switches | |
US4686551A (en) | MOS transistor | |
KR100582624B1 (ko) | 반도체 장치 | |
EP0215493A1 (en) | Protected MOS transistor circuit | |
JPH10132871A (ja) | 半導体装置 | |
US4047220A (en) | Bipolar transistor structure having low saturation resistance | |
JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
JPS5846678A (ja) | Pnpn半導体スイツチ | |
US5323041A (en) | High-breakdown-voltage semiconductor element | |
EP0778620B1 (en) | Vertical MOS type semiconductor device | |
US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
EP0110320B1 (en) | A mos transistor | |
JP2722453B2 (ja) | 半導体装置 | |
JP3635098B2 (ja) | サイリスタおよびそのアセンブリ | |
US5298770A (en) | Power switching MOS transistor | |
US4502072A (en) | FET Controlled thyristor | |
US5608236A (en) | Semiconductor device | |
JP3515298B2 (ja) | 半導体装置 | |
US3958268A (en) | Thyristor highly proof against time rate of change of voltage | |
JP2949001B2 (ja) | ゲート絶縁型半導体装置及びその製造方法 | |
US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
JPH06117942A (ja) | 半導体装置 | |
KR0175402B1 (ko) | 전력반도체 소자 및 그 제조방법 |