JPS5843928B2 - display control circuit - Google Patents

Description

【発明の詳細な説明】 この発明は表示制御回路に係り、例えばＦＭ・ＡＭ受信
機等において、その同調状態及び同調方向等を複数個の
光学的表示素子で表示する場合、かかる表示素子の表示
形態を制御するものに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display control circuit, and when displaying the tuning state, tuning direction, etc. of an FM/AM receiver using a plurality of optical display elements, the display of such display elements is Concerning what controls form.

一般に、ＦＭ−ＡＭ受信機には、放送受信に際して最適
同調状態を得るために同調指示計（チューニングメータ
）とともに信号強度計（Ｓメータ）が設けられている。Generally, an FM-AM receiver is provided with a tuning meter and a signal strength meter (S meter) in order to obtain an optimal tuning state during broadcast reception.

これら同調指示計及び信号強度計には別個の指示計器が
用いられる場合もあるが、最近では表示の簡略化、スペ
ース確保等から１つの指示計器で共用させる場合がある
。Separate indicators are sometimes used for these tuning indicators and signal strength meters, but recently, one indicator is often used in common to simplify the display, secure space, etc.

従来よりこの種の指示計器には指針による指示計器が用
いられていたが、本来この種の指示計は計測値を問題と
するものではなく同調状態の確認のために用いられるも
のであるから、指針による指示計器である必要はない。Conventionally, this type of indicator has been used with a pointer, but this type of indicator was originally used to check the state of synchronization, not the measurement value. It does not have to be a pointer-based indicating instrument.

そこで、複数個の表示素子例えば発光ダイオードＬＥＤ
の表示形態を変更することによって同調状態及び信号弾
塵を表示する方法が提案されている。Therefore, a plurality of display elements such as light emitting diodes LED
A method has been proposed to display the tuning state and signal bullet by changing the display form of the signal.

この種の表示素子で前記の表示を行うとすれば、その確
認は極めて容易になる結果、最適同調状態を確保するこ
とは容易になるが、従来の指示計器と異なり特別の配慮
が要求されるものである。If the above-mentioned display is performed using this type of display element, it will be extremely easy to confirm it, and as a result, it will be easy to ensure optimal tuning, but unlike conventional indicating instruments, special considerations are required. It is something.

この発明の目的は、複数個の表示素子の信頼のある表示
形態制御を達成し、受信機等の同調状態の確保に好適な
表示制御回路の提供にある。An object of the present invention is to provide a display control circuit suitable for achieving reliable display format control of a plurality of display elements and ensuring a tuned state of a receiver or the like.

以下、この発明を図面に示した実施例に基つき詳細に説
明する。Hereinafter, the present invention will be explained in detail based on embodiments shown in the drawings.

第１図にはこの発明の表示制御回路を受信機の表示装置
に用いた実施例が示されている。FIG. 1 shows an embodiment in which the display control circuit of the present invention is used in a display device of a receiver.

表示制御回路は複数個を１組として構成される表示素子
の表示形態を変更制御するもので、第１の信号の強度レ
ベルに応じて表示素子を、駆動するとともに、第２の信
号の基準レベルに対する極性及びずれに応じて表示素子
を駆動するように構成されている。The display control circuit changes and controls the display form of the display elements configured as a set of a plurality of display elements, and drives the display elements according to the intensity level of the first signal, and also drives the display elements according to the intensity level of the second signal. The display element is configured to be driven according to the polarity and shift relative to the polarity.

この実施例は第１及び第２の入力信号として変調方式の
異なる信号例えばＡＭ信号とＦＭ信号を使用している。This embodiment uses signals with different modulation methods, such as an AM signal and an FM signal, as the first and second input signals.

図において、複数個を１組として構成される表示素子２
１，２２．・・・２Ｎは図示しない例えばＦＭ−ＡＭ受
信機の前面パネル面に配列して設置され、その表示形態
の変更によって第１の信号の入力であるＡＭ信号の受信
の場合にはレベル表示に、また第２の信号の入力である
ＦＭ信号の受信の場合には同調状態及び同調方向表示に
併用される。In the figure, a display element 2 configured of a plurality of elements as one set.
1,22. ...2N are arranged and installed on the front panel surface of, for example, an FM-AM receiver (not shown), and by changing the display format, when receiving an AM signal, which is the first signal input, the level display, Further, in the case of receiving an FM signal which is the second signal input, it is also used to display the tuning state and tuning direction.

このように２種類の表示を可能としているため前面パネ
ル面の専有面積の縮小が図られる。Since two types of display are possible in this way, the area occupied by the front panel surface can be reduced.

表示素子２１ 、２２ 、・・・２Ｎには、発光ダイオ
ード、けい光表示管等が使用される。A light emitting diode, a fluorescent display tube, or the like is used for the display elements 21 , 22 , . . . 2N.

このような表示素子によればその表示が一定の着色光で
行うことができ、その確認が容易になるとともに、表示
素子そのものが小さいので前記前面パネル面にコンパク
トに配置できる。According to such a display element, the display can be performed using constant colored light, making it easy to confirm the display, and since the display element itself is small, it can be arranged compactly on the front panel surface.

例えば、表示素子２１，２２゜・・・２Ｎは５つの素子
で構成される。For example, the display elements 21, 22°, . . . 2N are composed of five elements.

これらの表示素子２１，２２．・・・２Ｎの表示形態の
側脚はこの発明の特徴的部分である表示制御回路４で行
われ、その制御出力は出力端子６１゜６２、・・・６Ｎ
から各表示素子２１，２２．・・・２Ｎに供給されてい
る。These display elements 21, 22 . ...The side legs of the 2N display mode are controlled by the display control circuit 4, which is a characteristic part of the present invention, and its control output is output from output terminals 61, 62, ...6N.
to each display element 21, 22 . ...is supplied to 2N.

この表示制御回路４には、この実施例では前記表示形態
の制御を行うために、ＡＭ信号受信の際にそのレベル表
示制御を担当するレベル表示制御回路８とともに、ＦＭ
信号受信の際にその同調状態及び同調方向制御を担当す
る方向表示制御回路１０が設けられている。In this embodiment, in order to control the display form, the display control circuit 4 includes a level display control circuit 8 that controls the level display when receiving an AM signal, and a level display control circuit 8 that controls the level display when receiving an AM signal.
A direction display control circuit 10 is provided which takes charge of tuning state and tuning direction control when receiving a signal.

前者のレベル表示制御回路８は入力端子１２に供給され
るＡＭ信号入力レベルに対応する順次高レベルの出力を
出力端子１４１，１４２．・・・１４Ｎに発生する回路
である。The former level display control circuit 8 sequentially outputs high-level outputs corresponding to the AM signal input level supplied to the input terminal 12 to output terminals 141, 142 . ...This is a circuit that occurs at 14N.

また、後者の方向表示制御回路１０は、入力端子１６Ａ
、１６Ｂに印加される比較電圧及びＳカーブ信号入力、
入力端子１８に印加されるＦＭ信号入力及び入力端子２
０に印加されるミューテング（Ｍｕｔｉｎｇ）信号入力
に基づいて、同調状態を検出し、同調が同調点近傍の同
調点範囲にある場合には同調点信号、また、同調点範囲
を脱して所定の同調範囲にある場合には同調方向信号を
出力端子２２１．２２２．・・・２２Ｎより出力する回
路である。The latter direction display control circuit 10 also has an input terminal 16A.
, a comparison voltage applied to 16B and an S curve signal input;
FM signal input applied to input terminal 18 and input terminal 2
The tuning state is detected based on the muting signal input applied to 0, and if the tuning is in the tuning point range near the tuning point, the tuning point signal is output, and when the tuning is out of the tuning point range, the predetermined tuning is detected. If the range is within the range, the tuning direction signal is output to the output terminals 221.222. ...This is a circuit that outputs from 22N.

なお、前者の回路８はＡＭ信号入力が無い場合、後者の
回路１０はＦＭ信号入力が無い場合共に出力端子１４１
，１４２゜・・・１４Ｎ、２２１．２２２ 、・・・２
２Ｎに現われる出力電圧は低レベルになる。Note that the former circuit 8 uses the output terminal 141 when there is no AM signal input, and the latter circuit 10 uses the output terminal 141 when there is no FM signal input.
, 142°...14N, 221.222,...2
The output voltage appearing at 2N will be at a low level.

そして、各回路８，１０の出力端子１４１゜１４２、・
・・１４Ｎ、２２１．２２２ 、・・・２２Ｎの対応す
る端子毎に各出力はＯＲ回路２４１，２４２゜・・・２
４Ｎを介して駆動回路２６１，２６２゜・・・２６Ｎに
入力され、１駆動回路２６１，２６２゜・・・２６Ｎよ
り出力端子６１，６２．・・・６Ｎに表示制御出力が発
生されて各表示素子２１，２２゜・・・２Ｎに供給され
る。And output terminals 141, 142 of each circuit 8, 10, .
...14N, 221.222, ...22N, each output is an OR circuit 241, 242°...2 for each corresponding terminal.
4N to drive circuits 261, 262°...26N, and output terminals 61, 62.. . . 6N, a display control output is generated and supplied to each display element 21, 22° . . . 2N.

以上のように構成したので、第１の信号であるＡＭ信号
の受信の場合にはその信号レベルに応じた個数の表示素
子２１，２２．・・・２Ｎ例えば５個で構成した場合０
〜５個の範囲で点灯表示される。With the above configuration, when receiving an AM signal as the first signal, the number of display elements 21, 22 . ...2N For example, if it is composed of 5 pieces, 0
A range of up to 5 lights will be displayed.

また、第２の信号であるＦＭ信号の受信の場合にはその
同調状態が同調点範囲にある場合には各表示素子２１，
２２．・・・２Ｎが全面的に点灯表示され、また、同調
状態が同調点範囲を脱してしかもそれが所定範囲にある
場合にはその同調のずれ方向に対応して同調方向を指示
するように各表示素子２１，２２．・・・２Ｎは少なく
とも１つが選択されて順次点灯表示される。In addition, in the case of receiving the FM signal which is the second signal, if the tuning state is within the tuning point range, each display element 21,
22. ...2N is displayed on the entire surface, and if the tuning state is out of the tuning point range but still within the predetermined range, each display will indicate the tuning direction corresponding to the direction of the tuning deviation. Display elements 21, 22. . . . At least one of 2N is selected and sequentially lit and displayed.

その表示形態はいイつゆる走行型或いは表示移行型とい
う形態で同調方向の指示が行われる。The display format is either a running type or a display transition type, and the tuning direction is instructed.

以上の作用を得るための表示制御回路４は１つの集積回
路で構成されるものであり、この結果、回路のコンパク
ト化、作動の信頼性の確保が達成されるとともに安価に
提供できるものである。The display control circuit 4 for obtaining the above-mentioned effects is composed of one integrated circuit, and as a result, the circuit can be made compact, operation reliability is ensured, and it can be provided at a low cost. .

次に、第２図には前記レベル表示制御回路８の具体的構
成が示されている。Next, FIG. 2 shows a specific configuration of the level display control circuit 8.

図において、電源端子２７は図示しない安定化電源から
電源電圧Ｖｃｃが印加される端子で、この端子２７と接
地間に設けられた分割抵抗２８１．２８２．・・・２８
Ｎ及び２８Ｎｏで基準電圧設定回路３０が構成されてい
る。In the figure, a power supply terminal 27 is a terminal to which a power supply voltage Vcc is applied from a stabilized power supply (not shown), and dividing resistors 281, 282, . ...28
A reference voltage setting circuit 30 is constituted by N and 28No.

この基準電圧設定回路３０で設定される基準電圧と、入
力端子１２に印加されるＡＭ信号出力とは比較器３２１
，３２２．・・・３２Ｎで比較され、各比較器３２１．
３２２ 、・・・３２ＮからＡＭ信号レベルに対応した
順次段階的に高レベルになる出力電圧が出力端子１４１
，１４２．・・・１４Ｎから取り出される。The reference voltage set by this reference voltage setting circuit 30 and the AM signal output applied to the input terminal 12 are determined by a comparator 321.
, 322. . . 32N, each comparator 321 .
322, . . . 32N, the output voltage gradually increases to a high level corresponding to the AM signal level at the output terminal 141.
, 142. ...taken out from 14N.

以上のようにレベル表示制御回路８が構成されているの
で、上記実施例によれば、極めて信頼性の高いＡＭ信号
レベルに対応する制御出力が得られ、各表示素子２１
、２２ 、・・・２Ｎのレベル表示制御は正確かつ安定
化されている。Since the level display control circuit 8 is configured as described above, according to the above embodiment, a control output corresponding to an extremely reliable AM signal level can be obtained, and each display element 21
, 22, . . . 2N level display control is accurate and stable.

次に、第３図には前記方向表示制御回路１０の具体的構
成が示されている。Next, FIG. 3 shows a specific configuration of the direction display control circuit 10.

図において、極性検出回路３４はこの実施例ではＳカー
ブ比較回路で構成され、入力端子１６Ａ、１６Ｂに入力
される比較電圧即ち基準レベル及びＳカーブ信号と、入
力端子２０に入力されるミューテング信号とから前記同
調点信号又は表示方向信号を作る回路で、出力端子３６
１より全点灯信号ともいうべき前者の信号が、また出力
端子３６２より後者の信号がそれぞれ出力される。In the figure, the polarity detection circuit 34 is constituted by an S-curve comparison circuit in this embodiment, and it detects a comparison voltage, that is, a reference level and an S-curve signal inputted to the input terminals 16A and 16B, and a muting signal inputted to the input terminal 20. A circuit for generating the tuning point signal or display direction signal from the output terminal 36.
The former signal, which can be called a full lighting signal, is output from the output terminal 362, and the latter signal is output from the output terminal 362.

分周器３８は例えばクロック信号発生器で構成される発
振器４０の出力クロック信号を計数して２進コードに変
換して出力する回路で、出力端子４２１．４２２．・・
・４２Ｎに現われる符号パルスはデコーダ４４に入力さ
れている。The frequency divider 38 is a circuit that counts the output clock signal of an oscillator 40 constituted by a clock signal generator, converts it into a binary code, and outputs it, and outputs the binary code at output terminals 421, 422.・・・
- The code pulse appearing at 42N is input to the decoder 44.

このデコーダ４４は出力端子４２１．４２２．・・・４
２Ｎからの符号パルスを前記極性検出回路３４の出力表
示方向信号で定まる方向に順次高レベルの表示方向制御
信号に変換する回路で、この表示方向制御信号は出力端
子４６１．４６２．・・・４６Ｎより出力される。This decoder 44 has output terminals 421.422. ...4
This circuit converts the code pulse from 2N into a high-level display direction control signal in the direction determined by the output display direction signal of the polarity detection circuit 34, and this display direction control signal is sent to the output terminals 461, 462. ...Output from 46N.

この出力端子４６１．４６２ 、・・・４６Ｎに現われ
る表示方向制御信号は前記極性検出回路３４の出力端子
３６１に現われる同調点信号とともにＯＲ回路４８１．
４８２．・・・４８Ｎに入力されている。The display direction control signal appearing at the output terminals 461, 462, .
482. ...It is input to 48N.

そして、入力端子１８に人力されるＦＭ信号入力は基準
電源５０で設定される基準電圧と電圧比較器５２で比較
され、この比較出力は前記ＯＲ回路４８１，４８２．・
・・４８Ｎの出力とともにＡＮＤ回路５４１，５４２．
・・・５４Ｎに入力され、出力端子２２１．２２２．・
・・２２Ｎより表示制御出力が発生する。The FM signal input to the input terminal 18 is compared with a reference voltage set by a reference power source 50 by a voltage comparator 52, and the comparison output is output from the OR circuits 481, 482 .・
. . 48N output and AND circuits 541, 542.
...54N, and output terminals 221.222.・
・Display control output is generated from 22N.

以上説明した方向表示制御回路１０の動作原理を第４図
Ａ、Ｂ、Ｃ！を参照して説明する。The operating principle of the direction display control circuit 10 explained above is shown in FIGS. 4A, B, and C! Explain with reference to.

第４図ＡはＳカーブ信号を示し、このＳカーブ信号は比
較電圧ＶＲＢＦとともに前記極性検出回路３４の入力端
子１６Ａ、１６Ｂに入力される。FIG. 4A shows an S-curve signal, which is input to the input terminals 16A and 16B of the polarity detection circuit 34 together with the comparison voltage VRBF.

同調点Ｏを中上・に含む同調点範囲ａ 、 ａ’０”）
検出は、Ｓカーブ信号電圧ＶＳＯと比較電圧ＶＲＥＦと
の差（ｖｓｃ ＶＲＥＦ）が基準設定レベル±■１の
範囲内にあるか否かにより行う。Tuning point range a, a'0" that includes tuning point O in Nakagami)
Detection is performed based on whether the difference between the S-curve signal voltage VSO and the comparison voltage VREF (vsc VREF) is within the range of the reference setting level ±1.

この場合、ｂ 、 ｂ’点の範囲も同様になるので、Ｂ
に示すミューテングが解除されていることを条件にする
ことが必要となり、この実施例ではミューテング入力の
レベルが基準設定レベルｖ３以下であることを条件にし
て判断している。In this case, the ranges of points b and b' are also the same, so B
It is necessary to set the condition that the muting shown in FIG.

また、表示方向は、前記と同様に基準レベルである比較
電圧Ｖ ＲＥＦと８力−ブ信号電圧ｖｓｃとを比較する
ことによって決定される。Further, the display direction is determined by comparing the comparison voltage VREF, which is the reference level, with the 8-power signal voltage vsc, as described above.

例えばＶｓｃ＞ＶＲＥＦの場合には同調方向は周波数の
上昇方向に、また、■ｓｃ≦ＶＲＥＦの場合には前記と
は逆餉に移行することになる。For example, when Vsc>VREF, the tuning direction shifts to the direction of increasing frequency, and when ■sc≦VREF, the tuning direction shifts to the opposite direction.

そして、方向表示範囲はＢに示すＦＭ信号レベルが基準
設定レベルＶ２を超えたとき、同調方向表示が実行され
る。Then, when the FM signal level shown in B in the direction display range exceeds the reference setting level V2, the tuning direction display is executed.

この動作は電圧比較器５２で行われる。This operation is performed by voltage comparator 52.

以上を総合すると、第４図Ｃの下段に示すＥが同調点範
囲で前記表示素子が全点灯する範囲、Ｅの範囲を除くＦ
で示す範囲が同調方向表示のための移行表示範囲となる
。Putting all the above together, E shown in the lower part of FIG.
The range indicated by is the transition display range for displaying the tuning direction.

そして、矢印り、Ｈは同調方向を示している。Further, arrows D and H indicate the tuning direction.

なお、原理的にはＦＭ信号又はミューテング信号のいず
れかを省略しても同様の表示形態を行うことができるが
、移行表示範囲が狭くなる点で前記とは異なっている。In principle, the same display format can be achieved even if either the FM signal or the muting signal is omitted, but the difference is that the transition display range is narrower.

次に、前記表示素子２１，２２．・・・２Ｎの表示形態
を第５図及び第６図を参照にして説明する。Next, the display elements 21, 22 . ...2N display format will be explained with reference to FIGS. 5 and 6.

第５図及び第６図に示す表示形態は５個の表示素子２１
，２２．・・・２５を用いた場合である。The display form shown in FIGS. 5 and 6 has five display elements 21.
, 22. ...25 is used.

第５図に示す表示は、ＦＭ信号受信時であり、Ａは同調
が第４図ＣのＦで示す範囲外に離調している場合で、各
素子２１，２２．・・・２５が消灯している場合である
。The display shown in FIG. 5 is when an FM signal is received, and A is a case where the tuning is out of the range shown by F in FIG. 4, and each element 21, 22 . ...25 is off.

同調状態をある放送局受信のために移行し、第４図０の
Ｆで示す範囲に達すると、同調方向表示が行われ、Ｂｒ
、（いしＦに示すように５つの表示素子２１，２２．・
・・２５の１つが択一的に選択されて順次その表示が移
行、即ち表示素子２１から表示素子２５に向って点灯が
移って行くことにより同調方向が表示される。When the tuning state is shifted to receive a certain broadcasting station and the range shown by F in Figure 4 is reached, the tuning direction is displayed and the Br
, (as shown in block F, five display elements 21, 22.
. . 25 is alternatively selected and its display is sequentially shifted, that is, the lighting is shifted from the display element 21 toward the display element 25, thereby displaying the tuning direction.

そして、同調が第４図ＣのＥで示す範囲に到達すると、
第５図Ｇに示すように５つの表示素子２１，２２．・・
・２５の全部が点灯して同調点範囲にあることが表示さ
れる○ また、同調が周波数の高い方にずれている場合には、表
示形態は表示素子２５から表示素子２１に向って移行し
、同調方向が表示されることになる。Then, when the tuning reaches the range shown by E in Figure 4C,
As shown in FIG. 5G, five display elements 21, 22 .・・・
・All of 25 light up to indicate that the tuning point is within the range. ○ If the tuning is shifted toward higher frequencies, the display form shifts from the display element 25 to the display element 21. , the tuning direction will be displayed.

このようにＦＭ受信時の同調状態及びその方向が光学的
に明確に表示されるので、その確認が容易になるととも
に、最適同調状態の確保が極めて能率化される。In this way, since the tuning state and its direction during FM reception are clearly displayed optically, it becomes easy to check and the optimum tuning state can be ensured extremely efficiently.

第６図に示す表示は、ＡＭ受信時におけるＡＭ信号強度
に応じた表示形態を示し、表示素子２１゜２２、・・・
２Ｎの点灯個数で強度レベルが確認されるものである。The display shown in FIG. 6 shows a display form according to the AM signal strength during AM reception, and the display elements 21, 22, . . .
The intensity level is confirmed by the number of lighted lights of 2N.

以上説明した第５図及び第６図に示す表示形態はスイッ
チ等の切換手段を用いることなく、それぞれのＡＭ又は
ＦＭ信号受信時に自動的に選択されるものであるから、
最適受信状態の確保のための操作は同調操作のみとなり
、極めて容易化されるものである。The display formats shown in FIGS. 5 and 6 described above are automatically selected when each AM or FM signal is received, without using any switching means such as a switch.
The only operation required to ensure optimal reception conditions is the tuning operation, which is extremely simplified.

次に、第７図には前記表示制御回路４の具体的実施例が
示されている。Next, a specific embodiment of the display control circuit 4 is shown in FIG.

第７図において、第１図ないし第３図に示す回路と対応
する部分には同一符号を付し、その説明を簡略化する。In FIG. 7, parts corresponding to the circuits shown in FIGS. 1 to 3 are given the same reference numerals to simplify the explanation thereof.

第７図において、極性検出回路３４は、定電流回路５６
２．５６４．５６６．５６８、比較器５７０．５７２，
５７４、トランジスタ５７６゜５７８．５８０．５８２
．５８４、ダイオード５８６．５８８、及び抵抗５９０
，５９２，５９４゜５９６．５９８，６００，６０２，
６０４，６０６゜６０８．６１０で構成されている。In FIG. 7, the polarity detection circuit 34 includes a constant current circuit 56
2.564.566.568, comparator 570.572,
574, transistor 576°578.580.582
．． 584, diode 586, 588, and resistor 590
,592,594゜596.598,600,602,
It is composed of 604,606°608.610.

抵抗５９０゜５９２．５９４，５９６，５９８で比較電
圧を設定する基準電圧設定回路６２０が構成され、抵抗
５９２で下限範囲、抵抗５９２．５９４で同調点範囲及
び抵抗５９２，５９４，５９６で土埃範囲がそれぞれ設
定されている。A reference voltage setting circuit 620 that sets a comparison voltage is configured by resistors 590°592, 594, 596, and 598.The resistor 592 sets the lower limit range, the resistor 592.594 sets the tuning point range, and the resistor 592, 594, and 596 sets the dust range. Each is set.

抵抗５９０は外部端子６１２，６１３に接続される外付
けの可変抵抗で、同調点表示範囲の微調整用に利用され
、表示の高精度化が図られる。A resistor 590 is an external variable resistor connected to external terminals 612 and 613, and is used for fine adjustment of the tuning point display range, thereby achieving high display accuracy.

トランジスタ５８０゜５８２．５８４は比較器５７０．
５７２．５７４の出力（Ｈ，Ｌレベル）でスイッチング
するスイッチング用トランジスタで、定電流回路５６６
゜５６８の出力端子側にコレクタが接続されてワイヤー
ドＯＲ回路が構成されている。Transistors 580.582.584 are comparators 570.584 and 580.582.584.
Constant current circuit 566 is a switching transistor that switches based on the output (H, L level) of 572.574.
A collector is connected to the output terminal side of 568 to form a wired OR circuit.

前記定電流回路５６６．５６８には制御用トランジスタ
６１４を介して定電圧回路６１６の出力が給電され、前
記トランジスタ６１２のベースコレクタ間には定電流回
路６１７が挿入されて、動作の安定化が図られている。The output of the constant voltage circuit 616 is supplied to the constant current circuits 566 and 568 through the control transistor 614, and a constant current circuit 617 is inserted between the base and collector of the transistor 612 to stabilize the operation. It is being

そして、前記定電圧回路６１６は電源端子６１８の印加
電圧ＶＯＯか変動しても定電圧出力を維持する回路で、
トランジスタ６２２．６２３．６２４．６２６、ツェナ
ダイオード６２８及び抵抗６３０，６３２から構成され
ている。The constant voltage circuit 616 is a circuit that maintains a constant voltage output even if the voltage VOO applied to the power supply terminal 618 changes,
It is composed of transistors 622, 623, 624, and 626, a Zener diode 628, and resistors 630 and 632.

ミューテング検出回路６３４はミューテング信号レベル
を検出する回路で、トランジスタ６３６、抵抗６３８．
６４０から構成され、トランジスタ６３６のコレクタは
前記定電流回路５６６の出力側に接続されてワイヤード
ＯＲ回路が構成されている。The muting detection circuit 634 is a circuit that detects the muting signal level, and includes a transistor 636, a resistor 638 .
The collector of the transistor 636 is connected to the output side of the constant current circuit 566 to form a wired OR circuit.

そして、定電流回路５６６の同調点信号出力はＯＲ回路
２４１，２４２．・・・２４５に入力されている。The tuning point signal output of the constant current circuit 566 is output from the OR circuits 241, 242 . ...245 is input.

従って、ミューテング検出回路６３４がミューテング信
号入力の所定レベル■３以下でオフしている場合のみ、
ＯＲ回路２４１，２４２゜・・・２４５に前記定電流回
路５６６の出力が供給される。Therefore, only when the muting detection circuit 634 is turned off at a predetermined level of the muting signal input (■3) or lower,
The output of the constant current circuit 566 is supplied to the OR circuits 241, 242°, . . . , 245.

クロック信号発生器４０には外部端子６４２を介してコ
ンデンサ６４４及び抵抗６４６が接続され、このコンデ
ンサ６４４及び抵抗６４６の値で発生するクロック信号
の発生周期が調整される。A capacitor 644 and a resistor 646 are connected to the clock signal generator 40 via an external terminal 642, and the generation period of the clock signal generated is adjusted by the values of the capacitor 644 and resistor 646.

このクロック信号発生器４０は前記定電圧回路６１６で
駆動されるが、その作動はＦＭ信−ｅレベル検出回路６
４８のスイッチング出力で制御される。This clock signal generator 40 is driven by the constant voltage circuit 616, and its operation is controlled by the FM signal-e level detection circuit 616.
It is controlled by 48 switching outputs.

なお、この出力で前記トランジスタ６１４のスイッチン
グ制御も行われるようになっている。Note that this output also controls the switching of the transistor 614.

ＦＭ信号レベル検出回路６４８は、前記電圧比較器５２
、トランジスタ６５２，６５４及び抵抗６５６．６５８
，６６０，６６２，６６４，６６６で構成され、抵抗６
５６，６５８で基準設定レベル■２を設定する基準電圧
設定電源５０が構成されている。The FM signal level detection circuit 648 is connected to the voltage comparator 52.
, transistors 652, 654 and resistors 656, 658
, 660, 662, 664, 666, and resistor 6
56 and 658 constitute a reference voltage setting power supply 50 that sets the reference setting level (2).

トランジスタ６５２．６５４は前記比較器６５０の出力
でスイッチングするトランジスタで、トランジスタ６５
２のスイッチング即ちオフによって前記クロック信号発
生回路４０の作動が確保され、また、トランジスタ６５
４のスイッチング即ちオフによって前記トランジスタ６
１４の作動が確保される。Transistors 652 and 654 are transistors that are switched by the output of the comparator 650, and the transistors 65
The operation of the clock signal generating circuit 40 is ensured by switching off the transistor 65.
4 by switching off the transistor 6.
14 operation is ensured.

従って、ＦＭ信号レベルが第４図Ｂに示す基準設定レベ
ルＶ２以下に収って、比較？５６５０の■−■レベル出
力でトランジスタ６５２６５４がオン状態に成ると、ク
ロック信号発生器４０の作動が停止されるとともに、ト
ランジスタ６１４のオン状態で定電流回路５６６．５６
８への給電は停止され、かつデコーダ４４への給電をも
停止されることになる。Therefore, the FM signal level falls below the reference setting level V2 shown in FIG. When the transistor 652654 is turned on by the ■-■ level output of the transistor 5650, the operation of the clock signal generator 40 is stopped, and when the transistor 614 is turned on, the constant current circuit 566.56 is turned on.
The power supply to the decoder 8 is stopped, and the power supply to the decoder 44 is also stopped.

デコーダ４４の給電停止りはＦＭ信号レベルによって制
御されることから、実質上第３図に示すＡＮＤ回路５４
１，５４２゜・・・５４５の機能が達成されている。Since the power supply stop of the decoder 44 is controlled by the FM signal level, the AND circuit 54 shown in FIG.
1,542°...545 functions have been achieved.

デコーダ４４は８個のＡＮＤ回路６６８，６７０゜６７
２．６７４．６７６．６７８．６８０，６８２で構成さ
れ、このデコーダ４４には前記定電流回路５６８の同調
方向信号出力が直接入力されるとともにインバータ６８
４を介して入力され、かつ分周器３８の符号パルスが入
ノＪされている。The decoder 44 consists of eight AND circuits 668, 670°67
2.674.676.678.680, 682, the tuning direction signal output of the constant current circuit 568 is directly input to this decoder 44, and the inverter 68
4, and the code pulse of the frequency divider 38 is also input.

分周器３８は３つのフリップフロップ回路６８６゜６８
８．６９０及びＡＮＤ回路６９２からなる加算型の６進
カウンタで構成されている。The frequency divider 38 consists of three flip-flop circuits 686°68
8.690 and an AND circuit 692.

５つの表示素子２１，２２．・・・２５に対し６進カウ
ンタ出力を採用することから、１回の点灯の後、１回休
止した後間点灯することになり、１つの表示から次の表
示までの間隔が設けられるため表示の明確性が図られて
いる。Five display elements 21, 22. ...Since a hexadecimal counter output is used for 25, it will turn on once, pause once, and then turn on for a while, and there will be an interval between one display and the next display. Clarity is being sought.

そして、出力端子６１ 、６２ 、・・・６５にはアノ
ードが抵抗６９４，６９６，６９８，７００゜７０２を
介して電源端子７０４に接続された表示素子２１．２２
．・・・２５のカンードが接続されている。The output terminals 61 , 62 , . . . , 65 have display elements 21 , 22 whose anodes are connected to a power supply terminal 704 via resistors 694 , 696 , 698 , 700° 702 .
．． ...25 candos are connected.

なお、端子７０６は接地端子である。以上のように構成
したので、上記実施例によれば、表示素子２１，２２．
・・・２５例えばＬＥＤは、ＡＭ信号受信時には信号強
度に対応する個数のＬＥＤが点灯され、また、ＦＭ信号
受信時には同調状態及びその同調方向が表示されること
になる。Note that the terminal 706 is a ground terminal. With the above configuration, according to the above embodiment, the display elements 21, 22 .
...25 For example, when an AM signal is received, a number of LEDs corresponding to the signal strength are lit, and when an FM signal is received, the tuning state and the tuning direction are displayed.

このため、その表示を確認しつつダイヤルを操作して最
適同調状態を確保することが極めて容易になる。Therefore, it is extremely easy to operate the dial while checking the display to ensure optimal tuning.

特に、指示計器による場合に比較し、専有面積が小さく
しても、光学的表示であるため見易いものである。In particular, even if the area occupied is smaller than that of an indicator, it is easy to see because it is an optical display.

また、その作動は極めて信頼性が高く、誤動作の生じな
いしかも高精度の形態表示が可能となっている。In addition, its operation is extremely reliable, preventing malfunctions and enabling highly accurate form display.

以上説明したようにこの発明によれば、第１の信号のレ
ベル表示と第２の信号の同調表示を１組の複数の表示素
子を併用するため表示の効率化を図ることができ、第１
の信号の場合には点灯する表示素子の個数に応じて同調
操作を行って最適な同調状態を得ることができ、第２の
信号の場合には同調状態にある場合、表示素子の全部を
点灯させ、同調状態と離調状態とを明確に区別するとと
もに、同調範囲から所定範囲だけずれている場合にはそ
の同調方向に応じて順次点滅させて同調方向を表示でき
るので、最適な同調状態を容易に得ることができる。As explained above, according to the present invention, the level display of the first signal and the synchronization display of the second signal are simultaneously used in one set of a plurality of display elements.
In the case of the second signal, the optimum tuning state can be obtained by performing a tuning operation according to the number of display elements to be lit, and in the case of the second signal, all of the display elements are turned on when they are in the tuning state. In addition to clearly distinguishing between the tuned state and the detuned state, if the tuning range is out of tune by a predetermined range, the tuning direction can be displayed by blinking sequentially according to the tuning direction, so the optimal tuning state can be determined. can be obtained easily.

しかも、この発明によれば、第１の信号の場合、その信
号レベルと段階的に設定した基準電圧とを比較してレベ
ル表示を行い、第２の信号ではＳカーブ信号入力と基準
電圧との比較に同調信号レベルによる制御を加えて同調
表示及び同調方向表示を行うため、表示動作は極めて信
頼性が高く、精度の高い表示ができ、正確な同調状態を
得ることができる。Furthermore, according to the present invention, in the case of the first signal, the level is displayed by comparing the signal level with the reference voltage set in stages, and in the case of the second signal, the level is displayed by comparing the signal level with the reference voltage set in stages, and in the case of the second signal, the level is displayed by comparing the signal level with the reference voltage set stepwise. Since tuning display and tuning direction display are performed by adding control based on the tuning signal level to the comparison, the display operation is extremely reliable, highly accurate display is possible, and accurate tuning status can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の表示制御回路の実施例を示すブロッ
ク図、第２図はレベル表示制御回路の具体的構成を示す
回路図、第３図は方向表示制御回路のブロック図、第４
図は動作原理を示す説明図、第５図及び第６図は表示形
態を示す説明図、第７図は表示制御回路の具体的実施例
を示す回路図である。 ２１．２２．・・・２Ｎ・・・・・・表示素子、４・・
・・・・同調表示制御回路、３４・・・・・・極性検出
回路、３８・・・・・・分周器、４０・・・・・・発振
器、４４・・・・・・デコーダ。FIG. 1 is a block diagram showing an embodiment of the display control circuit of the present invention, FIG. 2 is a circuit diagram showing a specific configuration of the level display control circuit, FIG. 3 is a block diagram of the direction display control circuit, and FIG.
FIG. 5 is an explanatory diagram showing the operating principle, FIGS. 5 and 6 are explanatory diagrams showing display forms, and FIG. 7 is a circuit diagram showing a specific example of the display control circuit. 21.22. ...2N...Display element, 4...
... Tuning display control circuit, 34 ... Polarity detection circuit, 38 ... Frequency divider, 40 ... Oscillator, 44 ... Decoder.

Claims (1)

【特許請求の範囲】[Claims] １ 複数の分圧抵抗で段階的に基準電圧を設定する電圧
設定回路と、この電圧設定回路で個別に設定される基準
電圧と第１の信号のレベルとを比較しレベル表示出力を
発生する電圧比較器と、クロック信号を発生するクロッ
ク信号発生器と、このクロック信号発生器の出力クロッ
ク信号を分周して所定数の符号パルスを発生する分局器
と、Ｓカーブ信号入力と基準電圧とを比較して第２の信
号の同調状態を検出しこの同調状態が同調点近傍の同調
点範囲にある場合には同調点信号を発生し、前記同調点
範囲を脱している場合には同調方向信号を発生する同調
検出回路と、この同調検出回路から同調方向信号が入力
されるとともに前記分局器の出力符号パルスが入力され
、同調方向信号に応動して順次変更される同調方向表示
制御信号を発生するデコーダと、このデコーダの出力又
は前記同調検出回路の出力同調点信号を発生する論理回
路と、前記同調状態を検出し前記論理回路が出力を発生
する制御範囲を設定する制御手段とを具備し、複数を１
組として構成される表示素子を前記第１の信号のレベル
に応じて点灯状態に制御し、第２の信号が同調状態にあ
る場合にはその全部を点灯状態に制御し、且つ同調範囲
を一定範囲でずれている場合には同調方向表示制御信号
に応じて前記表示素子を選択して順次点滅させ同調方向
を表示することを特徴とする表示制御回路〇1. A voltage setting circuit that sets a reference voltage in stages using multiple voltage dividing resistors, and a voltage that generates a level display output by comparing the reference voltage individually set by this voltage setting circuit with the level of the first signal. A comparator, a clock signal generator that generates a clock signal, a divider that frequency divides the output clock signal of the clock signal generator to generate a predetermined number of code pulses, and an S curve signal input and a reference voltage. The tuning state of the second signal is detected by comparison, and if the tuning state is within a tuning point range near the tuning point, a tuning point signal is generated, and if it is out of the tuning point range, a tuning direction signal is generated. a tuning detection circuit that generates a tuning direction signal, and a tuning direction signal is input from the tuning detection circuit, and an output code pulse of the branching unit is inputted, and a tuning direction display control signal that is sequentially changed in response to the tuning direction signal is generated. a logic circuit that generates an output of the decoder or an output tuning point signal of the tuning detection circuit, and a control means that detects the tuning state and sets a control range within which the logic circuit generates an output. , plural to 1
The display elements configured as a set are controlled to be lit according to the level of the first signal, and when the second signal is in the tuned state, all of them are controlled to be lit, and the tuning range is kept constant. A display control circuit characterized in that when the deviation is within the range, the display element is selected in accordance with a tuning direction display control signal and blinks sequentially to display the tuning direction.