JPS584291B2 - 計量方式 - Google Patents
計量方式Info
- Publication number
- JPS584291B2 JPS584291B2 JP12924381A JP12924381A JPS584291B2 JP S584291 B2 JPS584291 B2 JP S584291B2 JP 12924381 A JP12924381 A JP 12924381A JP 12924381 A JP12924381 A JP 12924381A JP S584291 B2 JPS584291 B2 JP S584291B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- weight
- combination code
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G19/00—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups
- G01G19/22—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for apportioning materials by weighing prior to mixing them
- G01G19/34—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for apportioning materials by weighing prior to mixing them with electrical control means
- G01G19/346—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for apportioning materials by weighing prior to mixing them with electrical control means involving comparison with a reference value
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Sorting Of Articles (AREA)
- Basic Packing Technique (AREA)
- Container Filling Or Packaging Operations (AREA)
Description
【発明の詳細な説明】
本発明は、根菜、野菜或は紡績用チーズ等の如き塊状物
品を設定個数(箱詰個数)且つ設定重量になる如く計量
する方式であって、その目的とするところは、品物の単
重のバラツキに左右されず、任意に設定された数量でそ
の総重量を許容誤差範囲内に収める計量方式に関するも
のである。
品を設定個数(箱詰個数)且つ設定重量になる如く計量
する方式であって、その目的とするところは、品物の単
重のバラツキに左右されず、任意に設定された数量でそ
の総重量を許容誤差範囲内に収める計量方式に関するも
のである。
従来、所定個数の品物が1つの箱に箱詰された場合、中
に入っている品物の1個当たりの重量(以下、単重と称
す)にバラツキがあれば個々の箱の総重量もバラツクも
のであって、この種の箱詰作業では常に箱毎の総重量の
バラツキが問題になる。
に入っている品物の1個当たりの重量(以下、単重と称
す)にバラツキがあれば個々の箱の総重量もバラツクも
のであって、この種の箱詰作業では常に箱毎の総重量の
バラツキが問題になる。
従って、その対策として箱詰数量を加減して総重量を合
わせるか、又は、単重差を利用して品物の入れ替え作業
を行ない総重量を合わせている。
わせるか、又は、単重差を利用して品物の入れ替え作業
を行ない総重量を合わせている。
しかし、前者の方法では往々にして箱詰個数が規制され
、後者の方法では品物の入れ替え作業が非常に難かしく
、いずれにしても手作業で非常に手間の掛かる作業であ
り、しかも総重量にバラツキが生じることは避けられな
い。
、後者の方法では品物の入れ替え作業が非常に難かしく
、いずれにしても手作業で非常に手間の掛かる作業であ
り、しかも総重量にバラツキが生じることは避けられな
い。
従って、絶えず入れ目(プラス目)の重量にて取引され
ている為、入れ目損失は相当な額となっている。
ている為、入れ目損失は相当な額となっている。
また、1箱当たりの箱詰個数が多い場合、1回の組合せ
演算で所定個数、所定重量の計量を行なうには精度的に
見て組合せ演算に要する品物の個数は(1.5〜2)n
個必要となり、箱詰個数(n)は品物により変化する為
、この組合せ演算のプログラムを組むには電気回路的に
も、計量装置、搬入・搬出装置等の機構的にも複雑、か
つ、高価となり事実上不可能である。
演算で所定個数、所定重量の計量を行なうには精度的に
見て組合せ演算に要する品物の個数は(1.5〜2)n
個必要となり、箱詰個数(n)は品物により変化する為
、この組合せ演算のプログラムを組むには電気回路的に
も、計量装置、搬入・搬出装置等の機構的にも複雑、か
つ、高価となり事実上不可能である。
本発明は前記従来の欠点に鑑みこれを改良除去したもの
で、前記手作業を自動的に処理し、単重差を利用して所
定の詰合せ数量で、しかも総重量の入れ目を極力零に近
づけるようにし、もって、省力化、損失の減少、迅速な
箱詰化を得るようにしたものである。
で、前記手作業を自動的に処理し、単重差を利用して所
定の詰合せ数量で、しかも総重量の入れ目を極力零に近
づけるようにし、もって、省力化、損失の減少、迅速な
箱詰化を得るようにしたものである。
以下、本発明の構成を図面について説明すると次の通り
である。
である。
第1図に於いて、1は第1コンベアー、2は振分け用の
第2コンベアー、3は両コンペアー、1,2の中間に設
置した第1計量器であって、品物は適当な移動手段(図
示せず)を介して第1コンベアー1から第1計量器3へ
送られ、その重量が計量され、その後に前記移動手段に
よって第2コンベアー2に送られる。
第2コンベアー、3は両コンペアー、1,2の中間に設
置した第1計量器であって、品物は適当な移動手段(図
示せず)を介して第1コンベアー1から第1計量器3へ
送られ、その重量が計量され、その後に前記移動手段に
よって第2コンベアー2に送られる。
4は許容誤差重量以外の品物を排出する排出器、5はプ
ラス目の許容誤差重量を有する品物を排出する排出器、
6はマイナス目の許容誤差重量を有する品物を排出する
排出器であって、いずれも例えばエアーシリンダ一式の
ものを用い、第2コンベアー2の走行方向に沿って直交
状に動作するように設けてある。
ラス目の許容誤差重量を有する品物を排出する排出器、
6はマイナス目の許容誤差重量を有する品物を排出する
排出器であって、いずれも例えばエアーシリンダ一式の
ものを用い、第2コンベアー2の走行方向に沿って直交
状に動作するように設けてある。
7は許容誤差重量以外の品物を排出する排出コンベアー
、8はプラス目の許容誤差重量を有する品物を第2計量
器9へ送るプラスライン・コンベアー、10はマイナス
目の許容誤差重量を有する品物を第3計量器11へ送る
マイナスライン・コンベアーであって、いずれも第2コ
ンベアー2の側面に直交状に、且つ、排出器4,5.6
に対向して設けてある。
、8はプラス目の許容誤差重量を有する品物を第2計量
器9へ送るプラスライン・コンベアー、10はマイナス
目の許容誤差重量を有する品物を第3計量器11へ送る
マイナスライン・コンベアーであって、いずれも第2コ
ンベアー2の側面に直交状に、且つ、排出器4,5.6
に対向して設けてある。
12は第2計量器9にて計量された品物をストツクする
為のプラスライン・ストツクコンベアー、13は同様に
第3計量器11にて計量された品物をストックする為の
マイナスライン・ストックコンベアーである。
為のプラスライン・ストツクコンベアー、13は同様に
第3計量器11にて計量された品物をストックする為の
マイナスライン・ストックコンベアーである。
1・4はプラスライン・ストックコンベアー12上の品
物を集積コンベアー15上に排出する排出器、16は同
様にマイナスライン・ストックコンベアー13上の品物
を集積コンベアー15上に排出する排出器である。
物を集積コンベアー15上に排出する排出器、16は同
様にマイナスライン・ストックコンベアー13上の品物
を集積コンベアー15上に排出する排出器である。
17はシュート、18はシュート17の下位に、例えば
コンベアー(図示せず)によって選ばれて来る箱である
。
コンベアー(図示せず)によって選ばれて来る箱である
。
第2図に於いて、19は第1計量器3の出力を入力とす
る選別回路であって、平均単重入力x及び許容誤差入力
lとでもって品物の重量が箱詰重量を箱詰個数で除した
平均単重xよりもプラス目(誤差重量零を含む)、又は
マイナス目の許容誤差内にあるか、或いは許容誤差外に
あるかの3種の選別を行なうものである。
る選別回路であって、平均単重入力x及び許容誤差入力
lとでもって品物の重量が箱詰重量を箱詰個数で除した
平均単重xよりもプラス目(誤差重量零を含む)、又は
マイナス目の許容誤差内にあるか、或いは許容誤差外に
あるかの3種の選別を行なうものである。
そして、選別結果によって、選別回路19から排出器4
,5,6を動作させて第2コンベアー2上の品物を該当
するコンベアー7、8、10上へ排出するようにしてあ
る。
,5,6を動作させて第2コンベアー2上の品物を該当
するコンベアー7、8、10上へ排出するようにしてあ
る。
20.21は各々第2、第3計量器9,11の誤差重量
信号をBCDコードに変換するA−D変換器であって、
各々の出力をプラス側レジスター22、マイナス側レジ
スター23に接続する。
信号をBCDコードに変換するA−D変換器であって、
各々の出力をプラス側レジスター22、マイナス側レジ
スター23に接続する。
両レジスター22,23は各々4個分のデーターを記憶
する容量があり、各データーを演算回路24に接続して
ある。
する容量があり、各データーを演算回路24に接続して
ある。
25は箱詰個数設定部であって、例えばダイヤル式、押
釦式等により1箱に5個、10個又は20個等の如く1
箱に詰める個数を設定する為のものである。
釦式等により1箱に5個、10個又は20個等の如く1
箱に詰める個数を設定する為のものである。
従って、箱詰個数を設定すれば総重量が決定される。
26は箱詰個数設定部25の出力を入力とする組合せコ
ード演算回数設定回路であって、箱詰個数設定部25に
て箱詰個数が設定され、その出力によりプラス側、マイ
ナス側レジスター22,23の計8個のコードのうち5
個組合せコード演算を何回、4個組合せコード演算を何
回、又3個組合せコード演算を何回行なうべきかを決定
する為のものである。
ード演算回数設定回路であって、箱詰個数設定部25に
て箱詰個数が設定され、その出力によりプラス側、マイ
ナス側レジスター22,23の計8個のコードのうち5
個組合せコード演算を何回、4個組合せコード演算を何
回、又3個組合せコード演算を何回行なうべきかを決定
する為のものである。
つまり、第4図の表に示したように箱詰個数が3個以上
の整数に対しては5、4、3個を組合わす事により得ら
れるから、例えば22個の場合、5個組合せコード演算
回数は3回、4個組合せコード演算回数は1回、そして
、3個組合せコード演算回数は1回各々行なえば良いと
決定される。
の整数に対しては5、4、3個を組合わす事により得ら
れるから、例えば22個の場合、5個組合せコード演算
回数は3回、4個組合せコード演算回数は1回、そして
、3個組合せコード演算回数は1回各々行なえば良いと
決定される。
尚、コードとは、前記プラス側、マイナス側レジスター
22,23の各4個の容量に対してX1、X2、X3、
X4、X5、X6、X7、X8で付した番号であって誤
差重量そのものを表わしているものではない。
22,23の各4個の容量に対してX1、X2、X3、
X4、X5、X6、X7、X8で付した番号であって誤
差重量そのものを表わしているものではない。
また、前記組合せコード演算回数とは、今、両レジスタ
ー22,23の記憶容量が合計8個分設けてあるから、
5個の組合せは(X1+X2+X3+X4+X5)、(
X1+X2+X3+X4+X6)、(X1+X2+X3
+X4+X7)、・・・・・・(X4+X5+X6+X
7+X8)の如く計56通りの組合せが存在し、5個組
合せコード演算回数が3回の場合は前記56通りの演算
を1回としてこれを3回行なうということであり、他の
4個組合せコード演算回数及び3個組合せコード演算回
数も、70通り、56通りの各演算を1回として回数分
だけ行なうということである。
ー22,23の記憶容量が合計8個分設けてあるから、
5個の組合せは(X1+X2+X3+X4+X5)、(
X1+X2+X3+X4+X6)、(X1+X2+X3
+X4+X7)、・・・・・・(X4+X5+X6+X
7+X8)の如く計56通りの組合せが存在し、5個組
合せコード演算回数が3回の場合は前記56通りの演算
を1回としてこれを3回行なうということであり、他の
4個組合せコード演算回数及び3個組合せコード演算回
数も、70通り、56通りの各演算を1回として回数分
だけ行なうということである。
27は5個組合せコード演算回数制御部、28は4個組
合せコード演算回数制御部、29は3個組合せコード演
算回数制御部であって、各々、次の通りに構成してある
。
合せコード演算回数制御部、29は3個組合せコード演
算回数制御部であって、各々、次の通りに構成してある
。
つまり、5個組合せコード演算回数制御部27は、56
通りの組合せ回路から成る5個組合せコード回路271
の出力をAND回路272の入力に接続する。
通りの組合せ回路から成る5個組合せコード回路271
の出力をAND回路272の入力に接続する。
そして、5個組合せコード演算回数検出回路273の出
力及び組合せコード演算回数設定回路26の出力を一致
回路274の入力に各々接続し、その出力をNOT回路
275に接続し、その出力をAND回路272及びAN
D回路276の各入力に接続する。
力及び組合せコード演算回数設定回路26の出力を一致
回路274の入力に各々接続し、その出力をNOT回路
275に接続し、その出力をAND回路272及びAN
D回路276の各入力に接続する。
また、4個組合せコード演算回数制御部28及び3個組
合せコード演算回数制御部29も同様に、各々70通り
、56通りの組合せ回路から成る4個組合せコード回路
281、3個組合せコード回路291の出力を各々、A
ND回路282,292の入力に接続する。
合せコード演算回数制御部29も同様に、各々70通り
、56通りの組合せ回路から成る4個組合せコード回路
281、3個組合せコード回路291の出力を各々、A
ND回路282,292の入力に接続する。
そして、組合せコード演算回数設定回路26の出力と4
個組合せコード演算回数検出回路283の出力、3個組
合せコード演算回数検出回路293の出力とを対応する
一致回路284,294の入力に接続し、これらの各出
力をNOT回路285,295に接続し、それらの各出
力をAND回路282,286及びAND回路292,
296の各入力に対応接続する。
個組合せコード演算回数検出回路283の出力、3個組
合せコード演算回数検出回路293の出力とを対応する
一致回路284,294の入力に接続し、これらの各出
力をNOT回路285,295に接続し、それらの各出
力をAND回路282,286及びAND回路292,
296の各入力に対応接続する。
そして、前記各AND回路272,282,292の出
力をOR回路30の入力に接続し、その出力を演算回路
24に接続すると共にAND回路31の1方に入力に接
続する。
力をOR回路30の入力に接続し、その出力を演算回路
24に接続すると共にAND回路31の1方に入力に接
続する。
1方、5個組合せコード演算回数制御部27の一致回路
274の出力を4個組合せコード演算回数制御部28の
AND回路282と3個組合せコード演算回数制御部2
9のAND回路292とNAND回路32との各入力に
並列接続し、4個組合せコード演算回数制御部28の一
致回路284の出力を3個組合せコード演算回数制御部
29のAND回路292とNAND 回路32との各
入力に並列接続し、更に、3個組合せコード演算回数制
御部29の一致回路294の出力をNAND回路32の
入力に接続する。
274の出力を4個組合せコード演算回数制御部28の
AND回路282と3個組合せコード演算回数制御部2
9のAND回路292とNAND回路32との各入力に
並列接続し、4個組合せコード演算回数制御部28の一
致回路284の出力を3個組合せコード演算回数制御部
29のAND回路292とNAND 回路32との各
入力に並列接続し、更に、3個組合せコード演算回数制
御部29の一致回路294の出力をNAND回路32の
入力に接続する。
前記、各組合せコード演算回数検出回路273,283
,293は演算回数をカウントし、このカウント出力と
組合せコード演算回数設定回路26からの各組合せコー
ド演算回数の出力とを対応する一致回路274,284
,294で比較し、両出力が一致した時、各一致回路2
74,284,294の出力は「H」レベルとなる。
,293は演算回数をカウントし、このカウント出力と
組合せコード演算回数設定回路26からの各組合せコー
ド演算回数の出力とを対応する一致回路274,284
,294で比較し、両出力が一致した時、各一致回路2
74,284,294の出力は「H」レベルとなる。
そして、一致しない時、出力は「L」レベルとなる。
また、組合せコード演算回数設定回路26からの出力が
零回の出力、つまり、演算を行なわなくても良いという
出力があれば、該当する一致回路274,284,29
4の出力は「H」レベルとなるように構成してある。
零回の出力、つまり、演算を行なわなくても良いという
出力があれば、該当する一致回路274,284,29
4の出力は「H」レベルとなるように構成してある。
33は箱詰開始信号aを記憶する為の記憶回路であって
、セット入力Sにこの信号aを接続し、リセット入力R
に前記NAND回路32の出力を接続する。
、セット入力Sにこの信号aを接続し、リセット入力R
に前記NAND回路32の出力を接続する。
そして,この記憶回路33のQ出力をAND回路34の
1方の入力に接続すると共に、微分回路35を介して,
前記各5個、4個、3個組合せコード演算回数検出回路
273,283,293と後述の第2レジスター60の
各リセット入力に並列接続する。
1方の入力に接続すると共に、微分回路35を介して,
前記各5個、4個、3個組合せコード演算回数検出回路
273,283,293と後述の第2レジスター60の
各リセット入力に並列接続する。
AND回路34の他方の入力にプラス側、マイナス側レ
ジスター22、23からの記憶満タン信号bを接続する
。
ジスター22、23からの記憶満タン信号bを接続する
。
36はAND回路34の出力を入力とする微分回路、3
7は各回演算終了信号cを記憶する記憶回路であって、
そのセット入力sに微分回路36の出力を接続し、リセ
ット入力Rに各回演算終了信号cを接続する。
7は各回演算終了信号cを記憶する記憶回路であって、
そのセット入力sに微分回路36の出力を接続し、リセ
ット入力Rに各回演算終了信号cを接続する。
そして、そのQ出力を微分回路38を介してAND回路
39,40の各入力に接続すると共にNOT回路41を
介して記憶回路42のリセット入力Rに並列接続し、他
方の■出力をAND回路43,44の各入力に並列接続
すると共に微分回路45を介してAND回路46及び各
5個、4個、3個組合せコード演算回数制御部27,2
8,29の各AND回路276,286,296の各入
力に並列接続する。
39,40の各入力に接続すると共にNOT回路41を
介して記憶回路42のリセット入力Rに並列接続し、他
方の■出力をAND回路43,44の各入力に並列接続
すると共に微分回路45を介してAND回路46及び各
5個、4個、3個組合せコード演算回数制御部27,2
8,29の各AND回路276,286,296の各入
力に並列接続する。
前記、微分回路35は記憶回路33のQ出力が「L」か
ら「H」レベルに変化した時に「H」レベルのトリガパ
ルスを出し、微分回路36はAND回路34の出力が「
H」レベルに変化した時に「L」レベルのトリガパルス
を出し、微分回路38及び微分回路46は記憶回路37
のQ出力及びQ出力が「H」レベルになった時に各々「
H」レベルになった時に各々「H」レベルのトリガパル
スを出すように各々構成してある(第3図参照)47は
最終総重量の許容誤差重量を除いた各途中に於ける組合
せコード演算(例えば、5個組合せコード演算の場合、
56通りの組合せコード演算)が終了した時の許容誤差
重量を設定する為の中間許容誤差重量設定回路、48は
全ての組合せコード演算が終了した時の最終総重量に対
する総許容誤差重量を設定する為の総許容誤差重量設定
回路であって、後者に於ける許容誤差重量は前者のそれ
よりも小さく設定してある。
ら「H」レベルに変化した時に「H」レベルのトリガパ
ルスを出し、微分回路36はAND回路34の出力が「
H」レベルに変化した時に「L」レベルのトリガパルス
を出し、微分回路38及び微分回路46は記憶回路37
のQ出力及びQ出力が「H」レベルになった時に各々「
H」レベルになった時に各々「H」レベルのトリガパル
スを出すように各々構成してある(第3図参照)47は
最終総重量の許容誤差重量を除いた各途中に於ける組合
せコード演算(例えば、5個組合せコード演算の場合、
56通りの組合せコード演算)が終了した時の許容誤差
重量を設定する為の中間許容誤差重量設定回路、48は
全ての組合せコード演算が終了した時の最終総重量に対
する総許容誤差重量を設定する為の総許容誤差重量設定
回路であって、後者に於ける許容誤差重量は前者のそれ
よりも小さく設定してある。
49は全組合せコード演算のうち、最終回の演算の開始
を検出する最終演算検出回路である。
を検出する最終演算検出回路である。
そして、この最終演算検出回路49の出力をAND回路
50の1方の入力に接続すると共に、NOT回路51を
介してAND回路52の1方の入力に並列接続する。
50の1方の入力に接続すると共に、NOT回路51を
介してAND回路52の1方の入力に並列接続する。
他方、中間許容誤差重量設定回路47の出力をAND回
路52の他方の入力に接続し、総許容誤差重量設定回路
48の出力をAND回路50の他方の入力に接続し、こ
れら両AND回路50,52の各出力をOR回路53の
入力に接続する。
路52の他方の入力に接続し、総許容誤差重量設定回路
48の出力をAND回路50の他方の入力に接続し、こ
れら両AND回路50,52の各出力をOR回路53の
入力に接続する。
54は第1の比較回路、55はAND回路であって、演
算回路24の出力をこの第1の比較回路54の入力に接
続すると共にAND回路55の1方の入力に接続する。
算回路24の出力をこの第1の比較回路54の入力に接
続すると共にAND回路55の1方の入力に接続する。
そして、OR回路53の出力を第1の比較回路54の他
方の入力に接続し、この第1の比較回路54の出力をA
NDの回路55の他方の入力に接続すると共にNOT回
路56を介して前記、記憶回路42のセット入力sに接
続する。
方の入力に接続し、この第1の比較回路54の出力をA
NDの回路55の他方の入力に接続すると共にNOT回
路56を介して前記、記憶回路42のセット入力sに接
続する。
前記第1の比較回路54は演算回路24で行なわれてい
る各組合せコードの演算結果と、中間許容誤差重量設定
回路47又は総許容誤差重量設定回路48で設定された
各許容誤差重量とを比較するものである。
る各組合せコードの演算結果と、中間許容誤差重量設定
回路47又は総許容誤差重量設定回路48で設定された
各許容誤差重量とを比較するものである。
57は第2の比較回路、58はAND回路59は第1レ
ジスター、60は第2のレジスター、また61はコード
記憶レジスターである。
ジスター、60は第2のレジスター、また61はコード
記憶レジスターである。
そして、前記、AND回路55の出力を第2の比較回路
57の入力に接続すると共にAND回路58の1方の入
力に接続し,第2の比較回路57の出力を2つのAND
回路31,58の各他方の入力に並列接続する。
57の入力に接続すると共にAND回路58の1方の入
力に接続し,第2の比較回路57の出力を2つのAND
回路31,58の各他方の入力に並列接続する。
第2の比較回路57は演算回路24の演算結果と第1の
レジスター59に記憶されている誤差重量とを比較する
もの、また、第1のレジスター59は各演算結果のうち
、最小誤差重量を記憶する為のもの、更に、コード記憶
レジスター61は最小誤差重量となるその組合せコード
を記憶する為のものである。
レジスター59に記憶されている誤差重量とを比較する
もの、また、第1のレジスター59は各演算結果のうち
、最小誤差重量を記憶する為のもの、更に、コード記憶
レジスター61は最小誤差重量となるその組合せコード
を記憶する為のものである。
dは第1のレジスター59を全て「I」にプリセットす
る為のプリセット信号であって、AND回路40の他方
の入力に接続し、このAND回路40の出力を第1のレ
ジスター59のプリセット入力に接続する。
る為のプリセット信号であって、AND回路40の他方
の入力に接続し、このAND回路40の出力を第1のレ
ジスター59のプリセット入力に接続する。
そして、AND回路58の出力を第1のレジスター59
0入力に接続し、その出力を第2の比較回路57にフィ
ードバックすると共にAND回路46の1つの入力に接
続する。
0入力に接続し、その出力を第2の比較回路57にフィ
ードバックすると共にAND回路46の1つの入力に接
続する。
一方、記憶回路42のQ出力を前記各5個、4個、3個
組合せコード演算回数制御部27、28,29の各AN
D回路276,286,296の1つの入力に並列接続
すると共にAND回路46の1つの入力に並列接続する
。
組合せコード演算回数制御部27、28,29の各AN
D回路276,286,296の1つの入力に並列接続
すると共にAND回路46の1つの入力に並列接続する
。
そして、このAND回路46の出力を第2のレジスター
60の入力に接続し、この出力を演算回路24の入力に
接続する。
60の入力に接続し、この出力を演算回路24の入力に
接続する。
この第2のレジスター60は組合せコード演算の前回ま
での最小誤差重量を記憶する為のものであって、この出
力を演算回路24で加味、つまり、補正して演算する。
での最小誤差重量を記憶する為のものであって、この出
力を演算回路24で加味、つまり、補正して演算する。
また、記憶回路24のQ出力をAND回路44の他方の
入力に接続し,このAND回路44の出力eは1回の演
算に於いて、その演算結果が全て許容誤差範囲外であっ
た場合、その全演算終了時に警報信号として取出される
。
入力に接続し,このAND回路44の出力eは1回の演
算に於いて、その演算結果が全て許容誤差範囲外であっ
た場合、その全演算終了時に警報信号として取出される
。
fはコード記憶レジスター61を全て「O」にプリセッ
トする為のプリセット信号であって,AND回路39の
他方の入力に接続し、このAND回路39の出力をコー
ド記憶レジスター61のブリセット入力に、そしてAN
D回路31の出力をコード記憶レジスター61の入力に
各々接続し、このコード記憶レジスター61の出力をA
ND回路43の他方の入力に接続し、このAND回路4
3の出力を排出信号gとして排出器14,16に送り、
該当する排出器14,16を作動させる。
トする為のプリセット信号であって,AND回路39の
他方の入力に接続し、このAND回路39の出力をコー
ド記憶レジスター61のブリセット入力に、そしてAN
D回路31の出力をコード記憶レジスター61の入力に
各々接続し、このコード記憶レジスター61の出力をA
ND回路43の他方の入力に接続し、このAND回路4
3の出力を排出信号gとして排出器14,16に送り、
該当する排出器14,16を作動させる。
同時に消去信号hとして、プラス側、マイナス側レジス
ター22,23に送り該当する記憶内容を消去する。
ター22,23に送り該当する記憶内容を消去する。
前記コード記憶レジスター61は各組合せコード演算の
うち最小誤差重量となるコードの組合せを記憶する為の
ものである。
うち最小誤差重量となるコードの組合せを記憶する為の
ものである。
62,63、64は各々AND回路であって、5個組合
せコード回路271の他方の出力とNOT回路275の
出力、4個組合せコード回路281の他方の出力とNO
T回路285の出力、3個組合せコード回路291の他
方の出力とNOT回路295の出力を各々入力とするも
のである。
せコード回路271の他方の出力とNOT回路275の
出力、4個組合せコード回路281の他方の出力とNO
T回路285の出力、3個組合せコード回路291の他
方の出力とNOT回路295の出力を各々入力とするも
のである。
そして、65はNOR回路であって、前記AND回路6
2,63,64の各出力を入力に接続し、その出力を前
記のように各回演算終了信号cとして記憶回路37のリ
セット入力Rに接続する。
2,63,64の各出力を入力に接続し、その出力を前
記のように各回演算終了信号cとして記憶回路37のリ
セット入力Rに接続する。
以上構成なる本発明の動作について説明すると次の通り
である。
である。
第1コンベアー1で送られて来た品物を1個ずつ移送手
段(図示せず)により第1計量器3に送り、そして、第
1計量器3でその重量を計量する。
段(図示せず)により第1計量器3に送り、そして、第
1計量器3でその重量を計量する。
この重量と平均単重xとを選別回路19で比較し、平均
単重xに対する許容誤差lを有する品物のみを排出器5
,6でプラスライン・コンベアー8、マイナスライン・
コンベアー10に送り出し、それ以外の品物を排出器4
で排出コンベアー7に排出する。
単重xに対する許容誤差lを有する品物のみを排出器5
,6でプラスライン・コンベアー8、マイナスライン・
コンベアー10に送り出し、それ以外の品物を排出器4
で排出コンベアー7に排出する。
次に、両ライン・コンベアー8,10上の品物を移送手
段(図示せず)により第2、第3計量器9,11に送り
、平均単量xに対する誤差重量を計算し、この重量をA
−D変換器20,21にてBCDコードに変換し、プラ
ス誤差重量をプライ側レジスター22に、マイナス誤差
重量をマイナス側レジスター23に各各記憶する。
段(図示せず)により第2、第3計量器9,11に送り
、平均単量xに対する誤差重量を計算し、この重量をA
−D変換器20,21にてBCDコードに変換し、プラ
ス誤差重量をプライ側レジスター22に、マイナス誤差
重量をマイナス側レジスター23に各各記憶する。
そして,両レジスタ22,23の計8個分の容量に各々
誤差重量が記憶されるまで計量を行ない、両レジスター
22,23の記憶が満タンになれば計量を中止し、AN
D回路34に記憶満タン信号bを送る。
誤差重量が記憶されるまで計量を行ない、両レジスター
22,23の記憶が満タンになれば計量を中止し、AN
D回路34に記憶満タン信号bを送る。
この時、プラスライン及びマイナスライン・ストックコ
ンベアー12,13は停止し、且つ、各々4個ずつの品
物をその上に載置している。
ンベアー12,13は停止し、且つ、各々4個ずつの品
物をその上に載置している。
次に箱詰個数設定部25に箱詰個数を例えば22個と設
定すると、組合せコード演算回数設定回路26から第4
図の表に示したように5個組合せコード演算回数を3回
、4個組合せコード演算回数を1回、3個組合せコード
演算回数を1回宛各々行なう信号が各一致回路274,
284,294に送られる。
定すると、組合せコード演算回数設定回路26から第4
図の表に示したように5個組合せコード演算回数を3回
、4個組合せコード演算回数を1回、3個組合せコード
演算回数を1回宛各々行なう信号が各一致回路274,
284,294に送られる。
そして、外部から手動又は自動にて第3図イに示したよ
うに箱詰開始信号aを記憶回路33のセット入力sに送
ると、そのQ出力は「H」レベルに変化する(第3図ロ
)。
うに箱詰開始信号aを記憶回路33のセット入力sに送
ると、そのQ出力は「H」レベルに変化する(第3図ロ
)。
この時、NAND回路32の各入力は「L」レベルであ
って、その出力は「H」レベルである。
って、その出力は「H」レベルである。
一方、微分回路35の出力は第3図ハに示したように「
H」レベルのトリガパルスを出し、このパルスでもって
各5、4、3個組合せコード演算回数検出回路273,
283,293及び第2のレジスター60が各々リセッ
トされる。
H」レベルのトリガパルスを出し、このパルスでもって
各5、4、3個組合せコード演算回数検出回路273,
283,293及び第2のレジスター60が各々リセッ
トされる。
同時にAND回路34の出力は「H」レベルとなり、微
分回路36の出力は第3図ホに示したように「L」レベ
ルのトリガパルスを出し、記憶回路37のQ出力、Q出
力は各々「H」、「L」レベルに変化する(第3図ヘ)
。
分回路36の出力は第3図ホに示したように「L」レベ
ルのトリガパルスを出し、記憶回路37のQ出力、Q出
力は各々「H」、「L」レベルに変化する(第3図ヘ)
。
そして、微分回路38の出力は第3図トに示したように
「H」レベルのトリガパルスを出し、プリセット信号f
,dを各々AND回路39,40を通過させ、第1のレ
ジスター59を全て、「I」に、コード記憶レジスター
61を全て「0」に各々プリセットさせる。
「H」レベルのトリガパルスを出し、プリセット信号f
,dを各々AND回路39,40を通過させ、第1のレ
ジスター59を全て、「I」に、コード記憶レジスター
61を全て「0」に各々プリセットさせる。
同時に、記憶回路42のQ出力、■出力を各々「L」、
「H」レベルにリセットする(第3図オ)。
「H」レベルにリセットする(第3図オ)。
また、微分回路45からは第3図チに示したようにトリ
ガパルスは出ない。
ガパルスは出ない。
他方、箱詰開始信号aの投入と同時に、まず5個組合せ
コード回路271に設定した組合せコード回路271に
設定した組合せコードに従ってその第1番目であるX1
+X2+X3+X4+X5の演算を演算回路24で行な
い、この合計値、つまり、誤差重量の合計値が予め中間
許容誤差重量設定回路47で設定した中間許容誤差重量
の範囲内にあるか否かを第1の比較回路54で比較し、
範囲内にあればこの合計値をAND回路55を通して第
2の比較回路57に送る。
コード回路271に設定した組合せコード回路271に
設定した組合せコードに従ってその第1番目であるX1
+X2+X3+X4+X5の演算を演算回路24で行な
い、この合計値、つまり、誤差重量の合計値が予め中間
許容誤差重量設定回路47で設定した中間許容誤差重量
の範囲内にあるか否かを第1の比較回路54で比較し、
範囲内にあればこの合計値をAND回路55を通して第
2の比較回路57に送る。
そして、記憶回路42のQ出力、■出力は第3図オに示
したように各々「H」、「L」レベルにセットされ、以
後、微分回路38からトリガパルスが送られるまで、こ
れらのレベルは変化しない。
したように各々「H」、「L」レベルにセットされ、以
後、微分回路38からトリガパルスが送られるまで、こ
れらのレベルは変化しない。
この時、すでに第1のレジスター59は前記のように微
分回路38のトリガパルスにより全て「I」にプリセッ
トされており、その為、第1番目の演算結果は無条件に
第2の比較回路57を通過し、つまり、AND回路58
を通過し、第1のレジスター59に送られその記憶内容
を入れ替わる。
分回路38のトリガパルスにより全て「I」にプリセッ
トされており、その為、第1番目の演算結果は無条件に
第2の比較回路57を通過し、つまり、AND回路58
を通過し、第1のレジスター59に送られその記憶内容
を入れ替わる。
尚、第1のレジスター59の記憶内容は後述のように、
各回の演算が全部終了した時に微分回路46からの「H
」レベルのトリガパルス(第4図チ)がAND回路46
に送られた時にのみ第2のレジスター60に送られる。
各回の演算が全部終了した時に微分回路46からの「H
」レベルのトリガパルス(第4図チ)がAND回路46
に送られた時にのみ第2のレジスター60に送られる。
他方、同時にコード記憶レジスター61に5個組合せコ
ード回路271からAND回路272、OR回路30、
AND回路31を通して送られて来た今の演算コード1
1111000(つまり、X1、X2、X3、X4、X
5)が記憶される。
ード回路271からAND回路272、OR回路30、
AND回路31を通して送られて来た今の演算コード1
1111000(つまり、X1、X2、X3、X4、X
5)が記憶される。
次に、第2番目であるX1+X2+X3+X4+X6の
演算を演算回路24で行ない、その誤差重量の合計値が
第1番目と同様に中間許容誤差重量の範囲内にあるか否
かを第1の比較回路54で比較し、範囲内にあればこの
合計値を第2の比較回路57に送り、この第2の比較回
路57にて先に第1のレジスター59に記憶されている
第1番目の合計値と比較される。
演算を演算回路24で行ない、その誤差重量の合計値が
第1番目と同様に中間許容誤差重量の範囲内にあるか否
かを第1の比較回路54で比較し、範囲内にあればこの
合計値を第2の比較回路57に送り、この第2の比較回
路57にて先に第1のレジスター59に記憶されている
第1番目の合計値と比較される。
そして、第2番目の合計値が第1番目のそれよりも絶対
値で比較して小さければ、この第2番目の合計値が第1
のレジスター59に送られ、第1番目の合計値と入れ替
わる。
値で比較して小さければ、この第2番目の合計値が第1
のレジスター59に送られ、第1番目の合計値と入れ替
わる。
同時にコード記憶レジスター61も第2番目のコード1
1110100(つまり、X1、X2、X3、X4、X
6)に入れ替って、この第2番目のコードが記憶される
。
1110100(つまり、X1、X2、X3、X4、X
6)に入れ替って、この第2番目のコードが記憶される
。
前記とは逆に、第2番目の合計値が第1番目のそれより
も絶対値で比較して大きければ、第3番目の演算、つま
りX1+X2+X3+X4+X7を行ない、第1のレジ
スター59は第1番目の合計値を、コード記憶レジスタ
ー61も第1番目のコードを各々記憶したままとなる。
も絶対値で比較して大きければ、第3番目の演算、つま
りX1+X2+X3+X4+X7を行ない、第1のレジ
スター59は第1番目の合計値を、コード記憶レジスタ
ー61も第1番目のコードを各々記憶したままとなる。
また、第1の比較回路54で比較された結果、第2番目
の合計値が中間許容誤差重量の範囲内に存在しない場合
も直ちに第3番目の演算を行ない、この時、第1のレジ
スター59、コード記憶レジスター61に於ける記憶内
容は各々変らない。
の合計値が中間許容誤差重量の範囲内に存在しない場合
も直ちに第3番目の演算を行ない、この時、第1のレジ
スター59、コード記憶レジスター61に於ける記憶内
容は各々変らない。
この様にして、順次、組合せコード演算を演算回路24
で行ない。
で行ない。
その都度、中間許容誤差重量の範囲内にあるか否かを第
1の比較回路54で比較し、また,それ以前の演算によ
る最小誤差重量の値を記憶している第1のレジスター5
9の値との比較を第2の比較回路57で行ない、その結
果に基づいて、第1のレジスター59の記憶内容を更新
し、最小誤差重量の値を記憶し、同時に、コード記憶レ
ジスター61の記憶内容も更新し、第1のレジスター5
9に記憶されている最小誤差重量の値に対するコードを
記憶する。
1の比較回路54で比較し、また,それ以前の演算によ
る最小誤差重量の値を記憶している第1のレジスター5
9の値との比較を第2の比較回路57で行ない、その結
果に基づいて、第1のレジスター59の記憶内容を更新
し、最小誤差重量の値を記憶し、同時に、コード記憶レ
ジスター61の記憶内容も更新し、第1のレジスター5
9に記憶されている最小誤差重量の値に対するコードを
記憶する。
そして、最終56番目の演算X4+X5+X6+X7+
X8を同様に行ない、終了すると、5個組合せコード回
路271からAND回路62及びNOR回路65を通し
て各回演算終了信号cが記憶回路37のリセット入力R
に送られる(第3図リ)。
X8を同様に行ない、終了すると、5個組合せコード回
路271からAND回路62及びNOR回路65を通し
て各回演算終了信号cが記憶回路37のリセット入力R
に送られる(第3図リ)。
その結果、記憶回路37がリセットされ、そのQ出力、
■出力は第3図ヘに示したように各々「L」、「H」レ
ベルに変わり、微分回路45から「H」レベルのトリガ
パルス(第3図チ)が出て、第1のレジスター59に記
憶されている最小誤差重量の値を第2のレジスター60
に移して今回の組合せコード演算による最小誤差重量を
記憶すると共にAND回路276を介して5個組合せコ
ード演算回数検出回路273に1個のパルスを送り、5
個組合せコード演算が1回終了したことを記憶する。
■出力は第3図ヘに示したように各々「L」、「H」レ
ベルに変わり、微分回路45から「H」レベルのトリガ
パルス(第3図チ)が出て、第1のレジスター59に記
憶されている最小誤差重量の値を第2のレジスター60
に移して今回の組合せコード演算による最小誤差重量を
記憶すると共にAND回路276を介して5個組合せコ
ード演算回数検出回路273に1個のパルスを送り、5
個組合せコード演算が1回終了したことを記憶する。
同時に、記憶回路37のQ出力とコード記憶レジスター
61の信号とでAND回路43から排出信号gと消去信
号hを出し(第3図ル)、そして、コード記憶レジスタ
ー61に記憶している今回の組合せコード演算による最
小誤差重量の組合せコードに従って該当する排出器14
,16を作動させて品物を集積コンベアー15上に排出
し、シュート17を介して箱18に品物を入れる。
61の信号とでAND回路43から排出信号gと消去信
号hを出し(第3図ル)、そして、コード記憶レジスタ
ー61に記憶している今回の組合せコード演算による最
小誤差重量の組合せコードに従って該当する排出器14
,16を作動させて品物を集積コンベアー15上に排出
し、シュート17を介して箱18に品物を入れる。
そして、同時にプラス側、マイナス側レジスター22,
23の該当するコードの記憶内容を消去する。
23の該当するコードの記憶内容を消去する。
次に消去された記憶内容の数だけ再び第2、第3計量器
9,11で品物を計量し、この品物をプラスライン及び
マイナスライン・ストックコンベアー12,13に送る
と共に,計量した誤差重量値を両レジスター22,23
に記憶する。
9,11で品物を計量し、この品物をプラスライン及び
マイナスライン・ストックコンベアー12,13に送る
と共に,計量した誤差重量値を両レジスター22,23
に記憶する。
この時、消去されていない誤差重量値は順次にX1から
X2、X2からX3、X3からX4及びX5からX6、
X6からX7、X7からX8のようにシフトされて再記
憶される。
X2、X2からX3、X3からX4及びX5からX6、
X6からX7、X7からX8のようにシフトされて再記
憶される。
そして、両レジスター22, 23の記憶が再び満タン
になると,記憶満タン信号bがAND回路34に送られ
(第3図ニ)、この信号bと記憶回路33のQ出力とで
もって第3図ホに示したように微分回路36から再びト
リガパルスが出て記憶回路37をセットし、前記のよう
に第1のレジスター59を全て「I」に,コード記憶レ
ジスター61を全て「O」にプリセットすると共に記憶
回路42も第3図オに示したようにQ出力、■出力を各
々「L」、「H」レベルにリセットする。
になると,記憶満タン信号bがAND回路34に送られ
(第3図ニ)、この信号bと記憶回路33のQ出力とで
もって第3図ホに示したように微分回路36から再びト
リガパルスが出て記憶回路37をセットし、前記のよう
に第1のレジスター59を全て「I」に,コード記憶レ
ジスター61を全て「O」にプリセットすると共に記憶
回路42も第3図オに示したようにQ出力、■出力を各
々「L」、「H」レベルにリセットする。
そして、再び第2回目の5個組合せコード演算を前記の
ように行なう。
ように行なう。
ただし、第2回目以降の演算に当っては、第2のレジス
ター60に記憶されている。
ター60に記憶されている。
第1回目の演算に於ける最小誤差重量を演算回路24に
フィードバックし、これを加味、つまり補正して演算を
行なう。
フィードバックし、これを加味、つまり補正して演算を
行なう。
このようにして、組合せコード演算回数設定回路26で
設定された5個組合せコード演算回数と同じ回数だけ演
算を行なうと,一致回路274の出力が「H」レベルと
なり、この結果,NOT回路275の出力は「L」レベ
ルとなり、5個組合せコード回路271の出力はAND
回路272を通ることができず、以後、5個組合せコー
ド演算は行なわれない。
設定された5個組合せコード演算回数と同じ回数だけ演
算を行なうと,一致回路274の出力が「H」レベルと
なり、この結果,NOT回路275の出力は「L」レベ
ルとなり、5個組合せコード回路271の出力はAND
回路272を通ることができず、以後、5個組合せコー
ド演算は行なわれない。
また、演算終了時に出る微分回路45のトリガパルス(
第3図チ)はAND回路276を通ることはできないか
ら、以後、5個組合せコード演算回数検出回路273に
はこのトリガパルスはカウントされない。
第3図チ)はAND回路276を通ることはできないか
ら、以後、5個組合せコード演算回数検出回路273に
はこのトリガパルスはカウントされない。
そして、設定個数に従って5、4、3個組合せコード演
算を前記のようにして各所定回数終了すると、この時、
各一致回路274,284,294の出力は「H」レベ
ルとなりNAND回路32の出力は「L」レベルとなり
、この出力が全演算終了信号(第3図ヌ)として記憶回
路33をリセットし,そのQ出力は第3図ロに示したよ
うに「L」レベルに変わり、1箱の箱詰動作が完了する
。
算を前記のようにして各所定回数終了すると、この時、
各一致回路274,284,294の出力は「H」レベ
ルとなりNAND回路32の出力は「L」レベルとなり
、この出力が全演算終了信号(第3図ヌ)として記憶回
路33をリセットし,そのQ出力は第3図ロに示したよ
うに「L」レベルに変わり、1箱の箱詰動作が完了する
。
従って最終演算終了時に於ける第2のレジスター60に
記憶されている最小誤差重量がその箱詰に於ける総重量
の詰合せ誤差重量を示している。
記憶されている最小誤差重量がその箱詰に於ける総重量
の詰合せ誤差重量を示している。
尚、全演算回数のうち、最終回の演算を開始する時に最
終演算検出回路49の出力により総許容誤差重量設定回
路48で設定した総許容誤差重量がAND回路50、O
R回路53を介して第1の比較回路54に送られ、最終
回の演算時のみ,この総許容誤差重量の範囲と演算回路
24で演算された合計値とが第1の比較回路54で比較
される。
終演算検出回路49の出力により総許容誤差重量設定回
路48で設定した総許容誤差重量がAND回路50、O
R回路53を介して第1の比較回路54に送られ、最終
回の演算時のみ,この総許容誤差重量の範囲と演算回路
24で演算された合計値とが第1の比較回路54で比較
される。
次の箱詰を行なうにはプラス側、マイナス側レジスター
22,23の記憶を満タンにし、そして外部より箱詰開
始信号aを記憶回路33に送って前記動作を繰り返えせ
ばよい。
22,23の記憶を満タンにし、そして外部より箱詰開
始信号aを記憶回路33に送って前記動作を繰り返えせ
ばよい。
尚、以上の動作説明は5個、4個、3個組合せコード演
算回数を各1回以上行なう場合について説明したが、例
えば4個組合せコード演算回数が零回と設定された時は
、前記のように一致回路284の出力はすでに「H」レ
ベルになっており5個組合せコード演算が所定回数終了
すれば、次に3個組合せコード演算を行ない、また、例
えば4個、3個組合せコード演算回数が各々零回と設定
された時は一致回路284,294の各出力はやはりす
でに「H」レベルになっており、5個組合せコード演算
を所定回数行ない、全演算が終了した時にNAND回路
32から「L」レベルの出力が全演算終了信号として記
憶回路33のリセット入力Rに送られることは容易に判
るであろう。
算回数を各1回以上行なう場合について説明したが、例
えば4個組合せコード演算回数が零回と設定された時は
、前記のように一致回路284の出力はすでに「H」レ
ベルになっており5個組合せコード演算が所定回数終了
すれば、次に3個組合せコード演算を行ない、また、例
えば4個、3個組合せコード演算回数が各々零回と設定
された時は一致回路284,294の各出力はやはりす
でに「H」レベルになっており、5個組合せコード演算
を所定回数行ない、全演算が終了した時にNAND回路
32から「L」レベルの出力が全演算終了信号として記
憶回路33のリセット入力Rに送られることは容易に判
るであろう。
また、各回の組合せコード演算に於いて、1回分に相当
する組合せコード演算の結果が各々第1の比較回路54
で比較され、その全てが許容誤差重量の設定範囲からは
ずれた時は、この回の演算開始から終了までの間に1回
も第1の比較回路54から記憶回路42へはセット信号
が送られないので、そのQ出力、■出力は各々「L」、
「J」レベルにリセットされたままである。
する組合せコード演算の結果が各々第1の比較回路54
で比較され、その全てが許容誤差重量の設定範囲からは
ずれた時は、この回の演算開始から終了までの間に1回
も第1の比較回路54から記憶回路42へはセット信号
が送られないので、そのQ出力、■出力は各々「L」、
「J」レベルにリセットされたままである。
つまり、演算開始時に出る微分回路38のトリガパルス
によってリセットされたままである(第3図オ破線)。
によってリセットされたままである(第3図オ破線)。
従って、AND回路44から第3図ワの破線で示したよ
うに警報信号eが出ると共に、第1のレジスター59の
記憶内容を第2のレジスター60に移すのを禁止し、更
に、各組合せコード演算回数検出回路273,283,
293へ演算終了信号である微分回路45の出力が送ら
れることを禁止する。
うに警報信号eが出ると共に、第1のレジスター59の
記憶内容を第2のレジスター60に移すのを禁止し、更
に、各組合せコード演算回数検出回路273,283,
293へ演算終了信号である微分回路45の出力が送ら
れることを禁止する。
この時、コード記憶レジスター61は全て「O」にプリ
セットされたままであるので、排出信号g及び消去信号
hはAND回路43から出ない。
セットされたままであるので、排出信号g及び消去信号
hはAND回路43から出ない。
そして、プラス側、マイナス側レジスター22.23に
新たな誤差重量を記憶させて再度、同じ組合せコード演
算をやり直す。
新たな誤差重量を記憶させて再度、同じ組合せコード演
算をやり直す。
この時、両レジスター22,23の記憶満タン信号bで
もって前記のように微分回路38からトリガパルスが出
るが(第3図ト)、記憶回路42はリセットされたまま
であるのでそのQ出力、■出力は「L」、「H」レベル
のままである(第3図オ)。
もって前記のように微分回路38からトリガパルスが出
るが(第3図ト)、記憶回路42はリセットされたまま
であるのでそのQ出力、■出力は「L」、「H」レベル
のままである(第3図オ)。
次に、具体的数値に基づいて説明する。
今、箱詰個数22個、箱詰総重量33kg、中間許容誤
差重量±20g、総許容誤差重量+10g、−0gとす
ると、平均単重は33kg+22個=1.5kg、また
、第4図の表より5個、4個、3個組合せコード演算回
数は各々3回、1回、1回となる。
差重量±20g、総許容誤差重量+10g、−0gとす
ると、平均単重は33kg+22個=1.5kg、また
、第4図の表より5個、4個、3個組合せコード演算回
数は各々3回、1回、1回となる。
そして、第2、第3計量器9,11で平均単重1.5k
gに対する誤差重量が計量され、順次、プラス側、マイ
ナス側レジスター22、23で誤差重量を記憶し、 であったとする。
gに対する誤差重量が計量され、順次、プラス側、マイ
ナス側レジスター22、23で誤差重量を記憶し、 であったとする。
第1回目の5個組合せコード演算を56通り行ない、そ
の結果、 が最小誤差重量となり、プラスライン・ストックコンベ
アー12から+71g、+10g、+8gの、またマイ
ナス・ストックコンベアー13から−25g、−65g
の各誤差重量を有する品物を集積コンベアー15に排出
する。
の結果、 が最小誤差重量となり、プラスライン・ストックコンベ
アー12から+71g、+10g、+8gの、またマイ
ナス・ストックコンベアー13から−25g、−65g
の各誤差重量を有する品物を集積コンベアー15に排出
する。
この時、排出個数は5個、誤差重量E1=−1g、合計
重量は7499gとなる。
重量は7499gとなる。
次に、第2計量器9にて3回、第3計量器11にて2回
各々品物を計量し、その結果 であったとする。
各々品物を計量し、その結果 であったとする。
そして、同様に、第2回目の56通りの演算を前回の誤
差重量E1=−1gを加算して、つまり、補正して行な
い、 が第2回目までの最小誤差重量となり、該当する品物を
前回同様に集積コンベアー15に排出する。
差重量E1=−1gを加算して、つまり、補正して行な
い、 が第2回目までの最小誤差重量となり、該当する品物を
前回同様に集積コンベアー15に排出する。
この時、第2回目までの排出個数は計10個、誤差重量
E2=+3g、合計重量は1500g×10+E2=1
5003gとなる。
E2=+3g、合計重量は1500g×10+E2=1
5003gとなる。
そして、第3回目の計量を行ない、その結果が
であったとする。
同様に第3回目の56通りの演算を前回までの誤差重量
E2=+3gを補正して行ない、 が第3回目までの最小誤差重量となり、同様に該当する
品物を排出する。
E2=+3gを補正して行ない、 が第3回目までの最小誤差重量となり、同様に該当する
品物を排出する。
この時、第3回目までの排出個数は計15個、誤差重量
E3=−1g、合計重量は1500g×15+E3=2
2499gとなる。
E3=−1g、合計重量は1500g×15+E3=2
2499gとなる。
次に第4回目の計量結果が
であったとする。
ここで、4個組合せコード演算(70通り)を前回まで
の誤差重量E3=−1gを補正して行ない、 が第4回目までの最小誤差重量となり、該当する品物を
排出する。
の誤差重量E3=−1gを補正して行ない、 が第4回目までの最小誤差重量となり、該当する品物を
排出する。
この時、第4回目までの排出個数は計19個、誤差重量
E4=−16g、合計重量は1500g×19+E4=
28484gとなる。
E4=−16g、合計重量は1500g×19+E4=
28484gとなる。
次に第5回目の計量結果が
であったとする。
ここで、3個組合せコード演算(56通り)を前回まで
の誤差重量E4=−16gを補正して行ない。
の誤差重量E4=−16gを補正して行ない。
が第5回目、即ち、最終回までの最小誤差重量となり、
同様に該当する品物を排出する。
同様に該当する品物を排出する。
この時、第5回目、つまり、最終回までの排出個数は計
22個、最終誤差重量E5=+2g、合計重量は150
0g×22+E5=33002gとなる。
22個、最終誤差重量E5=+2g、合計重量は150
0g×22+E5=33002gとなる。
以上により、1箱の箱詰個数は22個、箱詰総重量33
002gとなり、+2gの誤差となる。
002gとなり、+2gの誤差となる。
また、第4回目までの各誤差重量(E1)、(E2)、
(E3)、(E4)は最初に設定した中間許容誤差重量
±20gの範囲内にあり、最終誤差重量(E5)も総許
容誤差重量+10g、−0gの範囲内にある。
(E3)、(E4)は最初に設定した中間許容誤差重量
±20gの範囲内にあり、最終誤差重量(E5)も総許
容誤差重量+10g、−0gの範囲内にある。
以上の実施例ではプラス側、マイナス側レジスター22
,23の記憶容量を各4個ずつ計8個にしたが、この数
に限定されるものではない。
,23の記憶容量を各4個ずつ計8個にしたが、この数
に限定されるものではない。
また両レジスター22,23は平均単量xに対する誤差
重量を記憶したが、単重を記憶させてもよい。
重量を記憶したが、単重を記憶させてもよい。
この時は、演算回路24に割算回路を組み込み、各回組
合せコード演算で得られる合計重量をその時の個数で割
ってその時の平均単量を算出し、選別回路19に設定し
た元の平均単量xに対する前記演算回路24で得られた
各回の平均単重の誤差を演算回路24で算出し、この誤
差と第2のレジスター60に記憶されている前回までの
合計誤差重量との和を第1の比較回路54で中間許容誤
差重量設定回路47又は総許容誤差重量設定回路48で
設定した中間許容誤差重量又は総許容誤差重量と比較す
ればよい。
合せコード演算で得られる合計重量をその時の個数で割
ってその時の平均単量を算出し、選別回路19に設定し
た元の平均単量xに対する前記演算回路24で得られた
各回の平均単重の誤差を演算回路24で算出し、この誤
差と第2のレジスター60に記憶されている前回までの
合計誤差重量との和を第1の比較回路54で中間許容誤
差重量設定回路47又は総許容誤差重量設定回路48で
設定した中間許容誤差重量又は総許容誤差重量と比較す
ればよい。
以上説明したように、本発明は品物の単重のバラツキが
計量精度に影響せず、非常に高精度に所定個数、所定重
量若しくは所定重量に最も近い計量を行なうことができ
ると共に、前回までの演算に於ける誤差重量を次回の演
算に加味、つまり、補正するので組合せコード演算回数
が多くなっても計量誤差を最小にすることができる。
計量精度に影響せず、非常に高精度に所定個数、所定重
量若しくは所定重量に最も近い計量を行なうことができ
ると共に、前回までの演算に於ける誤差重量を次回の演
算に加味、つまり、補正するので組合せコード演算回数
が多くなっても計量誤差を最小にすることができる。
また、品物の単量誤差或いは単重を記憶するレジスター
にシフト機能を持たせている為、1台の計量器にて複数
個の品物を次々と計量できるので装置自体が安価に製作
できる。
にシフト機能を持たせている為、1台の計量器にて複数
個の品物を次々と計量できるので装置自体が安価に製作
できる。
更に、品物の重量が1次的に片寄ってもプラスライン、
マイナスライン・コンベアーで品物を各々ストックする
為、演算に支障を生じることがない。
マイナスライン・コンベアーで品物を各々ストックする
為、演算に支障を生じることがない。
しかも、所定個数が大であっても、複数回に分けて演算
を行なう為に、電気回路及び機構も容易に安価に製作で
きる等の効果を有する。
を行なう為に、電気回路及び機構も容易に安価に製作で
きる等の効果を有する。
第1図は本発明を適用した計量システムの説明図、第2
図は本発明のブロック回路図、第3図は動作波形図であ
る。 第4図は箱詰個数と組合せコード演算回数との関係を示
す表である。 22・・・・・・プラス側レジスター、23・・・・・
・マイナス側レジスター、24・・・・・・演算回路、
25・・・.・・箱詰個数設定部、26・・・・・・組
合せコード演算回数設定回路、27・・・・・・5個組
合せコード演算回数制御部、28・・・・・・4個組合
せコード演算回数制御部、29・・・・・・3個組合せ
コード演算回数制御部、47・・・・・・中間許容誤差
重量設定回路、48・・・・・・総許容誤差重量設定回
路、54・・・・・・第1の比較回路、57・・・・・
・第2の比較回路、59・・・・・・第1のレジスター
、60・・・・・・第2のレジスター、61・・・・・
・コード記憶レジスター。
図は本発明のブロック回路図、第3図は動作波形図であ
る。 第4図は箱詰個数と組合せコード演算回数との関係を示
す表である。 22・・・・・・プラス側レジスター、23・・・・・
・マイナス側レジスター、24・・・・・・演算回路、
25・・・.・・箱詰個数設定部、26・・・・・・組
合せコード演算回数設定回路、27・・・・・・5個組
合せコード演算回数制御部、28・・・・・・4個組合
せコード演算回数制御部、29・・・・・・3個組合せ
コード演算回数制御部、47・・・・・・中間許容誤差
重量設定回路、48・・・・・・総許容誤差重量設定回
路、54・・・・・・第1の比較回路、57・・・・・
・第2の比較回路、59・・・・・・第1のレジスター
、60・・・・・・第2のレジスター、61・・・・・
・コード記憶レジスター。
Claims (1)
- 1 平均単重にバラツキのある塊状物品を計量機で順次
計量し、計量して得た品物の重量値を所定個数順次記憶
し、上記記憶データを設定個数によって組合せ計算し、
組合せ計算で得られた値を設定個数で除算して平均単重
を求め、この平均単重の値と設定平均単重との差を算出
し、この差と前回までの誤差とを比較して差が零又は零
に最も近い値の組合せを得る様になしたことを特徴とす
る計量方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12924381A JPS584291B2 (ja) | 1981-08-17 | 1981-08-17 | 計量方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12924381A JPS584291B2 (ja) | 1981-08-17 | 1981-08-17 | 計量方式 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9364973A Division JPS5729651B2 (ja) | 1973-08-20 | 1973-08-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5798817A JPS5798817A (en) | 1982-06-19 |
JPS584291B2 true JPS584291B2 (ja) | 1983-01-25 |
Family
ID=15004728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12924381A Expired JPS584291B2 (ja) | 1981-08-17 | 1981-08-17 | 計量方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS584291B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61137020A (ja) * | 1984-12-06 | 1986-06-24 | Yamato Scale Co Ltd | 組合せ秤 |
CN101984329B (zh) * | 2010-11-09 | 2012-08-15 | 深圳市优创展科技有限公司 | 一种取得电感使用铜线重量的方法及装置 |
-
1981
- 1981-08-17 JP JP12924381A patent/JPS584291B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5798817A (en) | 1982-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0597116B1 (en) | Combinational weighing machines considering tare weight of a packaged product | |
US5859389A (en) | Combinational weighing or counting method and apparatus therefor with enhanced occupance of combinational selection | |
US4739846A (en) | Counting method | |
JPH0139054B2 (ja) | ||
JPS584291B2 (ja) | 計量方式 | |
JPS5841325A (ja) | 計量方法 | |
JPH0255919A (ja) | 重量ランク別組合せ計量装置 | |
JPS584292B2 (ja) | 計量方法 | |
JPS584293B2 (ja) | 計量装置 | |
JPS5848846B2 (ja) | 計量方式 | |
JPS584289B2 (ja) | 計量方法 | |
JPS584290B2 (ja) | 計量方式 | |
JPS5848845B2 (ja) | 計量方式 | |
JP6714309B2 (ja) | 計量装置 | |
JPS6125027A (ja) | 組合せ計量装置 | |
JPS58108413A (ja) | 計量方法 | |
JPH0374931B2 (ja) | ||
JP2975092B2 (ja) | マルチターゲット重量計量機能付き組合せ秤 | |
JPH0158451B2 (ja) | ||
JP4864361B2 (ja) | 重量式選別装置及びその選別方法 | |
JPH0121027Y2 (ja) | ||
JPS6156926B2 (ja) | ||
JPS6211118A (ja) | 組合せ計量システム | |
JPH0130683B2 (ja) | ||
JP2016075714A (ja) | 選別組合せ装置 |