JPS5841800B2 - セラミック多層基板の形成方法 - Google Patents
セラミック多層基板の形成方法Info
- Publication number
- JPS5841800B2 JPS5841800B2 JP55119321A JP11932180A JPS5841800B2 JP S5841800 B2 JPS5841800 B2 JP S5841800B2 JP 55119321 A JP55119321 A JP 55119321A JP 11932180 A JP11932180 A JP 11932180A JP S5841800 B2 JPS5841800 B2 JP S5841800B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- ceramic multilayer
- green sheet
- holes
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は多層回路の層間接続方法、より詳しくは、グリ
ーンシートに回路とバイアホールを形成し、積層してセ
ラミック多層回路基板を作成し、バイアホール内の導体
を層間で相互に接続する方法において、グリーンシート
の表と裏にバイアホールを覆うように導体ペーストを印
刷し、ランドを作って層間を接続する方法に関する。
ーンシートに回路とバイアホールを形成し、積層してセ
ラミック多層回路基板を作成し、バイアホール内の導体
を層間で相互に接続する方法において、グリーンシート
の表と裏にバイアホールを覆うように導体ペーストを印
刷し、ランドを作って層間を接続する方法に関する。
IC,LSI、超LSIなどの如き集積回路の実装密度
が高まるにつれて、セラミック多層基板を用いて各層の
配線間に接続部を形成するために、いわゆるスルーホー
ルまたはバイアホールが用いられる。
が高まるにつれて、セラミック多層基板を用いて各層の
配線間に接続部を形成するために、いわゆるスルーホー
ルまたはバイアホールが用いられる。
例をLSIにとると、LSI内の回路はコンパクトに作
成可能であるが、これらの回路から取出すリードの数は
きわめて多くなり、これらのリードの接続のための場所
が足りなくなり、また他の部品を用いて接続部を形成し
ようとするとそれは場所をとるので実施が困難である。
成可能であるが、これらの回路から取出すリードの数は
きわめて多くなり、これらのリードの接続のための場所
が足りなくなり、また他の部品を用いて接続部を形成し
ようとするとそれは場所をとるので実施が困難である。
それ故に、セラミック基板の立体的接続が実施されるよ
うになり、そのためにスルーホールまたはバイアホール
が形成されるのである。
うになり、そのためにスルーホールまたはバイアホール
が形成されるのである。
ところで、回路が高密度化すると、それに応じてスルー
ホールまたはバイアホールの径は小になり、最近におい
てその径は100μm以下にもなっている。
ホールまたはバイアホールの径は小になり、最近におい
てその径は100μm以下にもなっている。
スルーホールは積層セラミック基板の上から下まで突抜
けた穴であるが、このスルーホールを100μm以下の
精度で形成することは難しいので、ボール充填法による
スルーホールないしバイアホールの形成が開発された。
けた穴であるが、このスルーホールを100μm以下の
精度で形成することは難しいので、ボール充填法による
スルーホールないしバイアホールの形成が開発された。
バイアホールはセラミック多層基板において、接続に必
要な部分の穴を経由して接続を形成するためのものであ
り、スルーホールの如く多層基板の上から下まで突抜け
るものでなく、場合によってそれぞれの穴は筋違いに配
置され多層基板の各層の回路を接続する。
要な部分の穴を経由して接続を形成するためのものであ
り、スルーホールの如く多層基板の上から下まで突抜け
るものでなく、場合によってそれぞれの穴は筋違いに配
置され多層基板の各層の回路を接続する。
ボール充填法に従うと、焼成してないセラミックのグリ
ーンシートの所定の位置に治具を用いて金属ボールを充
填し、それによって穴をも同時に形成する。
ーンシートの所定の位置に治具を用いて金属ボールを充
填し、それによって穴をも同時に形成する。
次に、このセラミックのグリーンシートを積層し、焼成
することによって、上記の如くボールの充填によって形
成された穴に導体による導電路が形成され、それによっ
て所定のバイアホールと導体とが形成される。
することによって、上記の如くボールの充填によって形
成された穴に導体による導電路が形成され、それによっ
て所定のバイアホールと導体とが形成される。
セラ□ツク基板を積層して回路基板を作成する場合、バ
イアホールの位置合わせは、きわめて難しい。
イアホールの位置合わせは、きわめて難しい。
それは、前述したように、バイアホールの径が100μ
m以下の寸法のものであるということの他に、七う□ン
ク材料は焼成したときには収縮し、一方、バイアホール
の導体は金属材料で作られるものであり、セラ□ツク材
料と金属材料の熱膨張率が異なるため、熱処理後バイア
ホールの金属材料が陥没しまたは反対に出っ張るという
事実が経験された。
m以下の寸法のものであるということの他に、七う□ン
ク材料は焼成したときには収縮し、一方、バイアホール
の導体は金属材料で作られるものであり、セラ□ツク材
料と金属材料の熱膨張率が異なるため、熱処理後バイア
ホールの金属材料が陥没しまたは反対に出っ張るという
事実が経験された。
第1図は従来技術によるバイアホールの接続の問題点を
図示する断面説明図であり、図において2.2′はグリ
ーンシートを、また1はバイアホールを示す。
図示する断面説明図であり、図において2.2′はグリ
ーンシートを、また1はバイアホールを示す。
バイアホールの位置決めはそのこと自体バイアホールの
径が100μmであるという事実によって難しいだけで
なく、図示の如く下方のグリーンシート2′の図の左の
バイアホールにおける金属材料の出っ張り3または金属
材料の陥没による凹所4の発生によって完全な接続部が
形成されないことになる。
径が100μmであるという事実によって難しいだけで
なく、図示の如く下方のグリーンシート2′の図の左の
バイアホールにおける金属材料の出っ張り3または金属
材料の陥没による凹所4の発生によって完全な接続部が
形成されないことになる。
ところで、多層基板相互間の接続の数は前述したように
回路の高密度化につれてきわめて多くなった。
回路の高密度化につれてきわめて多くなった。
ここで、多数の接続部のうちの唯1個所だけでも接続が
不良であると、多層基板全体は不良品となり、その損失
は実に大である。
不良であると、多層基板全体は不良品となり、その損失
は実に大である。
本発明は、グリーンシートの表と裏にバイアホールを覆
うように導体ペーストを印刷してランドを作り、それに
よって層間を接続するというきわめて簡単な方法で層間
接続を確実なものとし、加えて多層回路製造の歩留りを
改良するものである。
うように導体ペーストを印刷してランドを作り、それに
よって層間を接続するというきわめて簡単な方法で層間
接続を確実なものとし、加えて多層回路製造の歩留りを
改良するものである。
以下、本発明の方法を添付図面を例に参照して説明する
。
。
第2図は本発明の方法を実施する工程を示す断面説明図
で、上下2枚のグリーンシート12を例にとる。
で、上下2枚のグリーンシート12を例にとる。
グリーンシート12にはバイアホール1が形成され、バ
イアホール1内には導体5が形成されている。
イアホール1内には導体5が形成されている。
導体5は前記したようにボール充填法によって形成され
またはその他の公知技術に従って形成されたものである
。
またはその他の公知技術に従って形成されたものである
。
本発明においては、バイアホール1のまわりをすべて、
すなわちグリーンシート12の表と裏においてバイアホ
ール1を覆う如くに導体ペーストを印刷してランド6を
形成する。
すなわちグリーンシート12の表と裏においてバイアホ
ール1を覆う如くに導体ペーストを印刷してランド6を
形成する。
ここで導体ペーストは導電性の金属微粉と樹脂とをねっ
て作った市販のものでよく、また導体ペーストの印刷は
公知の技術に従ってなすことができる。
て作った市販のものでよく、また導体ペーストの印刷は
公知の技術に従ってなすことができる。
図示された実施例において、グリーンシート12の厚さ
は約100μmに、バイアホールの径は80μmであり
、導体ペーストのランド6の幅は100μmに、またラ
ンド6の厚さは20μmに印刷し、グリーンシート12
、12’は約50 kg/c4の力で積層した後に焼
成炉に入れて約800〜1000℃の温度で焼成した。
は約100μmに、バイアホールの径は80μmであり
、導体ペーストのランド6の幅は100μmに、またラ
ンド6の厚さは20μmに印刷し、グリーンシート12
、12’は約50 kg/c4の力で積層した後に焼
成炉に入れて約800〜1000℃の温度で焼成した。
ランド6相互は、その幅がそれぞれ100μm位である
から、僅かの位置ずれがあっても相互に十分に接触し、
続いてグリーンシート2が前記の力で積層されるときに
相互に一体化する。
から、僅かの位置ずれがあっても相互に十分に接触し、
続いてグリーンシート2が前記の力で積層されるときに
相互に一体化する。
焼結後、バイアホール1はランド6の形成する導電路に
よって完全に接続される。
よって完全に接続される。
バイアホールの導体5が例えば第1図の出っ張り3に見
られるように出っ張っても、それはランド6内に埋没し
、また、第1図の凹所4に見られる如く導体が陥没して
いても、グリーンシート2の積層時に導体ペーストが凹
所内に入るから、たとえバイアホールの導体に前記の如
き欠陥があったとしても、バイアホール1は相互に完全
に接続される。
られるように出っ張っても、それはランド6内に埋没し
、また、第1図の凹所4に見られる如く導体が陥没して
いても、グリーンシート2の積層時に導体ペーストが凹
所内に入るから、たとえバイアホールの導体に前記の如
き欠陥があったとしても、バイアホール1は相互に完全
に接続される。
以上の説明から理解される如く、本発明の方法において
は、グリーンシートの表と裏にバイアホールを覆う如く
に導体ペーストを印刷するという簡単な方法によって、
セラミック多層回路基板の間の相互接続を完全なものに
し、同基板の製作における歩留りを向上させるものであ
る。
は、グリーンシートの表と裏にバイアホールを覆う如く
に導体ペーストを印刷するという簡単な方法によって、
セラミック多層回路基板の間の相互接続を完全なものに
し、同基板の製作における歩留りを向上させるものであ
る。
第1図は従来技術に従うセラミック多層回路基板の接続
において経験された問題点を図示する断面説明図、第2
図は本発明に従うセラミック多層回路基板の接続部形成
工程を図示する断面説明図、である。 1・・・バイアホール、2・・・セラミックのグリーン
シート、3・・・出っ張り、4・・・凹所、5・・・導
体、6・・・ランド。
において経験された問題点を図示する断面説明図、第2
図は本発明に従うセラミック多層回路基板の接続部形成
工程を図示する断面説明図、である。 1・・・バイアホール、2・・・セラミックのグリーン
シート、3・・・出っ張り、4・・・凹所、5・・・導
体、6・・・ランド。
Claims (1)
- 1 セラ□ンクグリーンシートの所定位置に導体ボール
を充填してバイアホールを形成する工程と、グリーンシ
ートの表面と裏面に該バイアホールの径よりも幅広の該
バイアホールを覆う導体ペーストのランドを形成する工
程と、上記導体ボールを充填し、バイアホールを覆う導
体ペーストのランドを形成したグリーンシートを複数枚
積層し焼成する工程とを有することを特徴とするセラミ
ック多層基板の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55119321A JPS5841800B2 (ja) | 1980-08-29 | 1980-08-29 | セラミック多層基板の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55119321A JPS5841800B2 (ja) | 1980-08-29 | 1980-08-29 | セラミック多層基板の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5743497A JPS5743497A (en) | 1982-03-11 |
JPS5841800B2 true JPS5841800B2 (ja) | 1983-09-14 |
Family
ID=14758557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55119321A Expired JPS5841800B2 (ja) | 1980-08-29 | 1980-08-29 | セラミック多層基板の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5841800B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020017540A1 (ja) | 2018-07-17 | 2020-01-23 | 株式会社アマダホールディングス | 上型ストッカ |
WO2020226084A1 (ja) | 2019-05-07 | 2020-11-12 | 株式会社アマダ | プレスブレーキ |
WO2020230731A1 (ja) | 2019-05-16 | 2020-11-19 | 株式会社アマダ | 曲げ加工システム及び金型位置ずれ補正方法 |
WO2020230730A1 (ja) | 2019-05-16 | 2020-11-19 | 株式会社アマダ | 曲げ加工システム及び金型移送方法 |
WO2021070846A1 (ja) | 2019-10-11 | 2021-04-15 | 株式会社アマダ | 曲げ加工システム及び給脂ユニット |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62172795A (ja) * | 1986-01-24 | 1987-07-29 | 松下電器産業株式会社 | セラミツク多層基板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS498757A (ja) * | 1972-05-20 | 1974-01-25 | ||
JPS4941854A (ja) * | 1972-08-30 | 1974-04-19 | ||
JPS5578585A (en) * | 1978-12-07 | 1980-06-13 | Matsushita Electric Ind Co Ltd | Printed circuit board |
-
1980
- 1980-08-29 JP JP55119321A patent/JPS5841800B2/ja not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS498757A (ja) * | 1972-05-20 | 1974-01-25 | ||
JPS4941854A (ja) * | 1972-08-30 | 1974-04-19 | ||
JPS5578585A (en) * | 1978-12-07 | 1980-06-13 | Matsushita Electric Ind Co Ltd | Printed circuit board |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020017540A1 (ja) | 2018-07-17 | 2020-01-23 | 株式会社アマダホールディングス | 上型ストッカ |
WO2020017532A1 (ja) | 2018-07-17 | 2020-01-23 | 株式会社アマダホールディングス | プレスブレーキ用金型 |
WO2020017539A1 (ja) | 2018-07-17 | 2020-01-23 | 株式会社アマダホールディングス | プレスブレーキ用金型 |
WO2020017537A1 (ja) | 2018-07-17 | 2020-01-23 | 株式会社アマダホールディングス | 金型交換装置 |
WO2020226084A1 (ja) | 2019-05-07 | 2020-11-12 | 株式会社アマダ | プレスブレーキ |
WO2020230731A1 (ja) | 2019-05-16 | 2020-11-19 | 株式会社アマダ | 曲げ加工システム及び金型位置ずれ補正方法 |
WO2020230730A1 (ja) | 2019-05-16 | 2020-11-19 | 株式会社アマダ | 曲げ加工システム及び金型移送方法 |
WO2021070846A1 (ja) | 2019-10-11 | 2021-04-15 | 株式会社アマダ | 曲げ加工システム及び給脂ユニット |
Also Published As
Publication number | Publication date |
---|---|
JPS5743497A (en) | 1982-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4417393A (en) | Method of fabricating high density electronic circuits having very narrow conductors | |
US4645552A (en) | Process for fabricating dimensionally stable interconnect boards | |
JPH0150119B2 (ja) | ||
JPS5855679B2 (ja) | 多層回路板およびその製造方法 | |
US4487993A (en) | High density electronic circuits having very narrow conductors | |
US4914260A (en) | Ceramic multi-layer printed circuit boards | |
JPS5841800B2 (ja) | セラミック多層基板の形成方法 | |
JPH0212751B2 (ja) | ||
JP2003318309A (ja) | キャビティ付き多層セラミック基板の製造方法 | |
JPH11340628A (ja) | セラミック回路基板の製造方法 | |
JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
JP2002118194A (ja) | フリップチップ用セラミック多層基板の製造方法 | |
JPH0534138Y2 (ja) | ||
JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
JPH03190298A (ja) | 多層印刷配線基板 | |
JPH0645757A (ja) | 多層セラミック基板およびその製造方法 | |
JPH05191047A (ja) | 多層セラミック回路基板の製造方法 | |
JPS62185351A (ja) | 多層配線基板 | |
JPS6049588B2 (ja) | セラミック多層プリント板の製造方法 | |
JPH0677665A (ja) | 多層回路基板及びその製法 | |
JPS6244840B2 (ja) | ||
JPH03288494A (ja) | 多層セラミック基板のバイヤ形成方法 | |
JPH03280495A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
JPS6226200B2 (ja) |