JPS5840994A - Memory access system - Google Patents

Abstract

PURPOSE:To realize a high-speed operation and a reduction of power consumption, by providing a register to store temporarily the access address and writing data to a control memory which are given from a control part and giving an address to the control memory by means of the above-mentioned register and at a time point when the control time slot arrives. CONSTITUTION:The writing to a control memory CM is carried out only at a control time slot, and a buffer or registers 22, 24 and 26 are provided. Both the writing address WA and the writing data WD which are given from an information receiving/distributing device SRD of a central control part CC are written in buffer 24, 26 at the time point when they are produced. Then the data WD is written into the address WA part of the memory CM when a selector 16 is switched to the writing side from the reading side. Both WA and WD have 10 bits respectively, and the buffers 24 and 26 can store these WA and WD and at the same time have the capacity equivalent to 2 words respectively. The register 22 store temporarily the reading R and writing W designating signals given from the part CC like the buffers 24 and 26. Then a writable mode and a reading mode are secured for the memory CM in the case of the signals W and R respectively.

Description

【発明の詳細な説明】 本発明は、時分割電子交換機の通話路メモリの制御メモ
リに対するアクセス方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for accessing a control memory of a channel memory of a time-sharing electronic exchange.

時分割電子式電話交換機では発呼電話機と被呼電話機と
を結ぶクロスバスイッチの如き機械式選択接続手段の代
りに半導体メモリを使用する。第１図はその概略を示す
図でＩＩＰＭは通話路メモリと呼ばれる上記メモリ、Ｃ
Ｍはその制御用メモリである。通話路ｔ１，４は時分割
され、各加入者および外線はそのタイムスロットを固定
的に＠当てられる。今タイムスーットｍ（図ではＴ８飄
で表わす）を割当てられた加入者ムとタイムスロットｎ
を割嶋てられた加入者Ｂ（この加入者は局外なら、墓は
Ｂが使用する仁とになりた外線トランクに割当てられ九
タイムスーットであシ、局内ならムと同様ＷＣ＠轟てら
れたタイムスロットである）が通話する場合を考えると
、加入者ムの発呼情報を受けてＣＣはメモリＣＭのｎｉ
ｌ地に被呼電話機のタイムスロット香号ｌを書込み、ま
た亀番地には番号論を書込む、カウンタ１０．１２はタ
イムスロットを規定するクロックを計数していてメモリ
８ＰＭＫタイムスｐット０．１．２・・・・・−・・が
到来するときはカウンタ計数値＃０，１．２＝−・　と
なっている、ｔたメモリ８ＰＭ、ＣＭは各タイムスロッ
ト切換える。そこで加入者Ａの音声信号のＰＣＭデータ
がタイムスロットＴＳｍＫのってメモリ８ＰＭに到来す
るときセレクタ１４は先ずカウンタ１０の計数値論を採
用し、メモリ８ＰＭのｍ番地ＫＴｌｉｍのＰＣＭデータ
が書込まれる。次に読取シサイクルに入るとセレクタ１
４．１６はメモリＣＭ、カラ／り１２側に切換り、カウ
ンタ１２の計数値もｍであるからメモリＣＭのｍ番地の
記憶データ１が読出され、これがセレクタ１４を通して
メモリ８ＰＭに入り該メモリのｎ番地の記憶情報Ｂが読
出され、これがタイムスロットＴ８ｍＫ乗って加入者ム
へ伝送される・記憶情報Ｂは加入者Ｂの音声信号のＰＣ
Ｍデータであり、加入者Ａのそれと同様にメモリ８ＰＭ
に書込まれたものである。即ち加入者Ｂの上記情報Ｂは
タイムスロットＴＳｎにの９てメモリＢＰＭＫ到来し、
その時カウンタ１０の計数値はｎであるから該情報Ｂは
ＳＰＭのｎ番地に書込まれる。メモ９８ＰＭＯｔｎ番地
に書込まれた情報人はカウンタ１２の計数値がｎのとき
読出され（０Ｍ出力はｍｌこれが８ＰＭのアドレス者！
へ伝送される。こうして加入者ム、Ｂ間の通話がメモリ
８ＰＭを介して打力われる。Time division electronic telephone exchanges use semiconductor memories in place of mechanical selective connections, such as crossbar switches, between calling and called telephones. FIG. 1 is a diagram showing the outline thereof, in which IIPM is the above-mentioned memory called communication path memory, and C
M is its control memory. The communication paths t1, 4 are time-divided, and each subscriber and external line is assigned a fixed time slot. The subscriber who is currently assigned time suit m (represented by T8 in the figure) and time slot n
subscriber B (if this subscriber is outside the station, the grave will be assigned to the external trunk used by B and will be a nine-time suit; if it is within the station, it will be WC@Todorote). If we consider a case where a call is being made in the time slot assigned to the subscriber CM, the CC receives call information from the subscriber
The time slot number l of the called telephone is written in the address 1, and the number theory is written in the address 10.12.The counter 10.12 counts the clock that defines the time slot, and the memory 8PMK timeslot 0.12 counts the clock that defines the time slot. When 1.2 . Therefore, when the PCM data of subscriber A's voice signal arrives at memory 8PM in time slot TSmK, selector 14 first adopts the counting theory of counter 10, and the PCM data at address m KTlim of memory 8PM is written. . Next, when entering the read cycle, selector 1
At 4.16, the memory CM is switched to the color/return 12 side, and since the count value of the counter 12 is also m, the stored data 1 at address m of the memory CM is read out, and this enters the memory 8PM through the selector 14 and is transferred to the memory. Stored information B at address n is read out and transmitted to the subscriber in time slot T8mK. Stored information B is the PC of subscriber B's audio signal.
M data, similar to that of subscriber A, memory 8PM
It was written in. That is, the above information B of subscriber B arrives at the memory BPMK at time slot TSn,
At that time, the count value of the counter 10 is n, so the information B is written to address n of the SPM. The information person written in the memo 98PMOtn address is read out when the count value of the counter 12 is n (0M output is ml This is the addressee of 8PM!
transmitted to. In this way, calls between subscribers M and B are transmitted via the memory 8PM.

第２図および第３図に示すように１通話路（〕為イウエ
イ）はＨＷＯ〜ＨＷｔ１の３２本、各ハイウェイの多重
度は３２（タイムスロットは〒ＳＯ〜〒８３１の５２個
）とすると、マルチプレクサＭＰＸの出側での多重度は
１０２４となる。セして１フレームの長さは１２５μｓ
（フレーム周波数は８ＭＨりとすると、ハイウェイでの
１タイムスロツトの長さは５．９μｌであり、これに８
ビツトが詰め込まれ、０番と１６１１のタイムスロット
が制御用タイムスロット、残りの３０タイムス四ツトが
音声データ用とされる。ｔたマルチプレクサ出側でのタ
イムスロットの数は１０２４、各々の長さは１２２ｍｇ
となる。第５図の■〜■は第２図の０〜０部分の信号の
状態を示す、メモリ８ＰＭ、ＣＭのアクセスはこの１２
２１１ｇの時間内で行なわねばならず、しかも前半は書
込み用、後半は読取シ用であるから、各々の時間は１２
２／２　＝　６１ｍＢである。第４図にこの時説明した
ものを示す。とれの時間制御ＩＣメモリとしても可成夛
高速であシ、このような高速に耐えるメモリは現在では
ＩＫＸ１ｂ口ＲＡＭ程度のものであり、それ以上高集積
度のＲＡＭは使用困難である。しかも高速動作させると
電力消費も大となるから放熱に留意する必要があり、実
装に制約が加わる。As shown in Fig. 2 and Fig. 3, one communication route is 32 from HWO to HWt1, and the multiplicity of each highway is 32 (52 time slots from 〒SO to 〒831). The multiplicity at the output side of multiplexer MPX is 1024. The length of one frame is 125μs
(If the frame frequency is 8 MH, the length of one time slot on the highway is 5.9 μl, and
The bits are packed, time slots 0 and 1611 are used as control time slots, and the remaining 30 and 4 time slots are used for audio data. The number of time slots at the output of the multiplexer is 1024, each with a length of 122 mg.
becomes. ■ to ■ in FIG. 5 indicate the signal states of the 0 to 0 portions in FIG.
This must be done within a time of 211g, and since the first half is for writing and the second half is for reading, each time is 12g.
2/2 = 61mB. FIG. 4 shows what was explained at this time. Even as a time control IC memory, it is possible to achieve high speeds, and currently the only memory that can withstand such high speeds is the IKX1b RAM, and it is difficult to use a RAM with a higher degree of integration. Moreover, high-speed operation also increases power consumption, so care must be taken to dissipate heat, which imposes restrictions on implementation.

通話路メモ９　ＳＰＭは多重度が上れば高速動作を要求
されるのは止むを得ないとしても、その制御用メモリＣ
Ｍは工夫の余地がある。即ち制御メモリは交信する両加
入者が使用するタイムスロット番号を通話路メモリの読
出し時に出力するものであるので、読出しにおいて通話
路メモリと同期している必要があるが、書込みｋついて
はそうではなく、発呼時に書込めば通話終了まで再書込
みの必要は表いものである。そしてタイムスロットは全
てが通話用に使用されるものではなく、その幾つか、前
記の例では〒ＳＯとＴＳ１６は制御情報用に使用され、
このタイムスロットでは通話路メモリへのアクセスは不
要である。従ってこのときを利用して制御メモリへの書
込みを行なえば、他のタイムスロットでは読取シ（即ち
８ＰＭへの読出し）のみを行なえる。つｔｂとのように
するとタイムスロット長全部、前記の例では１２２ｍｇ
全部を書込み（Ｔ２Ｏ，？８１４において）★九は読取
）（残プのτＢ全全部ｋ使用でき、動作速度を半分１ｆ
ｃ＠すことが可能である。このような速度になれば４［
Ｘｌｂ口ＲＡＭなどを使用でき、実装上も有利となる０
本発明はか＼る観点に立つものであって実施例を第６図
に、アクセス状況を第７＠ｌに示す。Call route memo 9 Although it is unavoidable that SPM is required to operate at high speed as the degree of multiplicity increases, its control memory C
M has room for improvement. In other words, since the control memory outputs the time slot numbers used by both communicating subscribers when reading the channel memory, it must be synchronized with the channel memory when reading, but this is not the case when writing. If the information is written at the time of making a call, there is no need to rewrite it until the end of the call. And not all of the time slots are used for calls; some of them, in the example above SO and TS16, are used for control information,
No access to channel memory is required in this time slot. Therefore, if writing to the control memory is performed using this time, only reading (that is, reading to 8 PM) can be performed in other time slots. tb, the total time slot length is 122mg in the above example.
Write all (at T2O, ?814)★9 is read) (All remaining τB can be used, and the operating speed is halved by 1f.
It is possible to c@. At such a speed, 4[
Xlb RAM can be used, which is advantageous in terms of implementation.
The present invention is based on this point of view, and an embodiment is shown in FIG. 6, and an access situation is shown in FIG. 7.

第６図は制御メモリＣＭとその周辺回路を示し従来の同
様回路部分を第５図に示す、制御用メモリへの書込みは
制御用タイムス四ツ）においてのみとすると、従来のよ
うに何時でも（正確には４１ｍＢ毎ｋ）書込み可能とい
う訳ではないのでこれに対処すぺ〈バッファまたはレジ
スタ２２．２４゜２６を設けるｅ　ｃ　ｃ　（中央制御
部）詳しくはその情報受信分配装置８ＲＤよ）の書込み
アドレスＷＡおよび書込みデータＷＤは、それが発生し
た時点でバッファ２４．２６に書込んでおき、セレクタ
１６がＴＳＤ、ＴＳｌ６で読出しくＲ）側から書込み（
Ｗ）側へ切換わるとき、制御メモリＣＭの該Ｗム部へ該
ＷＤが書込まれる。なおセレクタ１６は第５図は各タイ
ムスロット毎ＫＲ，Ｗを繰り返すが、第６図ではＴＳＤ
とＴａ１６でのみＷ＊に切換わりその他の時間中はＲ側
忙ある。またと＼でいう〒５Ｏ９Ｔ８１６は各ハイウェ
イでのそれであ、９、ＭＰＸ出側つまシ本ＣＭ部分では
第３１１（ａ）Ｋ示すようにＴＳＯ〜Ｔ８３１　（図示
しないが）’ｒ８０に相当し、〒８１６はＴ８５１２〜
Ｔ８５４′５に相当する。またＷＡ、ＷＤは共に１０ビ
ツトであり、バッファ２４゜２６はそれらを収容でき、
かつ各々２ワ一ド分（ＣＣからの出力の２回分）程度の
容量を持つようＫしておく。ＷＡ、ＷＤの一例は第１図
に示し九ｍ（番地）とｎ（タイムスロット）、ｍ（番地
）トｎｔ（タイムスロット）である、なお、各加入者の
アドレスはハイウェイ番号とタイムスロット番号からな
り、８ＰＭへの書込みはタイムスロット別、その中がハ
イウェイ別となる。レジスタ２２はＣＣからの読出しＲ
１書込みＷ指定信号をバッファ２４．２６と同様に一時
蓄積するもので、書込みＷのときは制御メモリＣＭを書
込み可（ライトイネーブル：Ｗｌ）とし、読取りＲのと
きは制御メモリＣＭを読取抄モード圧する。とのＲ／’
Ｗ指定は制御用タイムスロットのとき行なわれ、従って
丁８０．〒８１６などの期間は第７図に示すようＫＣＣ
よプのＣＭアクセス期間となり、Ｗ指定なら前述の書込
みが行なわれ、Ｒ指定ならＣＭの読出しが行なわれ、読
出しデータは一時蓄積用のレジスタ２０を介してＣＣへ
送られる。なお書込みＷは必らず必要であるが、読取り
Ｒはそうではなく、機種によっては省略可能である。１
８は制御メモリＣＭの読出しデータ従って通話路メモリ
のアドレス情報を一時蓄積するレジスタであ！’、８Ｍ
Ｈｚとあるのはレジスタ１８などを駆動するクロックで
ある。なお図では単線で示しているがＭＰＸ出側ではデ
ータは８ビツトつまり１タイムスロット分が並列転送さ
れる。FIG. 6 shows the control memory CM and its peripheral circuits. FIG. To be exact, it is not possible to write 41mB per k), so we need to deal with this. The address WA and write data WD are written to the buffers 24 and 26 at the time they are generated, and the selector 16 reads them using TSD and TSl6 from the write (R) side.
When switching to the W) side, the WD is written into the W section of the control memory CM. Note that the selector 16 repeats KR and W for each time slot in FIG. 5, but in FIG.
It switches to W* only at Ta16 and the R side is busy during the rest of the time. Also, 〒5O9T816 in \ is that on each highway, and in the 9, MPX exit side CM part, it corresponds to TSO~T831 (not shown)'r80 as shown in No. 311(a)K, and 〒 816 is T8512~
Corresponds to T854'5. Also, both WA and WD are 10 bits, and the buffers 24° and 26 can accommodate them.
And each of them is designed to have a capacity of about 2 words (2 outputs from the CC). An example of WA and WD is shown in Figure 1 and is 9m (address), n (time slot), m (address) and nt (time slot).The address of each subscriber is the highway number and time slot number. Writing to 8PM is done by time slot, and within that time slot, by highway. Register 22 is read from CC
1 Write W designation signal is temporarily stored in the same way as buffers 24 and 26. When writing W, the control memory CM is set to writable (write enable: Wl), and when reading R, the control memory CM is set to read mode. Press. R/' with
The W designation is made at the time of the control time slot, and therefore 80. For periods such as 〒816, KCC is shown in Figure 7.
This is the next CM access period, and if W is designated, the above-mentioned writing is performed, and if R is designated, CM reading is performed, and the read data is sent to CC via the temporary storage register 20. Note that writing W is always necessary, but reading R is not, and can be omitted depending on the model. 1
8 is a register that temporarily stores the read data of the control memory CM and the address information of the channel memory! ', 8M
Hz is the clock that drives the register 18 and the like. Although shown as a single line in the figure, 8 bits of data, ie, one time slot, are transferred in parallel on the MPX output side.

以上説明したように本発明によれば多重度は下げること
なく制御用メモリの動作速度を半減することができ、高
集積度メモリの使用可能、消費電力低減圧よる実装容易
化などの利点が得られる。As explained above, according to the present invention, the operating speed of the control memory can be halved without reducing the multiplicity, and advantages such as the use of highly integrated memory and ease of implementation due to reduced power consumption are obtained. It will be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は時分割電子交換機の概要を示すブロック図、第
２図は通話路と通話路メモリ部分のブロック図、第５図
の（＆）　、　（ｂ）　、　（Ｃ）は第２図のタイムス
ロット制御の説明図、第４図は制御メモリにおける従来
のタイムスロ、１ツト制御の説明図、Ｈ５図はモリにお
ける本発明に係るタイムスロット制御の説明図である。 図面で、ｓＰＭは通話路メモリ、ＣＭは制御メモリ、ｃ
ｃは制御部、２４．２６はレジスタ、４゜を鵞は通話路
、ＴＳＤ　、ＴＳ１６Ｆｉ制御用タイムスロット、残シ
のＴＳｌ　、Ｔａ２・・・・は音声信号コード伝送用タ
イムスロットである。 ５Fig. 1 is a block diagram showing an overview of the time-sharing electronic exchange, Fig. 2 is a block diagram of the communication path and communication path memory section, and (&), (b), and (C) in Fig. 2 are the same as those in Fig. 2. FIG. 4 is an explanatory diagram of time slot control according to the present invention. FIG. 4 is an explanatory diagram of conventional time slot and one shot control in a control memory. FIG. H5 is an explanatory diagram of time slot control according to the present invention in a memory. In the drawing, sPM is channel memory, CM is control memory, and c
c is a control unit, 24.26 is a register, 4° is a communication path, TSD, TS16Fi control time slot, and the remaining TS1, Ta2, . . . are audio signal code transmission time slots. 5

Claims (1)

【特許請求の範囲】 通話路メモリおよび骸メモリの読出しアドレスを出力す
る制御メモリを備える時分割電子交換機の制御メモリア
クセス方式において、 制御部よ如の該制御メモリに対するアクセス用アドレス
及び書込みデータを一時蓄積するレジスタを設け、制御
メモリに対するアクセスは、通話路の音声データ用タイ
ムスロット群間に挿入される制御用タイムスロットの到
来時点において前記レジスタの内容を用いて行なう仁と
を特徴とするメモリアクセス方式。[Claims] In a control memory access method for a time-sharing electronic exchange equipped with a control memory that outputs read addresses of a communication path memory and a skeleton memory, the access address and write data to the control memory by a control unit are temporarily stored. A memory access device characterized in that a register is provided for storage, and access to the control memory is performed using the contents of the register at the arrival time of a control time slot inserted between a group of voice data time slots on a communication channel. method.