JPS5840712A - スイツチ開閉信号検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプログラマブルコントローラの入力回路等の如
き、複数スイッチの開閉信号検出装置に関するものであ
り、更に詳細にはスイッチとダイオードの直列回路の複
数をマ）　ＩＪクス状に配線し、行及び列電極にそれぞ
れ電流の分離検出手段及び分離走査手段を設けることに
より、走査しながら上記スイッチの開閉信号を検出する
スイッチ開閉信号検出装置に関するものである。

最近マイクロコンピュータ等ＩＣ技術の進展により、各
分野でその応用機器が使用されているが、特に計測制御
分野に於ける応用機器としてプログラマブルコントロー
ラ（又はシーケンス・コントローラとも云う、以下ＰＣ
と称す）がある。このＰＣは工程制御機器として、多数
の入力スイッチ及び入力接点等からの入力信号により予
め定められた組合せの出力信号を作成し、該出力信号で
多数のソレノイド、接点コイル等の出力機器を駆動する
ことにより工程の自動化に寄与するものである。特に半
導体ＲＯＭ、ＲＡＭ及びマイクロコンピュータで構成さ
れたＰＣは、普通一般に用いられているマイクロコンピ
ュータシステムとほとんど同■ じ構成であるが、入出力（以下４と称す）点数が多いこ
と、及びそれぞれの％に被制御機器をドライブするスイ
ッチ回路（出力の場合）及び被検出機器の状態を検出す
る回路（入力の場合）を備えている事等の点で異ってい
る。

このようなマイクロプロセッサ−を制御部に採用した従
来のＰＣのブロック構成を第１図に示す。

第１図に於て、１はマイクロプロセッサ−により構成さ
れ件制御部（ＣＰＵ）、２はメモリ部、３はキー人力手
段及び表示部を備えたキーディスプレイ部であり、上記
メモリ部２にはＣＰＵＩの制御によってキーディスプレ
イ部３の操作に従った工程制御プログラムが予め入力記
憶されており、入力回路部４からの入力データはメモリ
部２に予め入力されている工程制御プログラムに従って
ＣＰＵＩで処理された後、出力回路部５に出力される。

入力回路部４及び出力回路部５の入出力端子は図示の如
く直接入力スイッチ群６及びソレノイド群７を通して、
商用交流電源電圧（以下交流電源と略称する）ＶＡＣに
接続される。なお入力回路の電源としては直流電源の場
合もあるが、第１図では入出力電源として交流電源ＶＡ
Ｃを使用する場合を示している。［第２図は第１図に示
した従来のＰＣの入力回路部４の中の１回路を抜き出し
て示している。第２図に於て、交流電源ＶＡＣに直列に
接続されたスイッチ８が閉じると、交流電源電圧ＶＡＣ
は抵抗９で降圧された後整流スタック１０で整流され、
光カプラ−１４の入力ＬＥＤ１４ａに加わり、該ＬＥＤ
１４ａを発光させる。この光により、同一光カプラー１
４の受光トランジスター１４ｂは導通状態となり、その
コレクタ電圧は波形整形された後スイッチ信号として外
部に導出される。

なおツェナーダイオード１３．抵抗１２及びコンデンサ
１１は、チャタリング防止等光カプラ−１４の働きを確
実に保つために設けられている。又二次側の低電圧回路
（ＴＴＬ回路）に設けられた抵抗１５は負荷抵抗、抵抗
１６とコンデンサ１７及びインバーター１８は波形整形
用に用いられている。　このような上記単一回路が１台
のＰＣに例えば６４点或は１２８点等人カスイッチ数だ
けまとまって上記入力回路部４を構成している。

この様にＰＣＩ台当０に使用される回路数が上記の如く
非常に多いので、１回路当りの回路の簡略化がＰＣ全体
の価格低減に大きく影響を及ぼすことになり、従来の入
力回路部は比較的回路構成部品が多く、ＰＣ全体の価格
に占める割合が高く、ＰＣ全体の価格低減化を困難にし
ていた。

本発明は上記の点に鑑みて成されたものであり、上記の
如きＰＣの入力回路部に用いられる回路の簡略化を計る
ことにより該回路の低価格イ１ゝを計ることを目的とし
て成されたものであり、この目的を達成するため本発明
は、交流電源に直列接続されたスイッチの開閉信号を検
出する装置において、上記のスイッチとダイオードの直
列回路の複数をこのダイオードのアノード端子側を行電
極に、カソード端子側を列電極になるようにマトリック
ス状に配線し、上記行電極側及び列電極側にそれぞれ電
流の分離検出手段及び列を分離走査する分離走査手段を
設けると共に、上記電流分離検出手段、イ歿 マトリクス中の任意のスイッチ、列分離走ｉび電源によ
り閉回路を形成し、上記列電極側に設けた分離走査手段
の走査信号に同期して上記行電極側に設けた電流分離検
出手段により各行電極の電流を検出するように成して上
記スイッチの開閉信号を検出するように構成されている
。

以下、本発明を図面を参照して詳細に説明する。

第３図は、行電極（Ｌ□、Ｌ２．・・・Ｌ８）に光カプ
ラ−２１□〜２１８より成る電流の分離検出手段２２を
接続すると共に列電極（ｃ１１ｃ２１・・・ｃ８）に光
サイリスタ２３□、２３□・・・２３８より成る分離走
査手段２４を備えた本発明に係るスイッチ開閉信号検出
装置の回路例を示している。

第３図に於て、ダイオードＤｎｍ（ｎ＝１〜８９ｍ＝１
〜８以下同様）とスイッチＬＳｎｍの直列回路をマトリ
クス要素Ｅｎｍとして、上記ダイオードＤｒｕｍのアノ
ード側を行電極Ｌｎに接続すると共にカソード側をスイ
ッチＬＳｎｍを介して列電極Ｃｍに接続して、スイッチ
マトリクス２５が構成されている。また各行電極Ｌｎは
それぞれ電流制限抵抗２６ｎを介して光カプラ−２１ｎ
の発光ダイオード２１ｎａのカソード端子に接続され、
該発光ダイオード２１ｎａの各アノーｒ端子は共通に接
続されて交流電源ＶＡＣの一端に接続され、上記各列電
極Ｌｍは光サイリスタ２３ｍによって構成された分離走
査手段２４を介して交流電源ＶＡＣの他端に接続されて
電源ＶＡＣ−電流分離検出回路２２−マトリクス中の任
意のスイッチＬＳ　ｎｍ−列分離走査手段２４−電源Ｖ
ＡＣの閉回路が形成されている。上記分離走査手段２４
はそれぞれの列電極Ｃｍに対応して設けられた光サイリ
スタ２３ｍと、これらの出力を共通してオン・オフさせ
る共通スイッチ用光カプラ−２６により構成されている
。また、各行電極Ｌｎに接続された光カプラ−２１ｎの
出力はそれぞれゲート回路２７を介して例えばＰＣの制
御部ＰＵ　）のデータバスに接続され、制御部（ＣＰＵ
）はゲート回路２１を介して各列電極Ｃｍに設けられた
光サイリスタ２３ｍ及び共通スイッチ光カプラ−２６の
発光ダイオード２３ｍａ、２６ａに印加される制御部（
ＣＰＵ）からの走査信号に従って、スイッチ開閉信号を
列電極毎に順次読込む。

本実施例においては、制御部としてＣＰＵを中心とした
装置を想定しているため列電極側分離走査手段２４の入
力インターフェースはそれに適した構成のものを示して
いる。即ち、光サイリスタ２３ｍの選択信号（Ｉ）、７
Ｊ）２８をラッチ回路２９でラッチし、その出力をデコ
ーダ３０でデコードして光サイリスタ２３ｍの選択動作
を行うと共に前記選択信号２８に同期した入力信号（Ｈ
’Ｃ）３１をラッチ回路３２に入力し、その出力を同期
信号としてデコーダ３０に入力すると共にドライバー３
３を通して、共通スイッチ光カプラ−２６の入力信号と
して利用している。上記列電極側分離走査手段２４にお
いて、抵抗３４ｍ、３５は光サイリスタ２３ｍ及び共通
スイッチ光カプラ−２６の発光ダイオード２３ｍａ及び
２６ａの電流制限抵抗で、３６ｍ、３７ｍはそれぞれ光
サイリスタ２３ｍｂのゲートコンデンサ及びゲート抵抗
であり、また３８はダーリントン構成になった光トラン
ジスタ２６ｂのバイアス抵抗である。上記回路構成にす
ることにより走査信号に同期して、順次噸択された列電
極Ｃｍに接続された複数スイッチの開閉信号を光カプラ
−２１ｎを介して検出することが出来る。

交流電源ＶＡＣを用いた本実施例では列電極分離走査手
段２４として光サイリスタ２３ｍｂを含んだ検出ループ
を構成しているため、一方向のみしか電流は流れない。

従って位相検出手段を別に設け、その出力に同期してス
イッチ信号を検出するようにしている。その位相検出回
路は符号ＣＳで示されており、交流電源ＶＡＣと光カプ
ラ−３９及び光サイリスタ４０より成る検出ループで構
成されている。

上記の如き構成に於て、制御部（ＣＰＵ）は、光サイリ
スタ４０をオンにして、光カプラ−３９を介してスイッ
チマトリクス２５が正常に動作する位相信号を検出する
と共にその信号の立上りに同期して走査信号を出力し、
該走査信号に同期して各検出ループに流れる電流を光カ
プラ−２１ｎを介し、閉成されたスイッチＬＳｎｍの該
当するスイッチ信号として検出するものである。

第４図に、上記入力動作を行う場合のタイミング図を示
す。

第４図に於て、商用交流電源電圧（ＶＡＣ）波形９０か
ら、位相信号９１１位相検出回路Ｃ８より検出され、ゲ
ート回路４１を介して制御部（ＣＰＵ）に入力されその
立上り９］ａを検出した後、制御部ＣＰＵから出力され
た選択信号をデコーダ３０によりデコードした走査信号
９２が順次出力される。

又、共通スイッチ光カプラ−２６へは各走査信号のＡＮ
Ｄ信号で構成される共通スイッチ信号９４が導入され、
光サイリスタ２．６ｂのオフ動作を行わせている。従っ
て光サイリスタを使用しない場合は該共通スイッチ光カ
プラ−２６は不要である。

各行電極に設けられた検出用光カプラ−２１ｎを介して
出力ゲート２７に表われる出力信号は波形９５で示され
ており、それぞれ各スイッチの開閉状態により走査信号
に同期して出力される。各スイッチ信号を検出した後１
位相検出回路Ｃ８を光サイリスタ４０Ｇ、−よりオフ状
態にし、従って以後の最初の交流電圧のゼロクロス電圧
時点で位相検出回路Ｃ８には電流が流れなくなる。

第５図に、列電極分離走査手段２４として、光カプラ−
２３ｍと高耐圧トランジスタ４２ｍの組合せで成るスイ
ッチ回路を使用した場合の本発明の他の実施例を示す。

本実施例においては、スイッチＬＳｎｍとダイオードＤ
ｎｍの直列回路で構成されるスイッチマトリックス２５
及び各行電極Ｌｎに接続されたスイッチ信号検出手段（
電流分離検出回路）２２は上記実施例（第３図）と全く
同じであるが、列電極走査手段２４が異る。即ち、高耐
圧トランジスタ４２ｍを各列電極Ｃｍのスイッチ素子と
して使用すると共に、該ト）ンジスタ４２ｍのベース電
流として比較的低電圧で駆動される光カプラ−２３ｍの
出力電流を利用している。

このような構成にすれば、光サイリスタを列電極スイッ
チとして使用した場合に較べ、共通スイッチ光カプラ−
２６を必要としなくなり、また普通耐圧の光カプラ−２
３ｍを使用出来る等により簡略化を促進出来る。尚、ダ
イオード４３は交流電源ＶＡＣからの電流を一方向のみ
に流すためのちので、スイッチマトリクス２５と並列に
抵抗４４とツェナーダイオード４５を接続し、列電極走
査回路２４に使用されている光カプラ−２３ｍの電源を
作っている。又走査入力として使用される低電圧論理回
路も共通スイッチ光カプラー用の信号が不要なため簡略
化され走査信号２８をラッチ回路２９で一時記憶し、デ
コーダ３０で走査信号を作って各光カプラー人力信号と
して利用する。

第６図に、上記入力回路を実際のＰＣに使用する場合の
ブロック図を示す。

第６図において、制御部１．メモリ部２．キーディスプ
レイ部３及び出力回路部５は従来に於けるＰＣの場合と
同じであるが、位相検出回路部５１及び入力回路部５２
が従来と異る。即ち、交流電源ＶＡＣは直接入力回路部
５２に接続され、又ダイオードＤｎｍと直列接続された
スイッチＬＳｎｍは各スイッチ毎及びマトリクスを構成
する一定数のスイッチ（例えば８個）に１本の割合で共
通（ＣＯＭ）端子を夫々入力回路部５２に接続する。こ
のような構成にした後、入力信号検出時には、位相検出
回路５１で入力回路５２が正常に動作する位相を検出し
た後、それに同期して前述の手順で走査しながらスイッ
チ信号を検出するものである。

本発明は上述の如く、スイッチとダイオードの直列回路
でマトリックスを構成し、各行及び列電極だけに光カプ
ラー等の分離検出及び分離走査手段を使用してスイッチ
開閉信号を検出するように成しているため各スイッチ毎
に光カプラーを必要とする従来回路に較べて、構成部品
が少なく従って安価なスイッチ開閉信号検出装置を提供
することができる。

以上の説明では交流電源ＶＡＣを使用した場合について
述べているが全く同じ回路を直流電源を使用した場合に
共用出来るものであり、この場合には上記位相検出手段
は不要になる。又、従来回路では常時交流電源ＶＡＣに
接続して使用するため、抵抗等に於ける電力消費が大き
いが、本発明の実施例回路では必要時のみ列電極走査回
路をオンにしてスイッチ信号を検出する構成になってい
るため、不要電力消費を小さく出来るという効果も期待
出来る。

【図面の簡単な説明】

第１図は従来のプログラムコントローラの構成を示すブ
ロック図、第２図は従来のプログラムコントローラに用
いられている入力回路部の一入力回路の構成図、第３図
は本発明の構成を示すブロック図、第４図は本発明装置
の動作説明に供する信号波形図、第５図は本発明の他の
実施例装置の構成を示すブロック図、第６図は本発明装
置を用いたプログラムコントローラの構成を示すブロッ
ク図である。 ＶＡＣ・交流電源、ＬＳｎｍ・・・スイッチ、Ｄａｍ・
・・ダイオード、Ｌｎ・・・行電極、Ｃｍ・・・列電極
、２２・・・電流分離検出手段、２４・・・分離走査手
段。 代理人　弁理士　福　士　愛　彦

Claims (1)

【特許請求の範囲】
1. １、交流電源に直列接続されたスイッチの開閉信号を検
   出する装置であって、上記スイッチとダイオードの直列
   回路の複数を該ダイオードのアノード端子側を行電極に
   、カソード端子側を列電極になるようにマトリクス状に
   配線し、上記行電極側及び列電極側にそれぞれ電流の分
   離検出手段及び列を分離走査する分離走査手段を設ける
   と共に、上記電流分離検出手段、マトリクス中の任意の
   スイッチ、列分離走査手段及び電源により閉回路を形成
   し、上記列電極側に設けた分離走査手段の走査信号に同
   期して上記行電極側に設けた電流分離検出手段により各
   行電極の電流を検出するように成して上記スイッチの開
   閉信号を検出することを特徴とするスイッチ開閉信号検
   出装置。