JPS5837561B2 - 簡易予測制御装置 - Google Patents
簡易予測制御装置Info
- Publication number
- JPS5837561B2 JPS5837561B2 JP3664777A JP3664777A JPS5837561B2 JP S5837561 B2 JPS5837561 B2 JP S5837561B2 JP 3664777 A JP3664777 A JP 3664777A JP 3664777 A JP3664777 A JP 3664777A JP S5837561 B2 JPS5837561 B2 JP S5837561B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- calculation circuit
- deviation
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
この発明は、系の状態変化の大小によってそれぞれの制
御に有利な2つの操作量演算回路を用いて、この状態変
化の大小に応じてその切換を自動的に判定して安定した
制御を行なう制御装置において、2つの操作量演算回路
の切換の実行の基準となる切換偏差を系の変化の状況に
応じて変えるとともに、切換に際して操作量のリセット
機能を付加した簡易予測制御装置に関する。
御に有利な2つの操作量演算回路を用いて、この状態変
化の大小に応じてその切換を自動的に判定して安定した
制御を行なう制御装置において、2つの操作量演算回路
の切換の実行の基準となる切換偏差を系の変化の状況に
応じて変えるとともに、切換に際して操作量のリセット
機能を付加した簡易予測制御装置に関する。
第1図は従来の簡易予測制御装置を示すブロック図であ
る。
る。
この第1図における1は制御対象である。
この制御対象1の状態量の将来(リード・タイムをII
−J t s lは整数、Jtは離散時間系のタイム・
ステップ巾)生じるべき値を予測装置2を用いて予測し
て、予測値2aを得る。
−J t s lは整数、Jtは離散時間系のタイム・
ステップ巾)生じるべき値を予測装置2を用いて予測し
て、予測値2aを得る。
この予測値2aと目標値発生器3から出力さる目標値3
aとの差、すなわち、リード・タイムit−At先の制
御偏差4aを減算器4によって求める。
aとの差、すなわち、リード・タイムit−At先の制
御偏差4aを減算器4によって求める。
この結果、制御偏差4aが零となるような操作量6aを
係数器5、積分器6を用いて求める。
係数器5、積分器6を用いて求める。
また、予測の精度を上げるために、パルス巾n−1t,
パルス間隔A−Ji(n<A?)のパルスを発生するパ
ルス発生器7および掛算器8を用いて、リード・タイム
II−At時間のうち、n−1t時間だけ操作量6aを
変えるようにしている。
パルス間隔A−Ji(n<A?)のパルスを発生するパ
ルス発生器7および掛算器8を用いて、リード・タイム
II−At時間のうち、n−1t時間だけ操作量6aを
変えるようにしている。
このような従来の簡易予測制御装置は常に操作量が変化
する場合に比べて、予測の精度がよい。
する場合に比べて、予測の精度がよい。
すなわち、ある時点において、リード・タイムl・At
時間先の状態量を予測する場合、先の時点までにどのよ
うに操作量が変化するのか、全く分らないときより、操
作量が一定で動力)ないときの方が予測の精度がよい。
時間先の状態量を予測する場合、先の時点までにどのよ
うに操作量が変化するのか、全く分らないときより、操
作量が一定で動力)ないときの方が予測の精度がよい。
また、目標値3aや外乱Aの大きいときには、精度のよ
い予測側を用いて奨来生ずると考えられる制御偏差4a
(予測値)を零にするような操作量6aを制御対象1に
印加するものであるから、現実にTJsp偏差が生じて
から制御動作を開始する古典的フィードバック制御に比
べて格段に制御性が向上する。
い予測側を用いて奨来生ずると考えられる制御偏差4a
(予測値)を零にするような操作量6aを制御対象1に
印加するものであるから、現実にTJsp偏差が生じて
から制御動作を開始する古典的フィードバック制御に比
べて格段に制御性が向上する。
しかし、その反面、極く微少な外乱Aが加わった場合や
整定状態近傍に達した場合に,少しの制御偏差でも生じ
れば、敏感な制御動作が間歇的(リードタイムl・At
時間のうち,n−At時間だけ操作量の変更を行なうこ
と)に行なわれるため、操作量や制御量1aが若干振動
的になることがある。
整定状態近傍に達した場合に,少しの制御偏差でも生じ
れば、敏感な制御動作が間歇的(リードタイムl・At
時間のうち,n−At時間だけ操作量の変更を行なうこ
と)に行なわれるため、操作量や制御量1aが若干振動
的になることがある。
一方、微小変動、整定状態に重きを置き、制御系の感度
を下げると、大きな外乱が加わた場合などに、制御性が
悪くなると云う欠点を有する。
を下げると、大きな外乱が加わた場合などに、制御性が
悪くなると云う欠点を有する。
このような欠点を改善するために、大きな外乱、目標値
変化に対して有効な第1図に示すごとき予測制御系と微
少変動整定状態に対して安定な制御回路とを切換論理演
算回路を用いて自動的に切り換え、変動幅の大小によっ
てそれぞれの操作量演算回路の利点を引き出す方策も考
えられる。
変化に対して有効な第1図に示すごとき予測制御系と微
少変動整定状態に対して安定な制御回路とを切換論理演
算回路を用いて自動的に切り換え、変動幅の大小によっ
てそれぞれの操作量演算回路の利点を引き出す方策も考
えられる。
この場合における上記自動切換は制御偏差の予測値と予
め設定した切換偏差との大小を比較することによって行
なうが、ゲインの高い予測制御系を用いるとき、制御対
象のレベルが変わって、一巡ゲインが高くなり、制御系
に振動が生じたり、あるいは予測装置で考慮されていな
かった何等力)の擾乱が加わって予測がうまく行かない
で、操作信号が急に大きくなったりすることが場合によ
ってあり得る。
め設定した切換偏差との大小を比較することによって行
なうが、ゲインの高い予測制御系を用いるとき、制御対
象のレベルが変わって、一巡ゲインが高くなり、制御系
に振動が生じたり、あるいは予測装置で考慮されていな
かった何等力)の擾乱が加わって予測がうまく行かない
で、操作信号が急に大きくなったりすることが場合によ
ってあり得る。
まγこ、このような予測制御系の大きな外乱に対する大
きな優越性を発揮できるのは、予測制御系で求められる
操作量の可動範囲が制限されていない場合、あるいは制
限されてはいるが、制限値を越えることのない場合であ
る。
きな優越性を発揮できるのは、予測制御系で求められる
操作量の可動範囲が制限されていない場合、あるいは制
限されてはいるが、制限値を越えることのない場合であ
る。
この発明は、上記従来の欠点を除去するためになされた
もので、制御対象の制御量、操作信号および外乱の各信
号を入力して予測リード・タイム13−1t先(Ilは
整数、Atは離時間系タイム・ステップ巾)の制御量の
予測値を出力する予測装置と、予測リード・タイム!!
−At先の目標値と制御量の予測値とによる制御偏差の
予測値の変動の大きいときに使用されこの制御偏差の予
測値の定数倍された値を上記予測リード・タイムl−A
tのうちn−jt時間( n<A )だけ積分して上記
操作信号の変更を行ないかつその他の時間では操作信号
を変えずに保持するゲインの大きい第1の操作量演算回
路と、上記制御偏差の予測値の変動の小さいときに使用
されこの制御偏差の予測値に比例積分動作を加えて常に
操作信号の量を変更することにより制御動作の間歇性を
除去するゲインの小さい第2の操作量演算回路と、上記
制御偏差の予測値の絶対値と予め設定しに切換偏差との
差を指標として上記第1の操作量演算回路と第2の操作
量演算回路のいずれを使用するかを自動判定しかつ誤動
作防止のために上記リード・タイムl・jj1時間過去
の判定結果とのつき合ゎせを行なうとともに2度同じ結
果が続けば第1または第2の操作量演算回路のいずれを
使用するかの切換の実行を行なう切換論理演算回路と、
I!−At時間のサンプリング周期ごとにサンプリング
して上記操作信号が可動範囲の両端にきたとき異常が生
じたとして判定するとともにこの異常が2度続いたとき
のみ上記切換偏差の値を大きくしかつ異常が生じていな
いときには切換偏差を小さくする切換偏差演算回路と、
上記第1の操作量演算回路および第2の操作量演算回路
の切換時に上記操作信号を11#t時間過去の値と現在
の値との平均値にリセットする操作信号リセット回路を
よりなることを要旨とすることにより、古典的なフィー
ドバック制御に比べて飛躍的に制御性を向上させること
ができるとともに、外乱変化の微小な場合や整定状態に
充分近付いに場合に安定な匍脚を行なうことができる効
果に加えて、異常状態が生じても両操作量演算回路の切
換により脱することができ、しかも、この切換時に可動
範囲の端にある操作信号をリセットして安定化を計り、
制御精度の向上を期する簡易予測制御装置を提供するこ
とを目的とする。
もので、制御対象の制御量、操作信号および外乱の各信
号を入力して予測リード・タイム13−1t先(Ilは
整数、Atは離時間系タイム・ステップ巾)の制御量の
予測値を出力する予測装置と、予測リード・タイム!!
−At先の目標値と制御量の予測値とによる制御偏差の
予測値の変動の大きいときに使用されこの制御偏差の予
測値の定数倍された値を上記予測リード・タイムl−A
tのうちn−jt時間( n<A )だけ積分して上記
操作信号の変更を行ないかつその他の時間では操作信号
を変えずに保持するゲインの大きい第1の操作量演算回
路と、上記制御偏差の予測値の変動の小さいときに使用
されこの制御偏差の予測値に比例積分動作を加えて常に
操作信号の量を変更することにより制御動作の間歇性を
除去するゲインの小さい第2の操作量演算回路と、上記
制御偏差の予測値の絶対値と予め設定しに切換偏差との
差を指標として上記第1の操作量演算回路と第2の操作
量演算回路のいずれを使用するかを自動判定しかつ誤動
作防止のために上記リード・タイムl・jj1時間過去
の判定結果とのつき合ゎせを行なうとともに2度同じ結
果が続けば第1または第2の操作量演算回路のいずれを
使用するかの切換の実行を行なう切換論理演算回路と、
I!−At時間のサンプリング周期ごとにサンプリング
して上記操作信号が可動範囲の両端にきたとき異常が生
じたとして判定するとともにこの異常が2度続いたとき
のみ上記切換偏差の値を大きくしかつ異常が生じていな
いときには切換偏差を小さくする切換偏差演算回路と、
上記第1の操作量演算回路および第2の操作量演算回路
の切換時に上記操作信号を11#t時間過去の値と現在
の値との平均値にリセットする操作信号リセット回路を
よりなることを要旨とすることにより、古典的なフィー
ドバック制御に比べて飛躍的に制御性を向上させること
ができるとともに、外乱変化の微小な場合や整定状態に
充分近付いに場合に安定な匍脚を行なうことができる効
果に加えて、異常状態が生じても両操作量演算回路の切
換により脱することができ、しかも、この切換時に可動
範囲の端にある操作信号をリセットして安定化を計り、
制御精度の向上を期する簡易予測制御装置を提供するこ
とを目的とする。
次に、図面に基づきこの発明の簡易予測制御装置の実施
例について説明する。
例について説明する。
第2図はその一実施例を示すブロック図である。
この第2図の11は制御対象である。
この制御対象11には外乱源12よりの外乱に12aを
受けたときの将来(リード・タイムをl−At,Itは
整数.Jtは離散時間系タイム・ステップ巾とする)の
制御量を予測装置13によって予測するようになってい
る。
受けたときの将来(リード・タイムをl−At,Itは
整数.Jtは離散時間系タイム・ステップ巾とする)の
制御量を予測装置13によって予測するようになってい
る。
この予測装置13には、予測に必要な情報、すなわち、
外乱源12からの外乱12a(現在制御対象11に印加
されている外乱信号または将来印加される予定の先行信
号を含む)、制御対象11の現在の状態を検出した制御
量11aの検出信号11bおよびリミッタ14で発生し
た操作量の操作信号14aが導入されるようになってい
る。
外乱源12からの外乱12a(現在制御対象11に印加
されている外乱信号または将来印加される予定の先行信
号を含む)、制御対象11の現在の状態を検出した制御
量11aの検出信号11bおよびリミッタ14で発生し
た操作量の操作信号14aが導入されるようになってい
る。
この予測装置13の出力信号、すなわち、予測値13a
は符号変換器15に導き、そこで符号変換した後、加算
器16の第1の入力端に加えられるようになっている。
は符号変換器15に導き、そこで符号変換した後、加算
器16の第1の入力端に加えられるようになっている。
加算器16の他方の入力端には目標値先行発生器17か
らリード・タイムl・At先の目標値17aが導入され
るようになっている。
らリード・タイムl・At先の目標値17aが導入され
るようになっている。
したがって、加算器16は符号変換器15の出力と、リ
ード・タイムIl−1t先の目標値17aとを加算する
。
ード・タイムIl−1t先の目標値17aとを加算する
。
すなわち、リード・タイム13−it先の目標値17a
と制御量11aの予測値13aとの制御偏差の予測値を
算出するようになっている。
と制御量11aの予測値13aとの制御偏差の予測値を
算出するようになっている。
加算器16の出力16aは2つのスイッチ18.19の
各固定端子aおよび絶対値演算増幅器20の入力端に送
出するようになっている。
各固定端子aおよび絶対値演算増幅器20の入力端に送
出するようになっている。
上記スイッチ18.19はそれぞれ固定端子a,bおよ
び可動端子Cを有しており、各スイッチ18.19の固
定端子bは零設定器21Aの出力端に接続されている。
び可動端子Cを有しており、各スイッチ18.19の固
定端子bは零設定器21Aの出力端に接続されている。
この零設定器21Aは「O」なる値を発生するものであ
る。
る。
まだ、スイッチ18の可動端子CはR−Sフリップ・フ
ロップ回路21(以下FFと略称する)の出力21aに
より切換制御されるようになっている。
ロップ回路21(以下FFと略称する)の出力21aに
より切換制御されるようになっている。
このFF 21からは出力2lbも否定要素22に送出
されるようになっている。
されるようになっている。
この否定要素22の出力22aは上記スイッチ19の可
動端子Cの開閉制御を行なうようになっている。
動端子Cの開閉制御を行なうようになっている。
スイッチ18の可動端子Cは掛算器23の一方の入力端
に接続されている。
に接続されている。
この掛算器23の他方の入力端には加算器24の出力も
導入されるようになっている。
導入されるようになっている。
加算器24の一方の入力端には、パルス発生器25の出
刃端が接続されている。
刃端が接続されている。
加算器24の他方の入力端にはパルス発生器26の出力
端が接続されている。
端が接続されている。
パルス発生器25の出力25a ,25bはそれぞれ後
述するスイッチ27.28に送出するようになっている
。
述するスイッチ27.28に送出するようになっている
。
パルス発生器25は高さ1、パルス巾Jt,パルス間隔
A−Jtのパルスを発生するものであり、また、パルス
発生器26は高さ1、パルス巾(n−1)Jt,パルス
間隔II−Atのパルスを発生するものである。
A−Jtのパルスを発生するものであり、また、パルス
発生器26は高さ1、パルス巾(n−1)Jt,パルス
間隔II−Atのパルスを発生するものである。
このパルス発生器26のパルスの立ち上がりはパルス発
生器25のパルスの立ち上がりに対してJtだけ遅れて
いるものである。
生器25のパルスの立ち上がりに対してJtだけ遅れて
いるものである。
上記掛算回路23の出力端は係数器29を通してリミツ
タ付加算積分器30の一方の入力端に接続されている。
タ付加算積分器30の一方の入力端に接続されている。
一方、スイッチ19の可動端子Cは係数器31および3
2を通してリミッタ付加算積分器30の他方の入力端に
接続されている。
2を通してリミッタ付加算積分器30の他方の入力端に
接続されている。
リミツタ付加算積沙器30の出力端は加算器33の一方
の入力端に接続されており、この加算器33の他方の入
力端には係数器31の出力端が接続されている。
の入力端に接続されており、この加算器33の他方の入
力端には係数器31の出力端が接続されている。
加算器33の出力33aは上記リミツタ14の入力端に
送出するようになっている。
送出するようになっている。
このリミツタ14は加算器33の出力33aに上限リミ
ットを付して操作信号14aを上述したように、制御対
象11および予測装置13に送出するようになっている
。
ットを付して操作信号14aを上述したように、制御対
象11および予測装置13に送出するようになっている
。
力)クシで、点線で包囲して示すごとく、掛算器23、
係数器29、リミッタ付加算積分器30、加算器33、
リミツタ14、パルス発生器25.26、加算器24と
により、第1の操作量演算回路OP1が構成されている
。
係数器29、リミッタ付加算積分器30、加算器33、
リミツタ14、パルス発生器25.26、加算器24と
により、第1の操作量演算回路OP1が構成されている
。
また、一点鎖線で包囲して示すごとく、係数器31,3
2、リミツタ付加算積分器30、加算器33、リミツタ
14とにより第2の操作量演算回路OP2が構成されて
いる。
2、リミツタ付加算積分器30、加算器33、リミツタ
14とにより第2の操作量演算回路OP2が構成されて
いる。
なお、上記係数器29は設定倍率klを有しており、係
数器31は設定倍率kpを有しているものであり、制御
対象11に供給される操作信号14aが増大するとき、
制御量が増大ならば、正の値を、そして、減少ならば負
の値の設定倍率を有するものである。
数器31は設定倍率kpを有しているものであり、制御
対象11に供給される操作信号14aが増大するとき、
制御量が増大ならば、正の値を、そして、減少ならば負
の値の設定倍率を有するものである。
上述のごとく、制御偏差の予測値力)ら操作信号14a
を作る回路には、 (a)、加算器16−スイッチ18一掛算器23、パル
ス発生器25 .26−加算器24一掛算器23一係数
器29−IJミツタ付加算積分器30−加算器33−I
Jミツタ14の系統と、(b)、加算器16−スイッチ
19一係数器31一係数器32−IJミツタ付加算積分
器3〇一加算器33、係数器31一加算器33−リミツ
タ14の系統、 との2系統がある(実際には、後述するごとく、この両
系統が同時に作用することはない)。
を作る回路には、 (a)、加算器16−スイッチ18一掛算器23、パル
ス発生器25 .26−加算器24一掛算器23一係数
器29−IJミツタ付加算積分器30−加算器33−I
Jミツタ14の系統と、(b)、加算器16−スイッチ
19一係数器31一係数器32−IJミツタ付加算積分
器3〇一加算器33、係数器31一加算器33−リミツ
タ14の系統、 との2系統がある(実際には、後述するごとく、この両
系統が同時に作用することはない)。
この(a)の系統を通って一巡する場合と(b)の系統
を通って一巡する場合とがあるが、(a)の系統を(b
)の系統に比べて一巡ゲインが数倍以上大きくなるよう
に、上記設定倍率kl,kpを調整するようにしている
。
を通って一巡する場合とがあるが、(a)の系統を(b
)の系統に比べて一巡ゲインが数倍以上大きくなるよう
に、上記設定倍率kl,kpを調整するようにしている
。
1
なお、係数器32の設定倍率〒1は正の値を与え、また
、リミツタ14の上限Ul,下限L1は換算量の可動範
囲を与えるものである。
、リミツタ14の上限Ul,下限L1は換算量の可動範
囲を与えるものである。
さて、上記絶対値演算増幅器20の出力20aは加算器
34の一方の入力端に導入され、加算器34の他方の入
力端には符号変換器35の出力が導入されるようになっ
ている。
34の一方の入力端に導入され、加算器34の他方の入
力端には符号変換器35の出力が導入されるようになっ
ている。
この加算器34の出力34aは関数発生器36の入力端
に導入されるようになっている。
に導入されるようになっている。
この関数発生器36の関数は図に示すごとく、加算器3
4の出力34aが負ならば、「1」、また、加算器34
の出力34aが正または「O」ならば、r−IJなる関
数である。
4の出力34aが負ならば、「1」、また、加算器34
の出力34aが正または「O」ならば、r−IJなる関
数である。
この関数発生器36の出力36aは無駄時間要素37に
導入されるようになっている。
導入されるようになっている。
この無駄時間要素37の出力y1および関数発生器36
の出力y2はそれぞれ排他的論理和要素38の一方およ
び他方の入力端に導入されるようになっている。
の出力y2はそれぞれ排他的論理和要素38の一方およ
び他方の入力端に導入されるようになっている。
さらに、無駄時間要素3Tの出力37aおよび関数発生
器36の出力36aは加算器39の各入力端に導入され
るようになっている。
器36の出力36aは加算器39の各入力端に導入され
るようになっている。
排他的論理和要素38の出力y3は否定要素40を介し
て上記スイッチ27の固定端子aに送出されるようにな
っている。
て上記スイッチ27の固定端子aに送出されるようにな
っている。
また、加算器39の出力端は上記スイッチ28の固定端
子aに接続されている。
子aに接続されている。
両スイッチ27.28はそれぞれ固定端子a.bおよび
可動端子Cを有している。
可動端子Cを有している。
両スイッチ27.28の固定端子bは常に零を出力する
零設定器41の出力y3が導入されるようになっている
。
零設定器41の出力y3が導入されるようになっている
。
スイッチ27 .28の各可動端子Cはそれぞれ先にも
触れγこように、パルス発生器25の出力25a,25
bを切換信号として切り換えられるようになっている。
触れγこように、パルス発生器25の出力25a,25
bを切換信号として切り換えられるようになっている。
すなわち、パルス発生器25の出力25a,25bが「
1」ならば、両スイッチ27.28の各可動端子Cは固
定端子aと導通となり、パルス発生器25の出力25a
,25bが「0」ならば、可動端子Cと固定端子bは
それぞれ導通となるものである。
1」ならば、両スイッチ27.28の各可動端子Cは固
定端子aと導通となり、パルス発生器25の出力25a
,25bが「0」ならば、可動端子Cと固定端子bは
それぞれ導通となるものである。
このスイッチ28の可動端子Cからy1がFF21の第
1人力端に送出し、スイッチ27の可動端子Cは出力y
2を第2人力端に送出するようになっている。
1人力端に送出し、スイッチ27の可動端子Cは出力y
2を第2人力端に送出するようになっている。
さらに、FF21の第3人力端には零設定器41の出力
)y3が導入されるようになっている。
)y3が導入されるようになっている。
そして、このFF21の出力21aは上述のように、ス
イッチ18に送出され、この出力21aが「1」のとき
、スイッチ18の可動端子Cは固定端子aと導通となる
。
イッチ18に送出され、この出力21aが「1」のとき
、スイッチ18の可動端子Cは固定端子aと導通となる
。
FF2’lの出力21aが「O」のとき、i スイッチ
18の可動端子Cは固定端子bと導通となるように、こ
の出力21bによりスイッチ18が切換制御されるよう
になっている。
18の可動端子Cは固定端子bと導通となるように、こ
の出力21bによりスイッチ18が切換制御されるよう
になっている。
さらに、FF21の出力21bは否定要素22で反転さ
れ、この否定要素22の出力22aが「1」のとき、冫
スイッチ19の可動端子19cは固定端子aと導通で
、否定要素22の出力22aが「0」のとき、スイッチ
19の可動端子Cは固定端子bと導通である。
れ、この否定要素22の出力22aが「1」のとき、冫
スイッチ19の可動端子19cは固定端子aと導通で
、否定要素22の出力22aが「0」のとき、スイッチ
19の可動端子Cは固定端子bと導通である。
つまり、スイッチ18と19は逆の動作を行なうもので
ある。
ある。
かくして、間隔の粗い破線でi 包囲して示すごとく、
スイッチ1 8 . 1 9,絶対値演算増幅器20、
符号変換器35、加算器34、関数発生器36、無駄時
間要素37、排他的論理和要素38、加算器39、否定
要素40、零設定器41、スイッチ27.28 FF
21、否定要ア 素22とにより、切換論理演算回路S
Eが構或されている。
スイッチ1 8 . 1 9,絶対値演算増幅器20、
符号変換器35、加算器34、関数発生器36、無駄時
間要素37、排他的論理和要素38、加算器39、否定
要素40、零設定器41、スイッチ27.28 FF
21、否定要ア 素22とにより、切換論理演算回路S
Eが構或されている。
この切換論理演算回路SEは、上記加算器16の出力端
に現われる制御偏差16aの予測値を目標として、第1
の操作量演算回路OP1または第5 2の操作量演算回
路OP2のいずれを用いるべき力)を自動判定し、かつ
予め定められた条件のもとにスイッチ18.19の切換
を実行して、第1の操作量演算回路OP1または第2の
操作量演算回路OP2を用いる力)を選択するものであ
る〇フ 次に、この発明の大きな特徴をなす切換偏差
演算回路SEEおよび切換時の操作信号リセット回路O
Lの部分の構成について述べる。
に現われる制御偏差16aの予測値を目標として、第1
の操作量演算回路OP1または第5 2の操作量演算回
路OP2のいずれを用いるべき力)を自動判定し、かつ
予め定められた条件のもとにスイッチ18.19の切換
を実行して、第1の操作量演算回路OP1または第2の
操作量演算回路OP2を用いる力)を選択するものであ
る〇フ 次に、この発明の大きな特徴をなす切換偏差
演算回路SEEおよび切換時の操作信号リセット回路O
Lの部分の構成について述べる。
このうち、まず、前者の切換偏差演算回路から説明する
。
。
上記リミツタ14の出力端に現われ、制御対象11およ
び予測装置13に送出される操作信号14aの一部は加
算器42の一方の入力端に送出されるようになっている
とともに、符号変換器43を通して加算器44の一方の
入力端に送出するようになっている。
び予測装置13に送出される操作信号14aの一部は加
算器42の一方の入力端に送出されるようになっている
とともに、符号変換器43を通して加算器44の一方の
入力端に送出するようになっている。
加算器42の他方の入力端には定数発生器45の出力が
導入されるようになっている。
導入されるようになっている。
この定数発生器45はー(U1−α)なる値を設定する
ものである。
ものである。
また、加算器44の他方の入力端には定数発生器46の
出力が導入されるようになっている。
出力が導入されるようになっている。
この定数発生器46は(’L?+α)なる値を設定する
ものである。
ものである。
ここで、U1,L1.αの関係は、上記リミツタ付加算
積分器30のリミツタの上下限値(リミツタ14の上下
限値でもある)をそれぞれU1,L1とし、適当な正の
値をαとするものである。
積分器30のリミツタの上下限値(リミツタ14の上下
限値でもある)をそれぞれU1,L1とし、適当な正の
値をαとするものである。
加算器42.44の出力はそれぞれ関数発生器47.4
8の入力端に接続されている。
8の入力端に接続されている。
この関数発生器47.48に加算器42.44の出力が
導入されると、後述する関数演算を行なった後、関数発
生器47,48の出力は加算器49に送出されるように
なっている。
導入されると、後述する関数演算を行なった後、関数発
生器47,48の出力は加算器49に送出されるように
なっている。
関数発生器47.48はいずれも、入力が「負」または
「0」ならば、出力は「O」、入力が「正」ならば、出
力が「1」なる関数である。
「0」ならば、出力は「O」、入力が「正」ならば、出
力が「1」なる関数である。
加算器49の出力は直接論理積要素50の第1の入力端
に送出されるようになっている。
に送出されるようになっている。
また、加算器49の出力は無駄時間要素51を介して第
2の入力端に送出するようになっている。
2の入力端に送出するようになっている。
したがって、論理積要素50は加算器49の出力と無駄
時間要素51の出力との論理積をとるもので、この論理
積要素50の内容は上述の2つの入力がともに「1」で
あるとき、出力が「1」となり、いずれか一方が「O」
のときおよび両者が「O」のときは出力は「0」となる
ものである。
時間要素51の出力との論理積をとるもので、この論理
積要素50の内容は上述の2つの入力がともに「1」で
あるとき、出力が「1」となり、いずれか一方が「O」
のときおよび両者が「O」のときは出力は「0」となる
ものである。
この論理積要素50の出力端はスイッチ52の固定端子
aに接続されている。
aに接続されている。
このスイッチ52は固定端子a,bgよび可動端子Cを
有しており、固定端子bには零設定器53の出力端が接
続されている。
有しており、固定端子bには零設定器53の出力端が接
続されている。
この零設定器53は「O.Jなる値を常に発生するもの
である。
である。
そして、スイッチ52は上述のパルス発生器25の出力
25cを切換信号として切換を行なうものであり、この
パルス発生器25の出力25aが「1」ならば、固定端
子aと可動端子Cとが導通する。
25cを切換信号として切換を行なうものであり、この
パルス発生器25の出力25aが「1」ならば、固定端
子aと可動端子Cとが導通する。
まTこ、パルス発生器25の出力25aが「0」ならば
、固定端子bと可動端子Cとが導通するように、可動端
子Cが切換制御されるようになっている。
、固定端子bと可動端子Cとが導通するように、可動端
子Cが切換制御されるようになっている。
このスイッチ52の可動端子CはRSFF54の第1の
入力端に信号y1を送出するようになっている。
入力端に信号y1を送出するようになっている。
RSFF54の第2の入力端には上記パルス発生器25
の出力y2(出力25a〜25cと同様)が導入される
ようになっている。
の出力y2(出力25a〜25cと同様)が導入される
ようになっている。
RSFF54の第3の入力端には零設定器53の出力y
3が導入されるようになっている。
3が導入されるようになっている。
RSFF54の真理値表は第3図に示されている。
RSFF54の出力は否定要素55で反転された後、加
算器56の一方の入力端に送出されるようになっている
。
算器56の一方の入力端に送出されるようになっている
。
加算器56の他方の入力端には、定数発生器57の出力
が導入されるようになっている。
が導入されるようになっている。
この定数発生器57は負の値(一r,O<r<1とする
)を発生するものである。
)を発生するものである。
加算器56の出力端はスイッチ58の固定端子aに接続
されている。
されている。
スイッチ58は固定端子a,bおよび可動端子Cを有し
ている。
ている。
このスイッチ58の固定端子bには上記零設定器53の
出力端が接続されており、可動端子Cは係数器59を介
してリミツタ付積分器60の入力端に接続されている。
出力端が接続されており、可動端子Cは係数器59を介
してリミツタ付積分器60の入力端に接続されている。
スイッチ58は上記パルス発生器25の出力25d(出
力25a〜25cと同様)を切換信号として切換制御さ
れるようになっている。
力25a〜25cと同様)を切換信号として切換制御さ
れるようになっている。
すなわち、この出力25dが「1」のとき、スイッチ5
8の可動端子Cと固定端子aとが導通となり、出力25
dがrOJのとき、可動端子と固定端子bとが導通する
ように切換制御されるようになっている。
8の可動端子Cと固定端子aとが導通となり、出力25
dがrOJのとき、可動端子と固定端子bとが導通する
ように切換制御されるようになっている。
また、係数器59は設定倍率k2>Oを有するものであ
る。
る。
この係数器59の出力がリミツタ付積分器60に導入さ
れると、このリミツタ付積分器60はそれを積分して、
切換偏差εsetを作るようになっている。
れると、このリミツタ付積分器60はそれを積分して、
切換偏差εsetを作るようになっている。
このリミツタ付積分器60に付されている上下限値(そ
れぞれU2,L2とする)は切換偏差εsetの可動範
囲を与えるものである。
れぞれU2,L2とする)は切換偏差εsetの可動範
囲を与えるものである。
そして、切換偏差εsetは上記の切換論理演算回路S
Eにおける符号変換器35の入力端に送出するようにな
っている。
Eにおける符号変換器35の入力端に送出するようにな
っている。
次に、操作信号リセット回路OLの構成について説明す
る。
る。
この操作信号リセット回路における無駄時間要素61の
入力端および加算器62の一方の入力端にはそれぞれリ
ミツタ14力)ら出力される操作信号14aが導入され
るようになっている。
入力端および加算器62の一方の入力端にはそれぞれリ
ミツタ14力)ら出力される操作信号14aが導入され
るようになっている。
加算器62の他方の入力端には無駄時間要素61の出力
が導入されるようになっている。
が導入されるようになっている。
無駄時間要素61はリード・タイム11−At時間の無
駄時間を有するものである。
駄時間を有するものである。
加算器62の出力端は係数器63を介してスイッチ64
の固定端子aに接続されている、スイッチ64は固定端
子aと可動端子bとで構成されている。
の固定端子aに接続されている、スイッチ64は固定端
子aと可動端子bとで構成されている。
この可動端子bは上記リミツタ付加算積分器30のリセ
ット端子に接続されている。
ット端子に接続されている。
一方、上記切換論理演算回路SEの最終出力端、すなわ
ち、FF21の出力端は無駄時間要素65の入力端およ
び排他的論理和要素66の一方の入力端に接続されてい
る。
ち、FF21の出力端は無駄時間要素65の入力端およ
び排他的論理和要素66の一方の入力端に接続されてい
る。
排他的論理和要素66の他方の入力端は無駄時間要素6
5の出力端が接続されている。
5の出力端が接続されている。
この排他的論理和要素66の出力で上記スイッチ64を
オン,オフ制御するようになっている。
オン,オフ制御するようになっている。
上記無駄時間要素65はJtなる時間の無駄時間を有す
るものである。
るものである。
また、排他的論理和要素66の演算内容はFF21の出
力と無駄時間要素65の出力との2人力が等しいときに
限り、「O」を出力し、その他の場合は「1」を出力す
るものである。
力と無駄時間要素65の出力との2人力が等しいときに
限り、「O」を出力し、その他の場合は「1」を出力す
るものである。
この出力をスイッチ64の切換信号として、スイッチ6
4のオン・オフを行なうようになっている。
4のオン・オフを行なうようになっている。
すねわち、排他的論理和要素66の出力が「1」のとき
、スイッチ64はオンの状態となり、係数器63の値を
リミッタ付加算積分器30に伝達させるようになってい
る。
、スイッチ64はオンの状態となり、係数器63の値を
リミッタ付加算積分器30に伝達させるようになってい
る。
このリミツタ付加積分器30はリセット機能を有するも
のを用い、スイッチ64がオンの状態のときに限り、リ
セット機能が働くようになっている。
のを用い、スイッチ64がオンの状態のときに限り、リ
セット機能が働くようになっている。
次に、以上のように構成されたこの発明の簡易予測匍脚
装置の動作について説明する。
装置の動作について説明する。
まず、制御対象11が外乱源12力)らの外乱12aを
受けたときの制御量11aのリード・クイムl−Jt先
の予測値13a1すなわち、予測装置13の出力がリー
ド・タイム12−jt先の目標値17a1つまり、先行
目標値発生器17の出力より小さい場合、制御偏差の予
測値(すなわち、加算器16の出力16a)は正になる
。
受けたときの制御量11aのリード・クイムl−Jt先
の予測値13a1すなわち、予測装置13の出力がリー
ド・タイム12−jt先の目標値17a1つまり、先行
目標値発生器17の出力より小さい場合、制御偏差の予
測値(すなわち、加算器16の出力16a)は正になる
。
以下、説明を簡略にするため、制御偏差の予測値が正の
場合のみについて述べる。
場合のみについて述べる。
いま、第1の操作量演算回路OP1の使用時において、
FF21の出力21aが「1」の場合には、スイッチ1
8の可動端子Cは固定端子aと導通となっており、加算
器16の出力端が掛算器23に接続され、第1の操作量
演算回路OP1が生かされる。
FF21の出力21aが「1」の場合には、スイッチ1
8の可動端子Cは固定端子aと導通となっており、加算
器16の出力端が掛算器23に接続され、第1の操作量
演算回路OP1が生かされる。
また、このとき、FF21の出力2lbも「1」である
が、この出力2lbは否定要素22により、否定要素2
2の出力22aは「0」となるので、スイッチ19の可
動端子Cは固定端子bと導通している。
が、この出力2lbは否定要素22により、否定要素2
2の出力22aは「0」となるので、スイッチ19の可
動端子Cは固定端子bと導通している。
したがって、零設定器21Aから「0」なる値がスイッ
チ19を通って、係数器31.32に加わるので、この
係数器31 .32の出力はいずれも零、すなわち、第
2の操作量演算回路OP2はカットされている。
チ19を通って、係数器31.32に加わるので、この
係数器31 .32の出力はいずれも零、すなわち、第
2の操作量演算回路OP2はカットされている。
この状態において、加算器24の出力が「1」のとき、
掛算器23は加算器16の出力16aを受けて、加算器
24の出力「1」と掛算を行なう。
掛算器23は加算器16の出力16aを受けて、加算器
24の出力「1」と掛算を行なう。
しかし、加算器24の出力は「1」であるから、掛算器
23の出力は加算器16の出力16aの値をそのまま正
の値として出力して、係数器29に送出される。
23の出力は加算器16の出力16aの値をそのまま正
の値として出力して、係数器29に送出される。
これにより、係数器29は設定倍率k1の正または負に
よってそれぞれ正または負の出力を出す。
よってそれぞれ正または負の出力を出す。
設定倍率k1が正ならば、リミツタ付加算積分器30の
出力は増加し、加算器33の出力も増大し、この加算器
33の出力はリミツタ14に導入される。
出力は増加し、加算器33の出力も増大し、この加算器
33の出力はリミツタ14に導入される。
このリミツタ14において、加算器33の出力が上限に
かf))らなければ、リミツタ14の出力端より出力、
すなわち、操作信号14aが増加し、制御対象11およ
び予測装置13に送出される。
かf))らなければ、リミツタ14の出力端より出力、
すなわち、操作信号14aが増加し、制御対象11およ
び予測装置13に送出される。
このため、制御対象11の制御量11aが増加する方向
に向かい、リード・タイム!l−At先の目標値に極力
一致させるように働く。
に向かい、リード・タイム!l−At先の目標値に極力
一致させるように働く。
次に、加算器24の出力が「0」の場合について述べる
と、この加算器24の出力「0」が掛算器23に加わる
。
と、この加算器24の出力「0」が掛算器23に加わる
。
まfこ、加算器16の出力16aがスイッチ18を通し
てこの掛算器23に加わるが、加算器24の出力が「0
」であるから、掛算器23の出力も「O」であり、係数
器29の出力も「O」となり、リミツタ付加算積分器3
0の出力はホールドされる。
てこの掛算器23に加わるが、加算器24の出力が「0
」であるから、掛算器23の出力も「O」であり、係数
器29の出力も「O」となり、リミツタ付加算積分器3
0の出力はホールドされる。
したがって、加算器33、リミツタ14の出力がそれぞ
れ前の状態にホールドされるので、操作信号14aは変
化しない。
れ前の状態にホールドされるので、操作信号14aは変
化しない。
今度は、FF21の出力21a,2lbがrOJになっ
て、第2の操作量演算回路OP2を使用する場合につい
て説明する。
て、第2の操作量演算回路OP2を使用する場合につい
て説明する。
この場合、FF21の出力21aが「O」となることに
より、スイッチ18の可動端子18cは固定端子18a
力)ら固定端子18bに切り換わる。
より、スイッチ18の可動端子18cは固定端子18a
力)ら固定端子18bに切り換わる。
したがって、零設定器21A力)ら「O」なる値がスイ
ッチ18を通して掛算器23に加わるので、この掛算器
23の出力はrOJとなり、係数器29の出力も「O」
となる。
ッチ18を通して掛算器23に加わるので、この掛算器
23の出力はrOJとなり、係数器29の出力も「O」
となる。
このため、実質的に第1の掛算量演算回路OP1はカッ
トされる。
トされる。
一方FF21の出力21bも「0」であるが、この出力
2lbは否定要素22で反転され、否定要素22の出力
22aは「1」となる。
2lbは否定要素22で反転され、否定要素22の出力
22aは「1」となる。
これにより、スイッチ19の可動端子Cは固定端子bか
ら固定端子aに切り換わる。
ら固定端子aに切り換わる。
その結果、加算器16の出力16aがスイッチ19を通
して係数器31に入力される。
して係数器31に入力される。
しγこがって、前述と同様にして、加算器16の出力1
6a、すなわち、制御偏差の予測値が正であると、係数
器31の出力はその設定倍率kpの正または負によって
、それぞれ正または負の値となる。
6a、すなわち、制御偏差の予測値が正であると、係数
器31の出力はその設定倍率kpの正または負によって
、それぞれ正または負の値となる。
いま、この設定倍率kpが正であるとすると、係数器3
1の出力が正となり、リミッタ付加算積分器30、加算
器33の出力が増加する。
1の出力が正となり、リミッタ付加算積分器30、加算
器33の出力が増加する。
そして、加算器33の出力33aがリミツタ14に入る
と,リミツタ14の上限にかからなければ、リミッタ1
4の出力、すなわち、操作信号14aが増大し、制御対
象11の制御量11aをリード・タイムl・,{1先に
目標値とほぼ一致させる。
と,リミツタ14の上限にかからなければ、リミッタ1
4の出力、すなわち、操作信号14aが増大し、制御対
象11の制御量11aをリード・タイムl・,{1先に
目標値とほぼ一致させる。
次に、上記スイッチ18.19の切換匍脚を行なう切換
論理演算回路SEの動作について説明する。
論理演算回路SEの動作について説明する。
ここでは、まず、上記第1の操作量演算回路OP1およ
び第2の操作量演算回路OP2の切換条件を下記のごと
くに列挙し、次いで、この切換論理演算回路SEの作用
がその条件を実現するものであることを説明する。
び第2の操作量演算回路OP2の切換条件を下記のごと
くに列挙し、次いで、この切換論理演算回路SEの作用
がその条件を実現するものであることを説明する。
(切換条件1)
第1の操作量演算回路OP1と第2の操作量演算回路O
P2の切換はリード・タイムl−Jt時間のうち、最初
の1ステップだけで行ない、残り(A!−1)ステップ
では変えない。
P2の切換はリード・タイムl−Jt時間のうち、最初
の1ステップだけで行ない、残り(A!−1)ステップ
では変えない。
(切換条件2)
原則として、リード・タイムII−At先の制御偏差の
予測値が予め設定した切換偏差より大きければ、第1の
操作量演算回路OP1を用い、切換偏差より小さければ
、第2の操作量演算回路OP2を用いる。
予測値が予め設定した切換偏差より大きければ、第1の
操作量演算回路OP1を用い、切換偏差より小さければ
、第2の操作量演算回路OP2を用いる。
(切換条件3)
ただし、第1の操作量演算回路OP1カ)ら第2の操作
量演算回路OP2へ、あるいはその逆への切換はリード
・タイム!!−At過去の信号との対照を行ない、2度
同じ切換信号が続いγこときに限り、実施する。
量演算回路OP2へ、あるいはその逆への切換はリード
・タイム!!−At過去の信号との対照を行ない、2度
同じ切換信号が続いγこときに限り、実施する。
(切換条件4)
第1の操作量演算回路OP1を使用するとき、操作量(
操作信号14aに相当)は常に変えるのではなく、リー
ド・タイムII−At時間のうち、先頭のn−Jt時間
だけとし、以後(Il−n)・At時間は一定に保持す
る。
操作信号14aに相当)は常に変えるのではなく、リー
ド・タイムII−At時間のうち、先頭のn−Jt時間
だけとし、以後(Il−n)・At時間は一定に保持す
る。
これは予測値の精度を上げるためである。
そして、第2の操作量演算回路OP2を使用するときは
、操作量を常に変更する。
、操作量を常に変更する。
さて、次に、第2図の実施例における切換論理演算回路
SEの作用が上記(切換条件1)を実現するものである
ことを説明する。
SEの作用が上記(切換条件1)を実現するものである
ことを説明する。
この場合、パルス発生器25の発生するパルスの1周期
分を説明すれば十分であり、この1周期中の第1ステッ
プ、すなわち、O≦t<Jtにおいては、パルス発生器
25の出力25a ,25bが「1」である。
分を説明すれば十分であり、この1周期中の第1ステッ
プ、すなわち、O≦t<Jtにおいては、パルス発生器
25の出力25a ,25bが「1」である。
したがって、スイッチ27.28はそれぞれ可動端子C
が固定端子aと導通となる。
が固定端子aと導通となる。
これにより、絶対値演算増幅器20、符号変換器35、
加算器34、関数発生器36、無駄時間要素37、排他
的論理和要素38、加算器39、否定要素40で演算さ
れる内容(後程詳述する)をFF21の入力端(スイッ
チ28の出力y1が導入)、第2の入力端(スイッチ2
7の出力y2が導入)に接続し、第3図(FF21の入
出力関係を示す図)および第4図(排他的論理和要素3
8の真理値表を示す)に示す論理にしたがって切換を行
なう。
加算器34、関数発生器36、無駄時間要素37、排他
的論理和要素38、加算器39、否定要素40で演算さ
れる内容(後程詳述する)をFF21の入力端(スイッ
チ28の出力y1が導入)、第2の入力端(スイッチ2
7の出力y2が導入)に接続し、第3図(FF21の入
出力関係を示す図)および第4図(排他的論理和要素3
8の真理値表を示す)に示す論理にしたがって切換を行
なう。
一方、リード・タイム13−At時間中の第2ステップ
以降、すなわち、At≦t<ll−1tにおいては、パ
ルス発生器25の出力25a,25bは「O」であるの
で、スイッチ27.28の各可動端子Cはそれぞれ固定
端子bと導通となる。
以降、すなわち、At≦t<ll−1tにおいては、パ
ルス発生器25の出力25a,25bは「O」であるの
で、スイッチ27.28の各可動端子Cはそれぞれ固定
端子bと導通となる。
したがって、このスイッチ27 .28は零設定器41
からの「O」の値をFF21の第1の入力端ないし第3
の入力端にそれぞれ伝達する。
からの「O」の値をFF21の第1の入力端ないし第3
の入力端にそれぞれ伝達する。
このため、FF21の出力は前ステップがrOJならば
「O」、「1」ならば「1」と第1ステップ以外で第1
の操作量演算回路OP1と第2の操作量演算回路OP2
の切換が行なわれることはない。
「O」、「1」ならば「1」と第1ステップ以外で第1
の操作量演算回路OP1と第2の操作量演算回路OP2
の切換が行なわれることはない。
次に、(切換条件2)および(切換条件3)をまとめて
説明す乙。
説明す乙。
ただし上記のごとク、(切換条件1)の満たされること
を確認したので、各周期の第1ステップだけを説明すれ
ば十分である。
を確認したので、各周期の第1ステップだけを説明すれ
ば十分である。
いま、パルス発生器25の出力25a .25bは各周
期の第1ステップでは「1」であるので、スイッチ27
.28の可動端子Cはいずれも固定端子aと導通して
いる。
期の第1ステップでは「1」であるので、スイッチ27
.28の可動端子Cはいずれも固定端子aと導通して
いる。
この状態において、リード・タイムl−jjt過去に関
数発生器36の出力がr−IJであった場合について述
べる。
数発生器36の出力がr−IJであった場合について述
べる。
この場合は、それ以前において、絶対値演算増幅器20
で求めた制御偏差の予測値(すなわち、加算器16の出
力16a)の絶対値(出力20a)が符号変換器35の
入力よりも大きく、加算器34の出力34aの出力が正
、関数発生器3Tの出力が「−1」であった場合であり
、無駄時間要素3Tの出力は「−1」である。
で求めた制御偏差の予測値(すなわち、加算器16の出
力16a)の絶対値(出力20a)が符号変換器35の
入力よりも大きく、加算器34の出力34aの出力が正
、関数発生器3Tの出力が「−1」であった場合であり
、無駄時間要素3Tの出力は「−1」である。
また、リード・タイムil−At過去に関数発生器36
の出力が「−1」であった場合において、絶対値演算増
幅器20の出力20aが切換誤差(誤差設定器35の出
力35a)より大きいときについて述べる。
の出力が「−1」であった場合において、絶対値演算増
幅器20の出力20aが切換誤差(誤差設定器35の出
力35a)より大きいときについて述べる。
このときは、加算器34の出力34aは正,関数発生器
36の出力は「−1」、排他的論理和要素38は入力が
「−1」であるから、出力は「O」である。
36の出力は「−1」、排他的論理和要素38は入力が
「−1」であるから、出力は「O」である。
したがって、否定要素40の出力は「1」となる。
まTこ、加算器39の出力は「−2」である。
これにより、FF21の第1の入力端、すなわち、スイ
ッチ28を経た加算器39の出力y1が負であり、FF
21の第2の入力端(スイッチ2γを経た否定要素40
の出力y2)は正であるから、FF21の出力21a,
2lbは「1」となり、すでに述べたごとく、スイッチ
18の可動端子Cが固定端子aに導通する。
ッチ28を経た加算器39の出力y1が負であり、FF
21の第2の入力端(スイッチ2γを経た否定要素40
の出力y2)は正であるから、FF21の出力21a,
2lbは「1」となり、すでに述べたごとく、スイッチ
18の可動端子Cが固定端子aに導通する。
その結果、第1の操作量演算回路OP1が生かされるこ
とになる。
とになる。
これと同時に、否定要素22の出力22aは「O」とな
るので、スイッチ19の可動端子Cは固定端子bと導通
となる。
るので、スイッチ19の可動端子Cは固定端子bと導通
となる。
これにより、零設定器21Aからの「0」の値がスイッ
チ19を通して係数器31に加わるので、第2の操作量
演算回路OP2は実質上カットされる。
チ19を通して係数器31に加わるので、第2の操作量
演算回路OP2は実質上カットされる。
これより明ら力)なように、(切換条件2)、(切換条
件3)が満たされるものである。
件3)が満たされるものである。
次に、リード・タイムII−At過去に関数発生器36
の出力が「−1」であった場合において、絶対値演算増
幅器20の出力20aが切換誤差より小さい場合につい
て述べる。
の出力が「−1」であった場合において、絶対値演算増
幅器20の出力20aが切換誤差より小さい場合につい
て述べる。
この場合、加算器34の出力34aが負となり、関数発
生器36の出力は「1」、排他的論理和要素38の入力
は「−1」と「1」であり、その出力は「1」となる。
生器36の出力は「1」、排他的論理和要素38の入力
は「−1」と「1」であり、その出力は「1」となる。
したがって、否定要素40の出力は「0」となる。
この出力はスイッチ27を通してFF21の第2の入力
端にy2=0として加わる。
端にy2=0として加わる。
一方、加算器39の出力は「0」であり、この出力はス
イッチ28を通してFF21の第1の入力端にy1=0
として加わる。
イッチ28を通してFF21の第1の入力端にy1=0
として加わる。
そして,FF21の第3の入力端には零設定器41から
y3=0が加わっているので、結局FF21の第1の入
力端ないし第3の入力端はyi=o .yz=o ,y
3=oとなり、その出力y4(出力21a,2lbに相
当)は前ステップの値y4aがOならば、y4=o,y
4a=1ならば、y4=1である。
y3=0が加わっているので、結局FF21の第1の入
力端ないし第3の入力端はyi=o .yz=o ,y
3=oとなり、その出力y4(出力21a,2lbに相
当)は前ステップの値y4aがOならば、y4=o,y
4a=1ならば、y4=1である。
このため、第1の操作量演算回路OP1は切り換わるこ
とはない。
とはない。
次に、リード・タイムll−1t過去に関数発生器36
の出力が「1」であった場合について説明する。
の出力が「1」であった場合について説明する。
これは、リード・タイムl−At過去において、絶対値
演算増幅回路20で求めた制御偏差の予測値の絶対値が
切換偏差(後述するが、リミツタ付積分器60の出力)
より小さく、加算器34の出力は負で、関数発生器36
の出力が「1」であった場合であるから、無駄時間要素
37の出力は「1」である。
演算増幅回路20で求めた制御偏差の予測値の絶対値が
切換偏差(後述するが、リミツタ付積分器60の出力)
より小さく、加算器34の出力は負で、関数発生器36
の出力が「1」であった場合であるから、無駄時間要素
37の出力は「1」である。
このリード・タイムl−At過去に関数発生器36の出
力が「1」であった場合において、絶対値演算増幅器2
0の出力が切換偏差より大きいときについて述べる。
力が「1」であった場合において、絶対値演算増幅器2
0の出力が切換偏差より大きいときについて述べる。
このときは、加算器34の出力は正で、関数発生器36
の出力は「−1」であり、排他的論理和要素38の入力
は「1」と「−1」であり、したがって、その出力は「
1」である。
の出力は「−1」であり、排他的論理和要素38の入力
は「1」と「−1」であり、したがって、その出力は「
1」である。
このため、否定要素40の出力は「O」となり、この出
力はスイッチ27を通してFF21の第2の入力端にy
2=0として加わる。
力はスイッチ27を通してFF21の第2の入力端にy
2=0として加わる。
また、加算器39の出力は「0」であり、この出力はス
イッチ28を通してFF21の第1の入力端にy1=0
として加わる。
イッチ28を通してFF21の第1の入力端にy1=0
として加わる。
そして、FF21の第3の入力端には零設定器41から
Y3=Oが加わっている。
Y3=Oが加わっている。
この結果、FF21の第1の入力端ないし第3の入力端
はy i=0 , y 2=O − ’/ 3=Oとな
って,FF21の出力は前ステップの値を保持する。
はy i=0 , y 2=O − ’/ 3=Oとな
って,FF21の出力は前ステップの値を保持する。
すなわち、この場合も、(切換条件2)の判定結果(関
数発生器36の出力36a)が2度同じ値をとらなかっ
たので、切り換えないと云う(切換条件3)を満足する
。
数発生器36の出力36a)が2度同じ値をとらなかっ
たので、切り換えないと云う(切換条件3)を満足する
。
次に、リード・タイムl−j:it過去に関数発生器3
6の出力が「1」であった場合において、絶対値演算増
幅回路2cの出力が切換偏差より小さい場合について説
明する。
6の出力が「1」であった場合において、絶対値演算増
幅回路2cの出力が切換偏差より小さい場合について説
明する。
この場合は、加算器34の出力は負で、関数発生器36
の出力は「1」、加算器39の出力は「2」となる。
の出力は「1」、加算器39の出力は「2」となる。
したがって、FF21の第1の入力端にはy’i=z>
oの信号が加わる力)ら、FF21の出力はrOJとな
り、上記の第2の操作量演算回路OP2の使用時の項で
述べた作用にしたがって、第1の操作量演算回路OP1
を実質的にカットし、第2の操作量演算回路OP2を生
かす。
oの信号が加わる力)ら、FF21の出力はrOJとな
り、上記の第2の操作量演算回路OP2の使用時の項で
述べた作用にしたがって、第1の操作量演算回路OP1
を実質的にカットし、第2の操作量演算回路OP2を生
かす。
以上の説明から明らかなように、(切換条件2),(切
換条件3)の実現が可能である。
換条件3)の実現が可能である。
最後に(切換条件4)について述べる。
この場合、第1の操作量演算回路OP1を使用するとき
には、FF21の出力が「1」で、否定要素22の出力
が「O」になり、スイッチ18の可動端子Cは固定端子
aに導通で、スイッチ19の可動端子Cは固定端子bと
導通となって、第1の操作量演算回路OP1が生かされ
、第2の操作量演算回路OP2がカットされることは前
述の通りである。
には、FF21の出力が「1」で、否定要素22の出力
が「O」になり、スイッチ18の可動端子Cは固定端子
aに導通で、スイッチ19の可動端子Cは固定端子bと
導通となって、第1の操作量演算回路OP1が生かされ
、第2の操作量演算回路OP2がカットされることは前
述の通りである。
そして、パルス発生器25より発生するパルスは先に触
れたように、高さ1、パルス巾Jt,周期11−1t,
初期作動時間Oであり、また、パルス発生器26より発
生するパルスは高さ1、パルス巾(n 1)・Jt,
周期11−1t,初期動作時間Jtである。
れたように、高さ1、パルス巾Jt,周期11−1t,
初期作動時間Oであり、また、パルス発生器26より発
生するパルスは高さ1、パルス巾(n 1)・Jt,
周期11−1t,初期動作時間Jtである。
これらのパルスはそれぞれ加算器24に加わり、加算器
24の出力は各周期l・Jtのうち、初めのnステップ
(n−Jt)だけ「1」となり、それ以外はrOJであ
る。
24の出力は各周期l・Jtのうち、初めのnステップ
(n−Jt)だけ「1」となり、それ以外はrOJであ
る。
したがって、各周期l−ltのうち、初めのnステップ
だけ前述した第1の操作量演算回路OP1の使用時にお
ける加算器24の出力が「1」のときの場合の作用、す
なわち、操作量の変更が行なわれる場合である。
だけ前述した第1の操作量演算回路OP1の使用時にお
ける加算器24の出力が「1」のときの場合の作用、す
なわち、操作量の変更が行なわれる場合である。
それ以外では、第1の操作量演算回路OP1の使用時に
おける加算器24の出力が「O」のときの場合の操作量
ホールド作用が実現できる。
おける加算器24の出力が「O」のときの場合の操作量
ホールド作用が実現できる。
一方、第2の操作量演算回路OP2を使用すべきときは
FF21の出力が「O」で、否定要素22の出力が「1
」となっている場合である。
FF21の出力が「O」で、否定要素22の出力が「1
」となっている場合である。
この場合には、スイッチ18の可動端子Cは固定端子b
に導通で、スイッチ19の可動端子Cは固定端子aに導
通である。
に導通で、スイッチ19の可動端子Cは固定端子aに導
通である。
したがって、第1の操作量演算回路OP1がカットされ
、第2の操作量演算回路OP2が生かされることは前述
した通りである。
、第2の操作量演算回路OP2が生かされることは前述
した通りである。
そして、この場合には、ほかに条件がないので、FF2
1の出力が「O」であれば、常に第2の操作量演算回路
OP2が生力)される。
1の出力が「O」であれば、常に第2の操作量演算回路
OP2が生力)される。
上記の説明からも明らかなように、(切換条件4)も満
たされることになる。
たされることになる。
さて、次に、この発明の重要な特徴をなす切換偏差演算
回路および切換信号リセット回路の部分の動作について
述べる。
回路および切換信号リセット回路の部分の動作について
述べる。
このうち、まず、前者の切換偏差演算回路の場合から説
明を行なう。
明を行なう。
CI,l 切換偏差演算回路
ここでは、まず、切換偏差εsetを変える条件を述べ
、次にこの切換偏差演算回路の作用がその条件を具備す
るものであることを説明する。
、次にこの切換偏差演算回路の作用がその条件を具備す
るものであることを説明する。
切換偏差変更条件
(4)切換偏差εsetの変更は各周期(周期l・Jt
)の第1ステップで行ない、残り(Il−1)・Jt時
間では行なわない。
)の第1ステップで行ない、残り(Il−1)・Jt時
間では行なわない。
(B) 操作量y(リミツタ14の出力)がl・,J
t時間をサンプリングタイムとして2度続いて両端領域
(y>U1−αまたはyくL1+α)に入れば、切換偏
差εsetを大きくし、その他の場合には切換偏差εs
etを小さくする。
t時間をサンプリングタイムとして2度続いて両端領域
(y>U1−αまたはyくL1+α)に入れば、切換偏
差εsetを大きくし、その他の場合には切換偏差εs
etを小さくする。
条件(4)については、パルス発生器25の1周期分I
I−At時間だけを説明すれば充分である。
I−At時間だけを説明すれば充分である。
1周期中の第1ステップにおいては、パルス発生器25
の出力が「1」であるので、スイッチ58はこのパルス
発生器25の出力25dにより、可動端子Cと固定端子
aが導通となる。
の出力が「1」であるので、スイッチ58はこのパルス
発生器25の出力25dにより、可動端子Cと固定端子
aが導通となる。
これにより、加算器42、関数発生器47、.加算器4
4、関数発生器48、加算器49、無駄時間要素51、
論理積要素50、スイッチ52、零設定器53、RSF
F54、否定要素55、加算器56、定数発生器57で
演算された結果(内容については条件(B)の説明で述
べる)が係数器59、リミツタ付積分器60へ伝達され
、切換偏差εsetの変更を行なう。
4、関数発生器48、加算器49、無駄時間要素51、
論理積要素50、スイッチ52、零設定器53、RSF
F54、否定要素55、加算器56、定数発生器57で
演算された結果(内容については条件(B)の説明で述
べる)が係数器59、リミツタ付積分器60へ伝達され
、切換偏差εsetの変更を行なう。
1周期中の第2ステップ以後の(x−i)・Jt時間で
は、パルス発生器25の出力はrOJであるので、スイ
ッチ58はこのパルス発生器25の出力25dにより、
可動端子Cは固定端子bと導通となる。
は、パルス発生器25の出力はrOJであるので、スイ
ッチ58はこのパルス発生器25の出力25dにより、
可動端子Cは固定端子bと導通となる。
したがって、スイッチ58の可動端子Cには零設定器5
3からのIOjなる値が伝達されるので、係数器59の
出力は「0」であり、このため、リミツタ付積分器60
の出力は変化なく、切換偏差εsetの値も変わらない
。
3からのIOjなる値が伝達されるので、係数器59の
出力は「0」であり、このため、リミツタ付積分器60
の出力は変化なく、切換偏差εsetの値も変わらない
。
以上の作用により、条件(4)が実現できる。
〔条件(B)の説明〕
まずRSFF54の出力が各周期中、第1ステップ以外
では変化しないことを示す。
では変化しないことを示す。
各周期の第1ステップ以外では、パルス発生器25の出
力25cは「O」であるので、スイッチ52の可動端子
Cは固定端子bと導通となり、したがって、可動端子C
には零設定器53から「0」なる値が加わっている。
力25cは「O」であるので、スイッチ52の可動端子
Cは固定端子bと導通となり、したがって、可動端子C
には零設定器53から「0」なる値が加わっている。
その結果,RSFF54の第1の入力端は「O」、また
、第2の入力端はパルス発生器25の出力25dにょり
rOJ、第3の入力端は零設定器53の出力により「0
」であって、第1ないし第3の入力端はいずれも10j
である。
、第2の入力端はパルス発生器25の出力25dにょり
rOJ、第3の入力端は零設定器53の出力により「0
」であって、第1ないし第3の入力端はいずれも10j
である。
したがって、第5図の真理値表にしたがえば、その出力
は前ステップの値がrOJならば「O」、「1」ならば
「1」と変化することはない。
は前ステップの値がrOJならば「O」、「1」ならば
「1」と変化することはない。
上述のごとく、条件(A)が満足され、また、RSFF
54の出力が第1ステップ以外では変化しないことを示
したので、条件旧)については各周期の第1ステップだ
けに注目して説明すれば充分である。
54の出力が第1ステップ以外では変化しないことを示
したので、条件旧)については各周期の第1ステップだ
けに注目して説明すれば充分である。
操作信号y(リミツタ14の出力、すなわち、操作信号
140)がy>U1−αまたはyくL1+αのとき、y
>01−α( y<L1+α)ならば、加算器42と4
4の出力はそれぞれ正(負)および負(正)であるので
、関数発生器47′j6よび48の出力はそれぞれ1(
0)およびO(1)である。
140)がy>U1−αまたはyくL1+αのとき、y
>01−α( y<L1+α)ならば、加算器42と4
4の出力はそれぞれ正(負)および負(正)であるので
、関数発生器47′j6よび48の出力はそれぞれ1(
0)およびO(1)である。
なお、ここで、括弧内はy<L 1 十αの場合である
。
。
したがって、加算器49の出力は3,>U1−αの場合
もyくL1+αの場合も「1」になる。
もyくL1+αの場合も「1」になる。
一方、操作信号yがL1+α≦y<u’i一αならば、
加算器42および43の出力はいずれも負または「0」
である。
加算器42および43の出力はいずれも負または「0」
である。
よって、関数発生器47.48の出力はいずれも「0」
であり、加算器49の出力も「O」になる。
であり、加算器49の出力も「O」になる。
以上のように、加算器49の出力が「1」かrOJ力)
よって、それぞれ操作信号が両端領域(y>U1−αま
たはy<Ll+α)に入っているかいないかを判定でき
るものである。
よって、それぞれ操作信号が両端領域(y>U1−αま
たはy<Ll+α)に入っているかいないかを判定でき
るものである。
また、無駄時間l−,!ftを有する無駄時間要素51
は上記加算器42一関数発生器47一加算器49と、加
算器44一関数発生器48一加算器49との系統を用い
て演算しy.=A−Jt時間前の値を現時点の出力とす
る。
は上記加算器42一関数発生器47一加算器49と、加
算器44一関数発生器48一加算器49との系統を用い
て演算しy.=A−Jt時間前の値を現時点の出力とす
る。
したがって、論理積要素50はl−At時間前の判定結
果と現時点の判定結果をつき合わせる作用をする。
果と現時点の判定結果をつき合わせる作用をする。
すなわち、2度続いて操作信号yが両端領域に入れば、
この論理積要素50の入力は2つとも「1」になり、そ
の出力は「1」、その他の場合には、2人力のいずれ力
)一方または両方が「O」であるので、出力は「O」と
なる。
この論理積要素50の入力は2つとも「1」になり、そ
の出力は「1」、その他の場合には、2人力のいずれ力
)一方または両方が「O」であるので、出力は「O」と
なる。
次にスイッチ52、零設定器53、RSFF54、否定
要素55、加算器56、定数発生器57,スイッチ58
、係数器59、リミツタ付積分器60の系統の作用につ
いて述べるが、各周期の第1ステップでは、パルス発生
器25の出力25c,25dは「1」であるノテ、スイ
ッチ52.58はいずれも、可動端子Cと固定端子aと
が導通となっており、また、RSFF54の第2の入力
端に導入される信号y2が「1」であることを前提とし
て、次の2つの場合に分けて説明する。
要素55、加算器56、定数発生器57,スイッチ58
、係数器59、リミツタ付積分器60の系統の作用につ
いて述べるが、各周期の第1ステップでは、パルス発生
器25の出力25c,25dは「1」であるノテ、スイ
ッチ52.58はいずれも、可動端子Cと固定端子aと
が導通となっており、また、RSFF54の第2の入力
端に導入される信号y2が「1」であることを前提とし
て、次の2つの場合に分けて説明する。
(1)論理積要素50の出力が「1」のとき、RSFF
54の第1人力は「1」、すなわち、正となるので、第
5図の真理値表にしたがって、このRSFF 5 4の
出力は「O」、否定要素55の出力は「1」、加算器5
6の出力は「1」、定数発生器57の定数一rは0 <
rく1、としたので、oa1−rs係数発生器59は
その設定倍率k2を正としたので、係数器59の出力は
正、したがって、リミツタ付積分器60の出力が増大す
る。
54の第1人力は「1」、すなわち、正となるので、第
5図の真理値表にしたがって、このRSFF 5 4の
出力は「O」、否定要素55の出力は「1」、加算器5
6の出力は「1」、定数発生器57の定数一rは0 <
rく1、としたので、oa1−rs係数発生器59は
その設定倍率k2を正としたので、係数器59の出力は
正、したがって、リミツタ付積分器60の出力が増大す
る。
([1)論理積要素50の出力が「0」のとき、RSF
F54の第1,第2の入力端はそれぞれrOJ [
j(y1=o,y2=x)であるので、RSFF 5
4の出力は「1」、否定要素55の出力は「O」、加算
器56の出力は−rで負、係数器59の出力は一k2r
で負となる。
F54の第1,第2の入力端はそれぞれrOJ [
j(y1=o,y2=x)であるので、RSFF 5
4の出力は「1」、否定要素55の出力は「O」、加算
器56の出力は−rで負、係数器59の出力は一k2r
で負となる。
したがって、リミツタ付積分器60の出力、すなわち、
切換偏差εsetが減少する。
切換偏差εsetが減少する。
以上のごとく、条件(B)も実現できるものである。
なお、リミツタ付積分器60に対しタリミツタは切換偏
差εsetが実際的な意味をもたない値(たとえば、切
換偏差εsetが負の値になったり、正の膨大な値にな
ったりする)に防ぐためのものである。
差εsetが実際的な意味をもたない値(たとえば、切
換偏差εsetが負の値になったり、正の膨大な値にな
ったりする)に防ぐためのものである。
(n) 操作信号リセット回路
次に、この操作信号リセット回路の動作について説明す
る。
る。
無駄時間要素61はl−At時間過去の操作信号を現時
点の出力として出し、これに加算器62で現時点の操作
信号を加え、その結果を係数器63でJ 0. 5 j
を掛ける。
点の出力として出し、これに加算器62で現時点の操作
信号を加え、その結果を係数器63でJ 0. 5 j
を掛ける。
すなわち、操作量の現時点とIt−At時間前の値との
平均値をとる。
平均値をとる。
この値とスイッチ64の切換によって、操作量のリセッ
ト信号としてリミツタ付加算積分器30の出力をリセッ
トする。
ト信号としてリミツタ付加算積分器30の出力をリセッ
トする。
このリセットがなされるのは、スイッチ64がオンの状
態、すなわち、可動端子bと固定端子aが導通になった
とき行なわれるが、この状態は次のようにして判定する
。
態、すなわち、可動端子bと固定端子aが導通になった
とき行なわれるが、この状態は次のようにして判定する
。
第1の操作量演算回路OP1を用いるか、第2の操作量
演算回路OP2を用いるかはFF21の出力が「1」か
「O」による。
演算回路OP2を用いるかはFF21の出力が「1」か
「O」による。
したがって、切換が行なわれる時点の判定はFF21の
前ステップの値と現時点の値が変化する時点を見付けれ
ばよい。
前ステップの値と現時点の値が変化する時点を見付けれ
ばよい。
この前ステップのFF21の出力はJtなる無駄時間を
有する無駄時間要素65から出力される。
有する無駄時間要素65から出力される。
そして、排他的論理和要素66は2人力が異なるときに
は「1」を出力し、2人力が同じときには「0」を出力
するので、この排他的論理和要素66の出力が「1」の
とき、スイッチ64をオンの状態にする。
は「1」を出力し、2人力が同じときには「0」を出力
するので、この排他的論理和要素66の出力が「1」の
とき、スイッチ64をオンの状態にする。
つまり、スイッチ64の可動端子bが固定端子aと導通
する。
する。
これにより、係数器63の出力がスイッチ64を経てリ
ミツタ付加算積分器30をリセットする。
ミツタ付加算積分器30をリセットする。
上述の説明より明らかなように、この発明においては、
ゲインの高い第1の操作量演算回路OP1を用いている
とき、制御対象のレベルが変わって、そのゲインが高す
ぎる状態になったため、制御系に大きな振動を生じたり
、また、予測装置13で考慮されていな力)つた何等力
)の擾乱が加わって、予測がうまく行かない場合が生じ
得る。
ゲインの高い第1の操作量演算回路OP1を用いている
とき、制御対象のレベルが変わって、そのゲインが高す
ぎる状態になったため、制御系に大きな振動を生じたり
、また、予測装置13で考慮されていな力)つた何等力
)の擾乱が加わって、予測がうまく行かない場合が生じ
得る。
このような異常状態を操作信号の大きさによって判定し
、一時的にゲインの低い第2の操作量演算回路を用いて
安定化を計り、異常状態を脱する効果を奏する。
、一時的にゲインの低い第2の操作量演算回路を用いて
安定化を計り、異常状態を脱する効果を奏する。
換言すれば、異常状態が生じた場合を操作信号yがその
上下限両端領域に入っている(y>Ui−αまたはy<
L1+α)場合として判定し、このとき、第1の操作量
演算回路OPIを用いると、ゲインの高い敏感な制御動
作がなされ、異常状態を助長するおそれがあるので、切
換偏差εsetを大きくして、ゲインの低い第2の操作
量演算回路OP2に切り換わりやすくし、しかも切換時
に振動したり、可動範囲の端にある操作信号をリセット
して安定化を計り、異常状態を脱することができる。
上下限両端領域に入っている(y>Ui−αまたはy<
L1+α)場合として判定し、このとき、第1の操作量
演算回路OPIを用いると、ゲインの高い敏感な制御動
作がなされ、異常状態を助長するおそれがあるので、切
換偏差εsetを大きくして、ゲインの低い第2の操作
量演算回路OP2に切り換わりやすくし、しかも切換時
に振動したり、可動範囲の端にある操作信号をリセット
して安定化を計り、異常状態を脱することができる。
一方、異常状態の生じてないとき(L?+α≦y≦U1
−αのとき)には、切換偏差εsetを小さくすること
によって、制御性の高い第1の操作量演算回路OP1を
できるだけ多くの時間使用できるようになり、制御性を
高めることができる。
−αのとき)には、切換偏差εsetを小さくすること
によって、制御性の高い第1の操作量演算回路OP1を
できるだけ多くの時間使用できるようになり、制御性を
高めることができる。
これは、前記のように、aの系統すなわち第1の操作量
演算回路を用いた場合の一巡ゲインは、bの系統すなわ
ち第2の操作量演算回路を用いた場合の一巡ゲインに比
べ数倍以上大きくなるように、設定倍率Kl,Kpが調
整されている。
演算回路を用いた場合の一巡ゲインは、bの系統すなわ
ち第2の操作量演算回路を用いた場合の一巡ゲインに比
べ数倍以上大きくなるように、設定倍率Kl,Kpが調
整されている。
換言すれば、第1の操作量演算回路OP1のゲインが大
きすぎていわゆる制御系のハンチングを生じた場合でも
、第2の操作量演算回路OP2はOP1に比べて数分の
1のゲインにしてある。
きすぎていわゆる制御系のハンチングを生じた場合でも
、第2の操作量演算回路OP2はOP1に比べて数分の
1のゲインにしてある。
したがって、一巡ゲインが低いことによって、第2の操
作量演算回路OP2を用いるならば、ハンチングを生ず
ることなく安定に制御ができることになる。
作量演算回路OP2を用いるならば、ハンチングを生ず
ることなく安定に制御ができることになる。
以上詳述しγこように、この発明の簡易予測制御装置に
よれば、制御対象の制御量、操作信号および外乱の各信
号を入力して予測リード・タイムl・Jt先(lは整数
、Atは離散時間系タイム・ステップ巾)の匍脚量の予
測値を出力する予測装置と、予測リード・タイム11−
At先の目標値と制御量の予測値とによる制御偏差の予
測値の定数倍された値を上記予測リード・タイム11−
Atのうちn−At時間(n<A?)だけ積分して上記
操作信号の変更を行ないかつその他の時間では操作信号
を変えずに保持するゲインの大きい第1の操作量演算回
路と、上記制御偏差の予測値に比例積分動作を加えて常
に操作信号の量を変更することにより制御動作の間歇性
を除去するゲインの小さい第2の操作量演算回路と、上
記制御偏差の絶対値が下記切換偏差演算回路で算出され
る切替偏差より大きい力)小さいかを上記第1の操作量
演算回路と第2の操作量演算回路のいずれを使用するか
の基本的な判定条件とかつ誤動作防止のために上記リー
ド・タイムII−At時間過去の判定結果とのつき合わ
せを行なうとともに2度同じ判定結果が続けば第1また
は第2の操作量演算回路のいずれを使用するかの切換の
実行を行なう切換論理演算回路と、Il−lt時間のサ
ンプリング周期ごとにサンプリングして上記操作信号が
可動範囲の両端近傍にきたとき異常が生じたとして判定
するとともにこの異常が2度続いたときのみ上記?!1
m偏差の予測値が大きいか小さいかを判定するためのい
き値である切換偏差の値を大きくし力)っ異常が生じて
いないときには切換偏差を小さくする切換偏差演算回路
と、上記第1の操作量演算回路および第2の操作量演算
回路の切換時に上記操作信号をII−It時間過去の値
と現在の値との平均値にリセットする操作信号リセット
回路とよりなることを要旨としているので、古典的フィ
ードバック制御に比べて飛躍的に制御性を向上させるこ
とができるとともに、外乱変化の微小な場合や整定状態
に充分近付いた場合に安定な制御を行なうことができる
効果に加えて、異常状態が生じても両操作量演算回路の
切換により脱することができ、しかもこの切換時に可動
範囲の端にある操作信号をリセットして安定化を計るこ
とができるなど、制御精度の向上を飛躍できるものであ
る。
よれば、制御対象の制御量、操作信号および外乱の各信
号を入力して予測リード・タイムl・Jt先(lは整数
、Atは離散時間系タイム・ステップ巾)の匍脚量の予
測値を出力する予測装置と、予測リード・タイム11−
At先の目標値と制御量の予測値とによる制御偏差の予
測値の定数倍された値を上記予測リード・タイム11−
Atのうちn−At時間(n<A?)だけ積分して上記
操作信号の変更を行ないかつその他の時間では操作信号
を変えずに保持するゲインの大きい第1の操作量演算回
路と、上記制御偏差の予測値に比例積分動作を加えて常
に操作信号の量を変更することにより制御動作の間歇性
を除去するゲインの小さい第2の操作量演算回路と、上
記制御偏差の絶対値が下記切換偏差演算回路で算出され
る切替偏差より大きい力)小さいかを上記第1の操作量
演算回路と第2の操作量演算回路のいずれを使用するか
の基本的な判定条件とかつ誤動作防止のために上記リー
ド・タイムII−At時間過去の判定結果とのつき合わ
せを行なうとともに2度同じ判定結果が続けば第1また
は第2の操作量演算回路のいずれを使用するかの切換の
実行を行なう切換論理演算回路と、Il−lt時間のサ
ンプリング周期ごとにサンプリングして上記操作信号が
可動範囲の両端近傍にきたとき異常が生じたとして判定
するとともにこの異常が2度続いたときのみ上記?!1
m偏差の予測値が大きいか小さいかを判定するためのい
き値である切換偏差の値を大きくし力)っ異常が生じて
いないときには切換偏差を小さくする切換偏差演算回路
と、上記第1の操作量演算回路および第2の操作量演算
回路の切換時に上記操作信号をII−It時間過去の値
と現在の値との平均値にリセットする操作信号リセット
回路とよりなることを要旨としているので、古典的フィ
ードバック制御に比べて飛躍的に制御性を向上させるこ
とができるとともに、外乱変化の微小な場合や整定状態
に充分近付いた場合に安定な制御を行なうことができる
効果に加えて、異常状態が生じても両操作量演算回路の
切換により脱することができ、しかもこの切換時に可動
範囲の端にある操作信号をリセットして安定化を計るこ
とができるなど、制御精度の向上を飛躍できるものであ
る。
第1図は従来の簡易予測制御装置の構成を示すブロック
図、第2図はこの発明の簡易予測制御装置の一実施例の
構成を示すブロック図、第3図はこの発明の簡易予測制
御装置の切換論理演算回路におけるRSフリツプ・フロ
ツプ回路の動作を説明するための入出力の関係を示す図
、第4図はこの発明の簡易予測制御装置の切換論理演算
回路における排他的論理和要素の動作を説明するための
真理値表を示す図、第5図はこの発明の簡易予測制御装
置の切換偏差演算回路におけるRSフリップ・フロツプ
回路の動作を説明するための真理値表を示す図である。 11・・・・・・匍脚対象、12・・・・・・外乱源、
13・・・・・・予測装置、14・・・・・・リミツタ
、16,24,33.34.39.42,44,49.
56・・・・・・加算器、17・・・・・・先行目標値
発生器、1B.19.27.2B,52.58.64・
・・・・・スイッチ、20・・・・・・絶対値演算増幅
器、21A,41.53・・・・・・零設定器,21.
54・・・・・・RSフリツプ・フロツプ回路、23・
・・・・・掛算器、25 . 26・・・・・・パルス
発生器、29,31 .32.59・・・・・・係数器
、30・・・・・・リミツタ付加算積器、36.47.
48・・・・・・関数発生器、37.51,61.65
・・・・・・無駄時間要素、38.66・・・・・・排
他的論理和要素、OP1・・・・・・第1の操作量演算
回路、OP2・・・・・・第2の操作量演算回路、SE
・・・・・・切換論理演算回路、OL・・・・・・操作
信号リセット回路、SEE・・・・・・切換偏差演算回
路。
図、第2図はこの発明の簡易予測制御装置の一実施例の
構成を示すブロック図、第3図はこの発明の簡易予測制
御装置の切換論理演算回路におけるRSフリツプ・フロ
ツプ回路の動作を説明するための入出力の関係を示す図
、第4図はこの発明の簡易予測制御装置の切換論理演算
回路における排他的論理和要素の動作を説明するための
真理値表を示す図、第5図はこの発明の簡易予測制御装
置の切換偏差演算回路におけるRSフリップ・フロツプ
回路の動作を説明するための真理値表を示す図である。 11・・・・・・匍脚対象、12・・・・・・外乱源、
13・・・・・・予測装置、14・・・・・・リミツタ
、16,24,33.34.39.42,44,49.
56・・・・・・加算器、17・・・・・・先行目標値
発生器、1B.19.27.2B,52.58.64・
・・・・・スイッチ、20・・・・・・絶対値演算増幅
器、21A,41.53・・・・・・零設定器,21.
54・・・・・・RSフリツプ・フロツプ回路、23・
・・・・・掛算器、25 . 26・・・・・・パルス
発生器、29,31 .32.59・・・・・・係数器
、30・・・・・・リミツタ付加算積器、36.47.
48・・・・・・関数発生器、37.51,61.65
・・・・・・無駄時間要素、38.66・・・・・・排
他的論理和要素、OP1・・・・・・第1の操作量演算
回路、OP2・・・・・・第2の操作量演算回路、SE
・・・・・・切換論理演算回路、OL・・・・・・操作
信号リセット回路、SEE・・・・・・切換偏差演算回
路。
Claims (1)
- 1 制御対象の制御量、操作信号および外乱の各信号を
入力して予測リード・タイムII−At先(lは整数、
Jtは離散時間系タイム・ステップ巾)の制御量の予測
値を出力する予測装置と、予測リード・タイムjl−A
t先の目標値と制御量の予測値とによる制御偏差の予測
値の定数倍された値を上記予測リード・タイム13−A
tのうちn・Jt時間(n<A)だけ積分して上記操作
信号の変更を行ないかつその他の時間では操作信号を変
えずに保持するゲインの大きい第1の操作量演算回路と
、上記制御偏差の予測値に比例積分動作を加えて常に操
作信号の量を変更することにより制御動作の間歇性を除
去するゲインの小さい第2の操作量演算回路と、上記制
御偏差の絶対値が下記切換偏差演算回路で算出される切
替偏差より大きいか小さいかを上記第1の操作量演算回
路と第2の操作量演算回路のいずれを使用する力)の基
本的な判定条件としかつ誤動作防止のために上記リード
・タイム13−Jt時間過去の判定結果とのつき合わせ
を行ない、2妾同じ判定結果が続けば第1または第2の
操作量演算回路のいずれを使用する力)の切換の実行を
行なう切換論理演算回路と、l・At時間のサンプリン
グ周期ごとにサンプリングして上記操作信号が可動範囲
の両端近傍にきたとき異常が生じたとして判定するとと
もにこの異常が2度続いたときのみ上記制御偏差の予測
値が大きいか小さいかを判定するための閾値である切換
偏差の値を大きくしかつ異常が生じていないときには切
換偏差を小さくする切換偏差演算回路と、上記第1の操
作量演算回路および第2の操作量演算回路の切換時に上
記操作信号をl−At時間過去の値と現在の値との平均
値にリセットする操作信号リセット回路とよりなる簡易
予測制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3664777A JPS5837561B2 (ja) | 1977-03-31 | 1977-03-31 | 簡易予測制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3664777A JPS5837561B2 (ja) | 1977-03-31 | 1977-03-31 | 簡易予測制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53122068A JPS53122068A (en) | 1978-10-25 |
JPS5837561B2 true JPS5837561B2 (ja) | 1983-08-17 |
Family
ID=12475632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3664777A Expired JPS5837561B2 (ja) | 1977-03-31 | 1977-03-31 | 簡易予測制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5837561B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0345249A (ja) * | 1989-07-12 | 1991-02-26 | Aloka Co Ltd | 超音波診断装置 |
JPH0419860B2 (ja) * | 1983-10-11 | 1992-03-31 | Hitachi Ltd | |
JPH0431267B2 (ja) * | 1986-08-11 | 1992-05-26 | ||
JPH059097B2 (ja) * | 1983-10-24 | 1993-02-04 | Hitachi Ltd |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59160205A (ja) * | 1983-03-03 | 1984-09-10 | Toshiba Corp | サンプル値pid制御装置 |
-
1977
- 1977-03-31 JP JP3664777A patent/JPS5837561B2/ja not_active Expired
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0419860B2 (ja) * | 1983-10-11 | 1992-03-31 | Hitachi Ltd | |
JPH059097B2 (ja) * | 1983-10-24 | 1993-02-04 | Hitachi Ltd | |
JPH0431267B2 (ja) * | 1986-08-11 | 1992-05-26 | ||
JPH0345249A (ja) * | 1989-07-12 | 1991-02-26 | Aloka Co Ltd | 超音波診断装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS53122068A (en) | 1978-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kugi et al. | Nonlinear H/sub/spl infin//controller design for a DC-to-DC power converter | |
KR880003229A (ko) | 적응프로세스 제어장치 | |
Mollov et al. | Robust stability constraints for fuzzy model predictive control | |
Chae et al. | Robust mode delay-dependent ℋ∞ control of discrete-time systems with random communication delays | |
JP6545428B1 (ja) | 電力変換器の制御装置 | |
JPS5837561B2 (ja) | 簡易予測制御装置 | |
KR20180093331A (ko) | 특이섭동을 갖는 비선형시스템의 안정화 방법 | |
Govindharaj et al. | Design and analysis of novel Chebyshev neural adaptive backstepping controller for boost converter fed PMDC motor | |
Boutayeb et al. | Observers for discrete-time systems with multiple delays | |
JP2002229605A (ja) | フィードバック制御装置 | |
Prabhu et al. | Performance improvement in MPC with time-varying horizon via switching | |
Gomma et al. | Time Varying Weighting Generalized Predictive Control (TGPC) with prediction to performance, stability and robustness | |
JPH044602B2 (ja) | ||
JP2000047703A (ja) | 時間比例式制御装置 | |
JPH075929A (ja) | 調節弁制御装置 | |
Genesio et al. | A view on limit cycle bifurcations in relay feedback systems | |
Zhou et al. | Hysteresis Quantizer-Based Event-Triggered Control of Nonlinear Networked Control Systems | |
JPS6014362B2 (ja) | 可変サンプリング周期制御方法 | |
JP2001022404A (ja) | 時間比例式制御装置 | |
JP2001290504A (ja) | 制御装置 | |
Su et al. | The design of predictive control with characterized set of initial condition for constrained switched nonlinear system | |
JPH07210213A (ja) | 制御装置 | |
JP3223339B2 (ja) | コントローラ | |
JPS63121798A (ja) | 原子力プラントの負荷追従制御装置 | |
JPH06131001A (ja) | 制御装置 |