JPS5835287B2 - 計算装置 - Google Patents

計算装置

Info

Publication number
JPS5835287B2
JPS5835287B2 JP53164810A JP16481078A JPS5835287B2 JP S5835287 B2 JPS5835287 B2 JP S5835287B2 JP 53164810 A JP53164810 A JP 53164810A JP 16481078 A JP16481078 A JP 16481078A JP S5835287 B2 JPS5835287 B2 JP S5835287B2
Authority
JP
Japan
Prior art keywords
computing device
test
memory
identification data
test program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53164810A
Other languages
English (en)
Other versions
JPS5591042A (en
Inventor
修 小市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53164810A priority Critical patent/JPS5835287B2/ja
Publication of JPS5591042A publication Critical patent/JPS5591042A/ja
Publication of JPS5835287B2 publication Critical patent/JPS5835287B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明はメモリを内蔵したマイクロコンピュータ等の計
算装置に関する。
マイクロコンピュータ、特にワンチップマイクロコンピ
ュータ等に於いてはパッケージ内に演算回路やＲＯＭ
（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）、ＲＡＭ（Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）等のメモ
リが内蔵されている。
このようなマイクロコンピュータにおいては演算回路等
の回路形式は全く同じでも、用途に応じてＲＯＭの内容
のみが異なる場合が多々ある。
このような場合にマイクロコンピュータのメーカは回路
形式によって機種番号をパッケージ表面等に銘記するの
が普通であり、用途種別をも併記することはあまりない
。
従ってメーカにおいてはマイクロコンピュータを用途別
に別個の容器に入れて管理をするが入手を介して分ける
ために一つの用途のマイクロコンピュータを入れた容器
中に他の用途のマイクロコンピュータか混入する事態も
考えられる。
この状態で、完成したマイクロコンピュータの試験をそ
の用途別のテストプログラムによって行なうと、マイク
ロコンピュータとしての機能は完全であるにもかかわら
ず、たまたま誤って混入したマイクロコンピュータにつ
いてはテストフログラムが適当でないために不良品と判
定されてしまつＯ 本発明はこのような点に鑑みて成されたものであり、計
算装置に簡単な構成により、計算装置の識別が適確に行
なわれる計算装置を提供することを目的とする。
このような本発明の特徴は、メモリを内蔵した計算装置
において、該メモリの一部領域に該計算装置の識別デー
タを記憶し、該識別データに基づいて、予め用意された
複数のテストプログラムの選択信号を出力し、該複数の
テストプログラムの内、該計算装置用のテストフログラ
ムが選択されて該テストプログラムにより該計算装置の
テストが行われるようにしたことにある。
以下、図面を参照して本発明を説明する。
第１図は本発明に関わる計算装置の構成を示す概略図で
ある。
図において１は計算装置、２はインストラクションデコ
ーダ、３は制御ユニット、４はＲＯＭ。
５はＲＡＭ１６はレジスタ、７は演算ユニット、８は出
力専用ボート、９は入出力ポートである。
計算装置１の動作の概略は次の通りである。
即ち、ＲＯＭ４に記憶されている各種命令はインストラ
クションデコーダ２によってデコードされ、制御ユニッ
ト３に入力される。
これを受けた制御ユニット３は命令に応じた動作を行な
うように計算装置１内の各機能ユニットを制御する。
一方、外部からのデータは入出力ポート９から入力し、
ＲＡＭ５に記憶されたり、演算ユニット７においてＲＡ
Ｍ５から読出されたデータとの演算が行なわれ、その結
果はレジスタ６に蓄積された後ＲＡＭ５に記憶されたり
、直接出力専用ポート８から出力される。
本発明による計算装置においては、内蔵されたメモリ例
えばＲＯＭ４の、情報が書込まれていない領域４′にこ
の計算装置を識別するためのデータを書込んでおく。
従って、この計算装置の試検を行なう場合には計算装置
１を、ＲＯＭの内容を直接読出すモードに切替えて経路
ａを介してこの識別データを出力し、種別を識別するこ
とによりこれに適したテストプログラムを用いて適確に
試験を行なうことができる。
第２図は上記本発明を用いた計算装置の試験システムの
一例を示すブロック図である。
いま、計算装置１のＲＯＭから識別データを読出しデコ
ーダ２１に入力する。
デコーダ２１では入力データがあるとこれを記憶装置２
２に格納されている各種別のテストプログラム２３〜２
６の選択信号に変換する。
したがって計算装置１のＲＯＭから読み出した識別デー
タが例えばテストプログラム２３に対応するものであれ
ばデコーダ２１ではテストプログラム２３の選択信号を
出力するので、記憶装置２２からはテストプログラム２
３が読出され、これを制御装置２１のメモリ２８に蓄積
する。
制御装置では蓄積されたテストプログラム２３に基づい
て試験装置２９を制御し、試験装置２９から計算装置１
に対してこの計算装置の種別に応じた試験条件が印加さ
れる。
また計算装置１からは入力条件に対応する出力が試験装
置２９に与えられ、試験装置２９ではこの出力に基づい
て計算装置１の良否を判定し、その旨の表示を行なう。
このような試験システムにより計算装置の試験を自動的
に行なうことができる。
以上説明したように、本発明によればメモリを内蔵した
計算装置においてこのメモリの空領域にこの計算装置を
識別するための識別データを記憶しておくために計算装
置の試験に際して、誤りなくこの計算装置の種別に応じ
たテストプログラムが選択されるので、機能は完全であ
るにもかかわらず、テストプログラムが別種のものであ
るために不良と判定されてしまうような事態が回避され
る已 尚、上記の実施例では識別データをＲＯＭに記憶してい
たが、ＲＡＭ等他のメモリに記憶させておいてもよい。
【図面の簡単な説明】
第１図は本発明による計算装置の一実施例を示す図、第
２図は本発明を適用した計算装置の試験システムの１例
を示す図である。 図において１は計算装置、４はＲＯＭ、５はＲＡＭ、２
３〜２６はテストプログラムを示す。

Claims (1)

    【特許請求の範囲】
  1. １ メモリを内蔵した計算装置において、該メモリの一
    部領域に該計算装置の識別データを記憶し、該識別デー
    タに基づいて、予め用意された複数のテストプログラム
    の選択信号を出力し、該複数のテストプログラムの内、
    該計算装置用のテストプログラムが選択されて、該テス
    トプログラムにより該計算装置のテストが行われるよう
    にしたことを特徴とする計算装置。
JP53164810A 1978-12-28 1978-12-28 計算装置 Expired JPS5835287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53164810A JPS5835287B2 (ja) 1978-12-28 1978-12-28 計算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53164810A JPS5835287B2 (ja) 1978-12-28 1978-12-28 計算装置

Publications (2)

Publication Number Publication Date
JPS5591042A JPS5591042A (en) 1980-07-10
JPS5835287B2 true JPS5835287B2 (ja) 1983-08-02

Family

ID=15800339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53164810A Expired JPS5835287B2 (ja) 1978-12-28 1978-12-28 計算装置

Country Status (1)

Country Link
JP (1) JPS5835287B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225959A (ja) * 1984-04-25 1985-11-11 Ascii Corp 複合機能ｃｐｕ
JPH04133129A (ja) * 1990-09-26 1992-05-07 Yamatake Honeywell Co Ltd メモリを備えた電子装置
US5790834A (en) * 1992-08-31 1998-08-04 Intel Corporation Apparatus and method using an ID instruction to identify a computer microprocessor

Also Published As

Publication number Publication date
JPS5591042A (en) 1980-07-10

Similar Documents

Publication Publication Date Title
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
JPS5835287B2 (ja) 計算装置
JPS6234261A (ja) メモリのアクセス状況監視装置
JPH0250495B2 (ja)
JPS5835647A (ja) マイクロコンピユ−タの評価装置
JPS5840422Y2 (ja) 汎用制御装置
JPS5849899B2 (ja) デ−タ処理装置の試験方式
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JPH0217552A (ja) 性能データ計測方式
JPS6238746B2 (ja)
JP2581214B2 (ja) 論理シミュレータ
JPS59211157A (ja) 磁気記憶装置
JPS6117027B2 (ja)
JPS6212541B2 (ja)
JPS5915876A (ja) 回路動作記憶装置
JPH02216565A (ja) メモリテスト回路
JPH06110735A (ja) マイクロプログラム制御装置
JPS645342B2 (ja)
JPH0441380B2 (ja)
JPS6020765B2 (ja) 論理装置
JPS61233834A (ja) マイクロプログラム処理装置
JPS5837887A (ja) 記憶空間管理方式
JPS6332637A (ja) 情報処理装置
JPH03194625A (ja) 情報処理装置のアドレストレース方式
JPS6227421B2 (ja)