JPS5834986A - 発光素子の製造方法 - Google Patents

発光素子の製造方法

Info

Publication number
JPS5834986A
JPS5834986A JP56135253A JP13525381A JPS5834986A JP S5834986 A JPS5834986 A JP S5834986A JP 56135253 A JP56135253 A JP 56135253A JP 13525381 A JP13525381 A JP 13525381A JP S5834986 A JPS5834986 A JP S5834986A
Authority
JP
Japan
Prior art keywords
layer
grown
gaas substrate
clad layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56135253A
Other languages
English (en)
Inventor
Koji Tomita
孝司 富田
Tadaaki Inoue
忠昭 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56135253A priority Critical patent/JPS5834986A/ja
Publication of JPS5834986A publication Critical patent/JPS5834986A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は光フアイバ伝送システムの光ソースとして利用
される発光素子の製造方法に関するものである。
コア径が50〜200fnの光ファイバを用いた情報伝
送システムの光ソースとしてGaAlAs ダブルへテ
ロ構造(DH構造)を有する発光グイオード(LED)
が開発され、実用化が推し進められている。一般に光フ
アイバ用LEDには、ファイバとの光結合効率を高める
目的でファイバコア径より小さな微小発光を実現する為
にZn選択拡散等により電流狭窄されたストライ−ブ状
の電流通路が形成されている。光フアイバ通信用LED
は大別するとフロント放射型とエツジ放射型に区分され
る。本発明は、フロント放射型LEDに係るものであり
、以下フロント放射型LEDの製造方法に関して説明す
る。
フロント放射型LEDでは一般に活性層側をステムに対
して密着させるアップサイドダウンによるマウント法が
採用されている。このマウント方法により通常100m
Aの高電流駆動時に活性層の発熱を防止しかつ活性層か
らのEL光のうち光取り出し恵方向への光のみならずス
テム側電極により反射されたEL光をも利用しファイバ
内に導入される光の強度を高める工夫がなされている。
アップサイドダウンマウント法によるフロント放射型L
EDの製造法に関してはいくつかの報告があるが、以下
主な報告例について述べる。
その1つの例としては、GaA3基板上に10μmの厚
いGaO,7A1(lsAs層を形成し、この層上に活
性層、クラッド層を順次液相成長法によりエピタキシャ
ル成長させ、成長層側に電流狭窄用Zn選択拡散を施し
だ後選択エツチング法により裏面のGaAs基板の一部
を除去し光取り出し窓を形成・する。この製造方法にお
いては、均一な光取り出し窓を形成する必要上予めGa
A3基板の全体を50−70廁の厚さに設定するため発
生するウェハ内のソリが工程上障害となり、表裏のホト
エツチングが困難となる。また光取り出し窓を形成する
ためGaAs基板の一部を選択エツチングする際エツチ
ングの横方内拡がりがウェハの場所により不均一となる
為、光取シ出し窓の形状が不均一となり生産性に欠ける
。第2の報告例としては、GaAs基板上に507rm
の厚いn型Ga(1,6AI(1,4Asを成長させ、
続いて活性層、p型クラッド層を順次成長させ、活性層
からの光を通過しないGaAs基板を全て除去し、p型
クラッド層面内にZn選択拡散を施す方法がある。この
方法では厚い Ga(1,6A1o、4As層を成長後薄い活性層、ク
ラッド層を成長させることになるが、厚い成長を行なう
ことにより周辺の盛り上りが発生し、この盛り上りの為
に成長用融液を収納しているカーボンスライドボードの
移動が困難となり、活性層成長時に寿命特性を悪化させ
る欠陥が導入され易くなる。
またウニ八周辺の盛り上りによるスライダ移動時のウェ
ハ内の傷の発生を防ぐ目的でウニ八表面とスライダ底の
ギャップを大きくしなければならない為、前のGaメル
トを除去するメルト除去法が使用できずウニ八層厚方向
や・面内のAt混晶比分布、不純物分布が不安定となる
。以上の理由により製作される素子の歩留が低下する。
−第3の報告例としては、予め別の方法で150〜30
0薊のGa□、7A1o、8As基板を製作し、このG
aO,7Al(1,8As基板上にダブルへテロ構造を
形成する方法がある。この方法では、基板がGa007
A1o、BAs層である為、活性層からのEL光を取り
出す為の基板エツチング等の工程は不要となるが支持層
となる厚いかつ大面積のGao、7AloJAs基板を
別の方法で製作することは難かしく発光素子の製造コス
トが高くなる。更に、Gao、7A1o、8As基板上
に液相成長層を得るだめには、表面酸化物をほぼ完全に
除去する必要があり、GaAs基板上に液相成長させる
ことに比較して難かしく、また欠陥が導入され易いとい
う欠点がある。従って上記同様製作される素子の歩留り
が低下する。
本発明は上記現状に鑑み、技術的手段を駆使することに
より、生産性が高く簡単な光フアイバ通信用ダブルへテ
ロ構造発光素子の製造方法を提供することを目的とする
ものである。
以下、本発明を実施例に従って図面を参照しながら詳説
する。
本実施例に使用する基板は(too)n型GaAs(s
tドープキャリア濃度2xlOcm  )とする。第1
図に示す如く、液相成長前にGaAs基板(1)表面に
縦横450Iyn ピッチで80師径の大きさに深さ1
−8蝉の埋込み穴(2)を形成する。埋込み穴(2)は
通常のホトリソグラフィ法によりホトレジスト(AZ−
1370)を用い80/Im径の穴を開けH2SO4:
 H2O2: H20=8 : 1 : Iで0.6〜
2.0分間のエツチングを行なうことにより形成する。
エツチング完了後レジスト膜をアセト/で除去し洗浄し
た後液相成長用カーボンボートに設置する。GaAS基
板の大きさは12X10wmであり、成長領域はGaA
s基板の中央部10XIO■の領域である。
液相成長は3つのメルト溜を有するカーボンスライドポ
ートを用い従来周知の徐冷法により行なった。Al、G
aAsソース、不純物の所望量を仕込んだ3種類のGa
メルトを850℃2時間水素気流中で保持した後、炉の
温度を徐冷しつつ順次GaAs基板(1)上に被せる。
Gaメルトの冷却速度は1℃/分とした。850℃の保
持温度より3℃降下した時点で第1層(3)としてGe
ドープp型GaO,7AlO,3Asを1.5〜2II
m 成長させ、6℃降下した時点で第2層(4)として
Ge ドープp型Gao、95Alo、osAsを0,
8〜1μm成長させる。更に第3層り5)としてTeド
ープn型GaO,6A10,4A8を50〜801Im
成長させ、ダブルへテロ構造を構成する。第3層(5)
のGa006Al□、4As の成長が始まった時点′
で炉の冷却速度を0.3℃/分に変更し、炉内温度が7
00℃を過ぎた時点で炉の電源を切夛ボートを室温近傍
まで放置する。第1層(3)、第2層(4)、第3層(
5)のキャリア濃度は各々IX I 018cm−3と
する。
第2図は第3層(5)の層厚方向のAl混晶比の分布を
示す説明図である。活性層である第2層(4)からの距
離が離れ、表面へ近づくにつれて第3層(5)のAl混
晶比は低下し、活性層との界面ではAl混晶比は0.4
であるが第3層(5)表面領域では0.1程度となって
いる。
上記工程により得られる第3層(5)の層厚は65p±
15μmとなり、後工程でGaA3基板(1)を除去し
てもこの第3層(5)で充分に活性層である第2層(4
)を支持することができる。
上記製造方法は層厚制御の必要な比較的層厚の薄いp型
クラッド層である第1層(3)及び活性層である第2層
(4)をまず成長させ、その後n型りラツ下層兼素子支
持層の働きをする厚い成長層を形成する点にウェハ製作
上の特徴を有しており厚い成長層である第3層(5)を
成長後スライダの移動を必要としない為にメルト除去法
が利用で考層厚と不純物分布が制御されかつ結晶欠陥の
導入が少ない良好な活性層(4)が得られる点に利点が
ある。
上記工程で成長されたウェハの第3層(5)上に残存し
ているGaメルトを除去し、第3図に示す如く、OMR
ホトレジストを用い予めGkAs基板(1)に形成した
埋込み穴(2)と同心円状に+ 50 gm−の穴(ト
)をホトリソグラフィ法により形成する。その後H25
04: H2O2: H20=8 : 1 : 1のエ
ツチング液を用い、第3層(5)表面のAl結晶比の低
い層を除去する為、表面より25−エツチングし、光取
り出し窓(1)を形成する。本実施例では光堆り出し窓
の表面を平坦な面としたが凸レンズ状に加工することも
可能である。光取り出し場翰の表面のAl結晶比は0.
2〜025となるので第2層(4)の活性層からの光が
第3層(5)内で吸収されることはない。光取シ出し窓
翰を形成後20℃でNH4OH:H2O2=1:15の
エツチング液を用いGaAs基板(1)を選択的に除去
する。GaAs基板(1)の除去後、成長層は若干のソ
リを生じるがこれは工程上支障を生じない程度であり、
問題はない。次に第4図に示す如く露出された第1層(
3)のp型クラッド層上には1〜3岬の深さの埋込み穴
(2)により転写された80gm径の盛り上った領域(
至)が認められるO第1層(3)のGa0.7A10.
3As面に0.1gm0A120B膜(9)をCVD法
でコートし80gm径の盛り上った領域(1)の中心に
85〜50Irm径の穴をホトリソグラフィ法で形成す
る。レジストはAZ−1350を用いた。
ウエノ・を洗浄後1g/cc の割合で計量されたZH
As2と共に石英管中に真空封入し、650℃−600
℃の2ゾーン炉を用いてZn選択拡散を施こし電流通路
とする。Zn拡散層01)の深さはO,aμmに設定す
る。上記工程に於いて、成長前に形成された埋込穴(2
)により表裏両方のホトエツチングが精度よく行なわれ
ることに本実施例の第2の特徴がある。Znn拡散筒第
3層5)側の光取り出し窓(1)上にレジスト(AZ−
11350)を用いて200Ifn径の大きさでリフト
オフ用マスク@を形成する。勢その後第3層(5)表面
に電極となるAu−Geを0.5μm1厚さに真空蒸着
しアセトンでリフトオフ用マスク@を除去し光取り出し
窓上のAu−GeQeをリフトオフする0その後5X 
10 ’ torr の真空度で470℃8分間の条件
のもとにAu−Geを合金化しn側電極α→とする。第
2図に示した如く、第3層(5)表面のAl混晶比が0
.1に低下しているので良好なオーミックコンタクトが
得られる。次に、第1層(3)側にMO及びAuをそれ
ぞれ0.1−ずつ電子ビーム蒸着しp側電極(ト)とす
る0その後300岬平方の大きさで選択的にZn拡散領
域に菖0〜15暉のAuメッキ層αηを形成する。ダイ
シングは450μmピッチで第3層(5)側から行なう
。またマウントは、Au−Ge (Ge14wt%)の
小片を用い第1層(3)側を下にしてステム(To−4
6)等にマウントし更にn側に25μm径のAuワイヤ
を用いてリード線を取り付けLEDとする。
以上の様にして製造されたLEDは、光出力、遮断周波
数のチップ間のばらつきが小さく、かつ寿命特性も優れ
ている0100mAの電流駆動で光出力は平均5mW以
上、また10%変調による− 1.5 dBでの遮断周
波数は平均40MHzであっ魁また100mAの駆動電
流で室温100時間でのスリリーニングを行なった時の
素子の寿命歩留は96−以上であった。また上記LED
と、先端を放物体状に加工されたコア径6oltm径、
開口数0.17の光ファイバを結合させた場合ファイバ
内入力は450μWであった。
以上詳説した如く本発明によれば、光フアイバ伝送シス
テム用光源としての高い性能のLEDが簡単にかつ歩留
よく製作され、光通信の実用化がより一層推し進められ
る。
【図面の簡単な説明】
第1図は本発明の1実施例を説明するウェハの断面図で
ある。第2図は第3層に於けるAl混晶比の層厚方向分
布を示す説明図である。第3図及び第4図は第1図のウ
ェハよりLEDを製作する工程を説明する説明図である
。 l・・・Q&A、基板、2・・・埋め込み穴、3・・・
第1層(p型クラッド層)、4・・・第2層(活性層)
、5・・・第3層(n型クラッド層)、20・・・光取
り出し窓Q 代理人 弁理士 福 士 愛 彦

Claims (1)

    【特許請求の範囲】
  1. 1、  GaAs基板の一生面上に埋込み穴を形成し、
    該主面上に薄いクラッド層、活性層、厚いクラッド層を
    順次成長させ、該厚いクラッド層を支持層にして前記G
    aAs基板を除去した後、6前記埋め込み穴に対応して
    形成された前記薄いクラッド層の突起部に電流通路を形
    成するとともに前記厚いクラッド層に光取り出し窓を前
    記突起部に対応して形成することを特徴とする発光素子
    の製造方法。
JP56135253A 1981-08-27 1981-08-27 発光素子の製造方法 Pending JPS5834986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56135253A JPS5834986A (ja) 1981-08-27 1981-08-27 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56135253A JPS5834986A (ja) 1981-08-27 1981-08-27 発光素子の製造方法

Publications (1)

Publication Number Publication Date
JPS5834986A true JPS5834986A (ja) 1983-03-01

Family

ID=15147384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56135253A Pending JPS5834986A (ja) 1981-08-27 1981-08-27 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JPS5834986A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026090A (ko) * 2001-09-24 2003-03-31 주식회사 옵토웨이퍼테크 반도체 발광 칩 및 그의 제조방법과 반도체 발광소자 및그의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412396A (en) * 1977-06-30 1979-01-30 Smithkline Corp Cephalosporin compound
JPS54141592A (en) * 1978-04-21 1979-11-02 Philips Nv Semiconductor device
JPS54141591A (en) * 1978-04-25 1979-11-02 Matsushita Electric Ind Co Ltd Production of light emitting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412396A (en) * 1977-06-30 1979-01-30 Smithkline Corp Cephalosporin compound
JPS54141592A (en) * 1978-04-21 1979-11-02 Philips Nv Semiconductor device
JPS54141591A (en) * 1978-04-25 1979-11-02 Matsushita Electric Ind Co Ltd Production of light emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026090A (ko) * 2001-09-24 2003-03-31 주식회사 옵토웨이퍼테크 반도체 발광 칩 및 그의 제조방법과 반도체 발광소자 및그의 제조방법

Similar Documents

Publication Publication Date Title
JPH0770755B2 (ja) 高輝度led用エピタキシャル基板及びその製造方法
US4779281A (en) Light emitting chip and optical communication apparatus using the same
KR910008439B1 (ko) 매립형 레이저 다이오드의 제조방법
US4017881A (en) Light emitting semiconductor device and a method for making the same
CA1078949A (en) Light emitting devices
US3998672A (en) Method of producing infrared luminescent diodes
US3647579A (en) Liquid phase double epitaxial process for manufacturing light emitting gallium phosphide devices
US4404730A (en) Method of producing luminescent or laser diodes having an internally limited luminescent surface
JPS5834986A (ja) 発光素子の製造方法
GB2033155A (en) Light emissive diode structure
US4280131A (en) Pleochroic light emitting diode and method of fabricating the same
US3351827A (en) Opto-electronic semiconductor with improved emitter-region
JPH05218585A (ja) 半導体発光装置
JPS6184888A (ja) 埋込みヘテロ型半導体レ−ザ
JPH0770758B2 (ja) 発光半導体装置
KR910005392B1 (ko) 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법
JPS6381887A (ja) 半導体レ−ザ装置およびその製造方法
JPS6325517B2 (ja)
JPS6077482A (ja) 半導体レ−ザの製造方法
JPS6216583A (ja) メサ型モノリシック発光ダイオードアレイ
US5652178A (en) Method of manufacturing a light emitting diode using LPE at different temperatures
JPS6344311B2 (ja)
JPS6114753A (ja) 複合光半導体素子の製造方法
JPS63129683A (ja) 埋め込み構造半導体レ−ザの製造方法
JPS6222552B2 (ja)