JPS583403A - デイジタル復調回路 - Google Patents
デイジタル復調回路Info
- Publication number
- JPS583403A JPS583403A JP57107001A JP10700182A JPS583403A JP S583403 A JPS583403 A JP S583403A JP 57107001 A JP57107001 A JP 57107001A JP 10700182 A JP10700182 A JP 10700182A JP S583403 A JPS583403 A JP S583403A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- circuit
- input signal
- digital value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/18—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous and sequential signals, e.g. SECAM-system
- H04N11/186—Decoding means therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
- H03D2200/0062—Computation of input samples, e.g. successive samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は周波数変調された信号を復調するためのデイジ
タル回路に関するものであり、またテレビジョン受像機
のクロミナンス信号復調段に使用するディジタル復調回
路に関するものである。
タル回路に関するものであり、またテレビジョン受像機
のクロミナンス信号復調段に使用するディジタル復調回
路に関するものである。
特に本発明の目的は、周波数変調された入力信号の導関
数に基づいて周波数変調された入力信号の瞬時周波数に
比例する信号を外電するよう作動する復調手段を備える
回路を提供するにある。この目的のため本発明は、入力
信号として供給され次式 、で表わされる同波数変調さ
れた信号（ここでｆ（ｔ）はアナログ・ディジタル変換
さ、れる変調信号、ω。
数に基づいて周波数変調された入力信号の瞬時周波数に
比例する信号を外電するよう作動する復調手段を備える
回路を提供するにある。この目的のため本発明は、入力
信号として供給され次式 、で表わされる同波数変調さ
れた信号（ここでｆ（ｔ）はアナログ・ディジタル変換
さ、れる変調信号、ω。
は搬送波周波数）を復調するためのディジタル復調回路
において、 （イ）その入力端を互に並列接続した８個のディジタル
値決定段で構成した２個の別個の通路を備え、前記第１
ディジタル値決定段により、前記８個の通路に共通な入
力信号の値、に対応する関数の値 ・ を決定し、かつ前記第１ディジタル値決定段により、前
記と同じ入力信号の値に対する該入力信号の・導関数を
決定し、 （ロ）前記３個の通路の出力端に乗算回路を接続し。
において、 （イ）その入力端を互に並列接続した８個のディジタル
値決定段で構成した２個の別個の通路を備え、前記第１
ディジタル値決定段により、前記８個の通路に共通な入
力信号の値、に対応する関数の値 ・ を決定し、かつ前記第１ディジタル値決定段により、前
記と同じ入力信号の値に対する該入力信号の・導関数を
決定し、 （ロ）前記３個の通路の出力端に乗算回路を接続し。
該乗算回路が前記第１および第２ディジタル値決定段か
ら供給される対応する信号を乗算して前記周波数変調さ
れた入力信号の一時周波数に比例するディジタル信号を
再生シ、 （ハ）前記第１および第１ディジタル値決定段並に前記
乗算回路の動゛作速麿を決定するクロック回路 を備えたことを特徴とする。
ら供給される対応する信号を乗算して前記周波数変調さ
れた入力信号の一時周波数に比例するディジタル信号を
再生シ、 （ハ）前記第１および第１ディジタル値決定段並に前記
乗算回路の動゛作速麿を決定するクロック回路 を備えたことを特徴とする。
従って、目的とする再生は、関数の導関数を示す数式お
よびかかる数式において変調された入力信号の一時周波
数を与える数式を分離できるので、この数式の一時周゛
波数の成分の連続する瞬時ディジタル値を、復調の精度
を制御する所定速度で別個に決定できるようにした回路
構成によって得られる。
よびかかる数式において変調された入力信号の一時周波
数を与える数式を分離できるので、この数式の一時周゛
波数の成分の連続する瞬時ディジタル値を、復調の精度
を制御する所定速度で別個に決定できるようにした回路
構成によって得られる。
図面につき本発明を説明する。
図面に示した本発明の第１実施例においてはディジタル
復調回路は周波′数変調された入力信号を供給されるア
ナログ・ディジタル変換器１０を備え、このアナログ−
ディジタル変換器の出力端子−□゛には、２個のディジ
タル値決定段２ｏおよびδ０で構成した２個の別個の通
路を互に並列に設け、これら２個のディジタル値決定段
の出力信号を乗算回路４０に供給し、乗算回路４ｏは供
給された信号の乗算を行って、周波数変調された入力信
号の瞬時周波数に比例するディジタル出力信号を再生す
る。
復調回路は周波′数変調された入力信号を供給されるア
ナログ・ディジタル変換器１０を備え、このアナログ−
ディジタル変換器の出力端子−□゛には、２個のディジ
タル値決定段２ｏおよびδ０で構成した２個の別個の通
路を互に並列に設け、これら２個のディジタル値決定段
の出力信号を乗算回路４０に供給し、乗算回路４ｏは供
給された信号の乗算を行って、周波数変調された入力信
号の瞬時周波数に比例するディジタル出力信号を再生す
る。
実際上、ω。を搬送波周波数とし、ｆ（ｔ）を変調信号
とし、変調された入力信号が なる形（ｔたは余弦関数を用いて得られる同様な形）を
有する場合゛、この関数の導関数はとなる。
とし、変調された入力信号が なる形（ｔたは余弦関数を用いて得られる同様な形）を
有する場合゛、この関数の導関数はとなる。
上記導関数Ｘ′を使用しかつ次式の関数を使用すること
により変調信号を表わす式％式％（８） を得ることができる。本実施例においては、関数Ｍｆ）
ディジタル値を決定するための第１．ディジタル値決定
段！０はこの第１ディジタル値決定段の入力信号を後述
するように特定の時間だけ遅延させるための複数のシフ
トレジスタＲｄと、ディジタルメモリＭ。とを備え、こ
のディジタルメモリに動作から得た入力信号の各特定の
値に対する関数輩の対応する特定の値を蓄積す゛る（従
って実際上このディシールメモリＭ０に一関数Ｍの値の
テーブルを蓄積し、関数にのこれらの値のアドレスは正
弦波入力関数によって供給する）。入力信号の導関数の
ディジタル値を入力信号の上記と同じ特定の値につき決
定するための第２デーイジタル値決定段８０はＮｆｌ！
（但しＮは偶数゛）の遅延回路を有する直線性トランス
バールフィルタで構成スる。
により変調信号を表わす式％式％（８） を得ることができる。本実施例においては、関数Ｍｆ）
ディジタル値を決定するための第１．ディジタル値決定
段！０はこの第１ディジタル値決定段の入力信号を後述
するように特定の時間だけ遅延させるための複数のシフ
トレジスタＲｄと、ディジタルメモリＭ。とを備え、こ
のディジタルメモリに動作から得た入力信号の各特定の
値に対する関数輩の対応する特定の値を蓄積す゛る（従
って実際上このディシールメモリＭ０に一関数Ｍの値の
テーブルを蓄積し、関数にのこれらの値のアドレスは正
弦波入力関数によって供給する）。入力信号の導関数の
ディジタル値を入力信号の上記と同じ特定の値につき決
定するための第２デーイジタル値決定段８０はＮｆｌ！
（但しＮは偶数゛）の遅延回路を有する直線性トランス
バールフィルタで構成スる。
第１および第２ディジタル値決定段１０および８０によ
って行われる入力信号の関数舅および導関数の決定を同
期させるため、第１ディジタル値決定段２０を通過する
際の信号の全遅延時間を）ランスバーサルフィルタの各
遅延回路の遅延時間Ｔの（Ｎ−１）７８倍に等しくしな
ければならない。
って行われる入力信号の関数舅および導関数の決定を同
期させるため、第１ディジタル値決定段２０を通過する
際の信号の全遅延時間を）ランスバーサルフィルタの各
遅延回路の遅延時間Ｔの（Ｎ−１）７８倍に等しくしな
ければならない。
例えばＮ−６“であれば、この全遅延時間はトランスバ
ーサルフィルタの遅延回路（シフトレジスタ）の各々の
遅延時間Ｔの２．５倍になる。これは、第１および第２
ディジタル値決定段２ｏおよび８゜の動作速＃ｔ（レー
・））が周波数Ｆ−１／Ｔで与えられた場合、遅延時間
２．５Ｔを得ることができるようにするためにはこれら
ディジタル値決定段の同じ動作速度に互に２分の１サイ
クルだけ推移する必要があることを意味し、従ってアナ
ログ・ディジタル変換器１０の標本化速度はディジタル
値決定段２０および８０の周波数の２倍の周波数２Ｆに
よって与えられることを意味する。
ーサルフィルタの遅延回路（シフトレジスタ）の各々の
遅延時間Ｔの２．５倍になる。これは、第１および第２
ディジタル値決定段２ｏおよび８゜の動作速＃ｔ（レー
・））が周波数Ｆ−１／Ｔで与えられた場合、遅延時間
２．５Ｔを得ることができるようにするためにはこれら
ディジタル値決定段の同じ動作速度に互に２分の１サイ
クルだけ推移する必要があることを意味し、従ってアナ
ログ・ディジタル変換器１０の標本化速度はディジタル
値決定段２０および８０の周波数の２倍の周波数２Ｆに
よって与えられることを意味する。
本発明の第２実施例（図示せず）においてはトランスバ
ーサルフィルタの遅延回路の数Ｎを奇数にすることがで
き、第１ディジタル値決定段２０を通過する信号に付与
される全遅延時間は°、上述したのと同じ関係式を使用
した場合、ｂランスバーサルフィルタの各遅延回路の遅
延時間Ｔの整数倍とする（例えばＮ−１１の場合、全遅
延時間は）ランスバーサルフィルタの各遅延回路の遅延
時間の６倍）。これは、第１および第２ディジタル値決
定段２０および８０の動作連関が同一であるだけでなく
同期していることを意味し、アナログ・ディジタル変換
器並に第１および第２ディジタル値決定段８０および８
０の動作ｉＭｌを同一にできることを意味する。従って
第２実施例の利点は極めて明白であり、各遅延回路当り
の同じ遅延時間Ｔに対しクロック回路５０によって決ま
る標本化周波数Ｆ −１／Ｔは第１実施例の場合の半分
になる。
ーサルフィルタの遅延回路の数Ｎを奇数にすることがで
き、第１ディジタル値決定段２０を通過する信号に付与
される全遅延時間は°、上述したのと同じ関係式を使用
した場合、ｂランスバーサルフィルタの各遅延回路の遅
延時間Ｔの整数倍とする（例えばＮ−１１の場合、全遅
延時間は）ランスバーサルフィルタの各遅延回路の遅延
時間の６倍）。これは、第１および第２ディジタル値決
定段２０および８０の動作連関が同一であるだけでなく
同期していることを意味し、アナログ・ディジタル変換
器並に第１および第２ディジタル値決定段８０および８
０の動作ｉＭｌを同一にできることを意味する。従って
第２実施例の利点は極めて明白であり、各遅延回路当り
の同じ遅延時間Ｔに対しクロック回路５０によって決ま
る標本化周波数Ｆ −１／Ｔは第１実施例の場合の半分
になる。
しかし第２実施例は第１実施例よりかなり多くの遅延回
路を必要とするが、第１ディジタル値決定段ｇｏの遅延
回路を４Ｓディジタル値決定段８０の第１遅延回路で構
成すると、遅延回路の数を節減することができる。
路を必要とするが、第１ディジタル値決定段ｇｏの遅延
回路を４Ｓディジタル値決定段８０の第１遅延回路で構
成すると、遅延回路の数を節減することができる。
本発明はこれら実施例に限定されず、本発明の範囲内で
種々の変形が可能であること勿論である。−′特に本発
明のディジタル復調回路を用いて、テレビジョン受像機
の（周波数変磨された）クロミナンス信号のディジタ／
Ｉ／復ｎ段を実現することができ、従って本発明はまた
かかる復藺段を設ける形式のテレビジ冒ン受像機にも関
するものである。
種々の変形が可能であること勿論である。−′特に本発
明のディジタル復調回路を用いて、テレビジョン受像機
の（周波数変磨された）クロミナンス信号のディジタ／
Ｉ／復ｎ段を実現することができ、従って本発明はまた
かかる復藺段を設ける形式のテレビジ冒ン受像機にも関
するものである。
更に本発明はテレビジョン受像機に関するだけでなく、
極めて一般的なｅ１ｇ＋においてすべての周波数復調問
題に関するものである。
極めて一般的なｅ１ｇ＋においてすべての周波数復調問
題に関するものである。
上述した第１および第８実施例の紙台には、関数Ｍの漸
近値に対応しかつかなりの復調劣化を起す信号値を乗算
回路４０の出力端子において打消す蚤ことができるよう
にするための禁止回路をクロック回路ｂＯに設けること
ができる。
近値に対応しかつかなりの復調劣化を起す信号値を乗算
回路４０の出力端子において打消す蚤ことができるよう
にするための禁止回路をクロック回路ｂＯに設けること
ができる。
図面は本発明の第１実施例を示すブロック図である。
１０−・・アナログ−ディジタル変換器ｇｏ、６ｏ・・
・ディジタル値決定段 ４０・・・乗算回路 ５０・・・クロック回路Ｒｄ
・・・シフ）レジスタ Ｍｏ・・・ディジタルメモリ。 特許出願人 エヌ・べ−・フィリップス・フルーイ
ランペン７アブリケン
・ディジタル値決定段 ４０・・・乗算回路 ５０・・・クロック回路Ｒｄ
・・・シフ）レジスタ Ｍｏ・・・ディジタルメモリ。 特許出願人 エヌ・べ−・フィリップス・フルーイ
ランペン７アブリケン
Claims (1)
- 【特許請求の範囲】 Ｌ 入力信号として供給され次式 で表わされる同波数変調された信号（ここでｆ（ｔ）は
アナログ・ディジタル変換される変調信号、ω。は搬送
波周波数）を復調するためのディジタル復調回路におい
て、 （イ） その入力端を瓦に並列接続した３個のディジタ
ル値決定段で構成した３個の別個の通路を備え、前記第
１ディジタル値決定段により、前記８個の通路に共通な
入力信号の値に対応する関数の値 を決定し、かつ前記第２ディジタル値決定段により、前
記と同じ入力信号゛め値に対する該入力信号の導関数を
決定し、 （ロ）前記８個の通路の出力端に乗算回路を接続し、該
乗算回路が前記第１および第８ディジタル値決定段から
供給される対応する信号を乗算して前記周波数変調され
た入力信号の瞬時周波数に比例するディジタル信号を再
生し、 （ハ）前記第１および第３ディジタル値決定段並に前記
乗算回路の動作速度を決定するクロック回路 を備えたことを特徴とするディジタル復調回路、。 ｉ 前記第８ディジ２タル値決定段がＨ個の遅延回路を
有する直線性トランスバーサルフィルタであり、かつ前
記第１ディジタル値決定段が遅延回路およびディジタル
メモリを備え、前記第１デイジタル値決、定設の遅延回
路により、前記第１ディジタル値決定段を通過する信号
に対し前記トランスバーサルフイクタの各遅延回路の遅
延時間の（Ｎ−１）７８倍に等しい遅延１時−を付与し
た後前記デ・イジタルメモリにアドレスとして供給し、
前記トランスバ−サルフィルタの出力端子に存在する導
関数の値に対応する関数Ｍの値を蓄積したアドレスを指
示させる特ＩＰＶｅｒ求の範囲第１項記載の復調回路。 ″ 亀 前記乗算回路の出力端子において関数ｙの漸近値に
対応する信号値を打消す制御動作を前記クロック回路に
よって行わせる特許請求の範囲第１または８項記載の復
調回路。 表 前記トランスバーサルフィルタの遅延回路の数Ｎが
偶数であり、かつ前記クロック回路により前記第１およ
び第８ディジタル値決定段の遅延回路を同一連間で互に
８分の１サイクルだけ推移して作動させる特許請求の範
囲第８または８項記載の復調゛回路。 器 前記トランスパーサルフィルタの遅延回路の数Ｎが
奇数であり、かつ前記クロック回路により、前記第１お
よび第８ディジタル値決定段の遅延回路を同−Ｎ質かつ
同期状態で作動させる特許請求の範囲第２または８項記
載の復調回路。 ａ 前記第１デイ、ジタル値決定設の遅延回路を前記第
８ディジタル値決定段の第１遅延回路で構成する特許請
求の範囲第５項記載の復調回路。 Ｉ 入力信号として、供給され次式 ％式％ で−わされる同波数変調された信号（ここでｆ（ｔ）は
アナログ・ディジタル変換される変調信号、ω。は搬送
波周波数）を復調するたゆのディジタル復調回路におい
て、 ノ （イ） その入力端を互に並列竺続した２個のディジタ
ル値決定段で構成した３個の別個の通路を備え、前記第
１ディジタル値決定段により、前記２個の通路に共通な
入力信号の値に対応する関数の値 蓋＝ １／ ＆ ００Ｂ （ω。ｔ ＋ ｆ：ｆ（ｔ）
ｄｔ＋ψ。〕を決定し、かつ前記第２ディジタル値決定
段により、前記と同じ入力信号の値に対する該入力信号
の導関数を決定し、 （ロ） 前記８個の通路の出力端に乗算回路を接続し、
該乗算回路が前記第１および第８デイジタル値決゛定段
から供給される対応する信号を乗算して前記周波数変１
１１された入力信号の瞬時周波数に比例するディジタル
信号を再生し、 （ハ）前記第１および第８ディジタル値決定段並に前記
乗算回路の動作速度を決定するクロック回路 ヲ備え、テレビジョン受像機のクロミナンス信号用ディ
ジタル復調段に使用するディジタル復調回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8112412 | 1981-06-24 | ||
| FR8112412A FR2508739B1 (fr) | 1981-06-24 | 1981-06-24 | Circuit numerique de demodulation d'un signal module en frequence, application de ce circuit a la realisation d'un etage de demodulation du signal de chrominance d'un recepteur de television, et recepteur de television equipe d'un tel etage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583403A true JPS583403A (ja) | 1983-01-10 |
| JPH0320923B2 JPH0320923B2 (ja) | 1991-03-20 |
Family
ID=9259836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107001A Granted JPS583403A (ja) | 1981-06-24 | 1982-06-23 | デイジタル復調回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4486716A (ja) |
| EP (1) | EP0068571B1 (ja) |
| JP (1) | JPS583403A (ja) |
| DE (1) | DE3266917D1 (ja) |
| FR (1) | FR2508739B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589404A (ja) * | 1981-06-25 | 1983-01-19 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 復調回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3275448D1 (en) * | 1982-11-26 | 1987-03-19 | Itt Ind Gmbh Deutsche | Digital fm demodulation circuit |
| US4547737A (en) * | 1983-07-29 | 1985-10-15 | Rca Corporation | Demodulator of sampled data FM signals from sets of four successive samples |
| FR2552598B1 (fr) * | 1983-09-23 | 1985-10-31 | Labo Electronique Physique | Procede et circuit de demodulation numerique d'un signal module en amplitude et recepteur de television equipe d'un tel circuit |
| FR2595895B1 (fr) * | 1986-03-13 | 1988-05-13 | France Etat | Double demodulateur numerique |
| US4910469A (en) * | 1989-05-02 | 1990-03-20 | Rca Licensing Corporation | Demodulator for sampled data FM signals |
| US5040192A (en) * | 1990-02-06 | 1991-08-13 | Hayes Microcomputer Products, Inc. | Method and apparatus for optimally autocorrelating an FSK signal |
| DE4116614A1 (de) * | 1991-05-22 | 1992-11-26 | Bosch Gmbh Robert | Verfahren zur demodulation und synchronisation fuer digital modulierte signale |
| US6031418A (en) * | 1998-11-19 | 2000-02-29 | Lockheed Martin Corporation | Method and apparatus for demodulating digital frequency modulation (FM) signals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3387220A (en) * | 1965-02-23 | 1968-06-04 | Automatic Elect Lab | Apparatus and method for synchronously demodulating frequency modulated differentially coherent duobinary signals |
| US4090145A (en) * | 1969-03-24 | 1978-05-16 | Webb Joseph A | Digital quadrature demodulator |
| US3778727A (en) * | 1972-05-11 | 1973-12-11 | Singer Co | Crystal controlled frequency discriminator |
| FR2219570B1 (ja) * | 1973-02-22 | 1976-09-10 | Dassault Electronique | |
| FR2469824A1 (fr) * | 1979-11-14 | 1981-05-22 | Thomson Csf | Procede de demodulation d'un signal module en frequence et demodulateurs mettant en oeuvre ce procede |
-
1981
- 1981-06-24 FR FR8112412A patent/FR2508739B1/fr not_active Expired
-
1982
- 1982-06-14 US US06/388,386 patent/US4486716A/en not_active Expired - Fee Related
- 1982-06-18 DE DE8282200756T patent/DE3266917D1/de not_active Expired
- 1982-06-18 EP EP82200756A patent/EP0068571B1/fr not_active Expired
- 1982-06-23 JP JP57107001A patent/JPS583403A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589404A (ja) * | 1981-06-25 | 1983-01-19 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 復調回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2508739B1 (fr) | 1986-01-03 |
| US4486716A (en) | 1984-12-04 |
| FR2508739A1 (fr) | 1982-12-31 |
| EP0068571B1 (fr) | 1985-10-16 |
| JPH0320923B2 (ja) | 1991-03-20 |
| EP0068571A1 (fr) | 1983-01-05 |
| DE3266917D1 (en) | 1985-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01259689A (ja) | サンプリング周波数変換回路 | |
| GB2038138A (en) | Integrated circuit for a tv receiver | |
| US4542371A (en) | Method of converting a digital signal into an analog signal and a converter therefor | |
| JPS583403A (ja) | デイジタル復調回路 | |
| KR920022930A (ko) | 이산 시간 스테레오 수신기 | |
| US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
| US4680556A (en) | Digital modulation apparatus | |
| JP4068415B2 (ja) | 位相偏移変調方式の変調器 | |
| US5148127A (en) | Biphase shift keying modulation circuit having constant envelope characteristics | |
| US4731844A (en) | Apparatus for cancelling a pilot signal from a composite signal | |
| US4804924A (en) | Digital double demodulator | |
| US4499427A (en) | Digital FM demodulator using a filter having a linearly sloping frequency-amplitude characteristic | |
| GB2172159A (en) | A/d converters | |
| JPS6331987B2 (ja) | ||
| US4663595A (en) | Digital integrated frequency demodulator subcircuit | |
| JP2535543B2 (ja) | ディジタルｉｑ復調方式 | |
| KR850007348A (ko) | 색신호 처리장치 | |
| JPS6145407B2 (ja) | ||
| JPS61208388A (ja) | デイジタル色度信号用デイジタル利得制御集積回路 | |
| JP3125467B2 (ja) | デジタル復調装置 | |
| KR960014237B1 (ko) | 디지탈 텔레비젼수상기의 색도변환 회로 | |
| EP0384595A3 (en) | Digital phase shifter | |
| SU1197135A1 (ru) | Автокоррел ционный приемник сигналов с двукратной фазоразностной модул цией | |
| JPS6237874B2 (ja) | ||
| JP2930364B2 (ja) | デジタルオーディオエフェクタ |