JPS5833789B2 - ゲ−ト制御用パルス増幅装置 - Google Patents
ゲ−ト制御用パルス増幅装置Info
- Publication number
- JPS5833789B2 JPS5833789B2 JP9501274A JP9501274A JPS5833789B2 JP S5833789 B2 JPS5833789 B2 JP S5833789B2 JP 9501274 A JP9501274 A JP 9501274A JP 9501274 A JP9501274 A JP 9501274A JP S5833789 B2 JPS5833789 B2 JP S5833789B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- transformer
- outputs
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
この発明は、パルス増幅装置に係り、特にサイリスタを
用いた誘導性負荷の位相制御に好適なパルス増幅器に関
する。
用いた誘導性負荷の位相制御に好適なパルス増幅器に関
する。
電源と負荷との間にサイリスタなどの導通角制御□□素
子を介在させて負荷への電力を制御するようにし７た電
力料（財）装置において、負荷が誘導性負荷の場合、電
圧に対する電流の位相が遅れる関係上、前記サイリスタ
のゲートパルスはある幅をもった広幅のパルスが必要で
ある。
子を介在させて負荷への電力を制御するようにし７た電
力料（財）装置において、負荷が誘導性負荷の場合、電
圧に対する電流の位相が遅れる関係上、前記サイリスタ
のゲートパルスはある幅をもった広幅のパルスが必要で
ある。
第１図は先に提案した電力制御装置の回路接続図で、Ｅ
ａは交流電源、５ＣＲ１，５ＣＲ２は逆並列接続サイリ
スク、Ｌは誘導性負荷で、主サイリスタ５ＣＲ１，５Ｃ
Ｒ２の導通角を制御して誘導性負荷りへの電力を制（財
）する。
ａは交流電源、５ＣＲ１，５ＣＲ２は逆並列接続サイリ
スク、Ｌは誘導性負荷で、主サイリスタ５ＣＲ１，５Ｃ
Ｒ２の導通角を制御して誘導性負荷りへの電力を制（財
）する。
点線で囲まれた部分が上記主サイリスタ５ＣＲＩ 。
５ＣＲ２の導通角を制（財）するための広幅パルス増幅
装置で、Ｔｒは電源変圧器、５ＣＲｓは補助サイリスタ
（スイッチング素子）、Ｔｐは１個の鉄心からなる広幅
パルス変圧器で、Ｐｌ、Ｐ２゜ＰＳは一次巻線端子、８
１．Ｓ２．Ｓ３．Ｓ４は二次巻線端子、Ｄ１〜Ｄ４はダ
イオード、Ｒ１−Ｒ４は抵抗、ＰＳは狭幅パルス移相側
■装置である。
装置で、Ｔｒは電源変圧器、５ＣＲｓは補助サイリスタ
（スイッチング素子）、Ｔｐは１個の鉄心からなる広幅
パルス変圧器で、Ｐｌ、Ｐ２゜ＰＳは一次巻線端子、８
１．Ｓ２．Ｓ３．Ｓ４は二次巻線端子、Ｄ１〜Ｄ４はダ
イオード、Ｒ１−Ｒ４は抵抗、ＰＳは狭幅パルス移相側
■装置である。
第２図は第１図の広幅パルス増幅装置の各部の電圧波形
図である。
図である。
Ｅａは電源電圧、ｅｇは狭幅パルス移相制御装置の出力
、Ｅｓは補助サイリスタ５ＣＲｓの端子電圧、Ｅｐ１２
は広幅パルス変圧器Ｔｐの一次巻線Ｐ１〜Ｐ２の端子電
圧、Ｅｇｌ、Ｅｓ２はそれぞれ主サイリスタ５ＣＲ１，
５ＣＲ２のゲート電圧である。
、Ｅｓは補助サイリスタ５ＣＲｓの端子電圧、Ｅｐ１２
は広幅パルス変圧器Ｔｐの一次巻線Ｐ１〜Ｐ２の端子電
圧、Ｅｇｌ、Ｅｓ２はそれぞれ主サイリスタ５ＣＲ１，
５ＣＲ２のゲート電圧である。
第１図において狭幅パルス移相側（財）装置ＰＳの出力
で補助サイリスタ５ＣＲｓの電源に同期して半サイクル
ごとに点弧すると、電源電圧Ｅａが正のときは広幅パル
ス変圧器Ｔｐの一次巻線Ｐ１〜Ｐ２にはダイオードＤ１
を介して正の電圧が印加され、電源電圧Ｅａが負のとき
は広幅パルス変圧５Ｔｐの一次巻線Ｐ３〜Ｐ２にはダイ
オードＤ２を介して負の電圧が印加される。
で補助サイリスタ５ＣＲｓの電源に同期して半サイクル
ごとに点弧すると、電源電圧Ｅａが正のときは広幅パル
ス変圧器Ｔｐの一次巻線Ｐ１〜Ｐ２にはダイオードＤ１
を介して正の電圧が印加され、電源電圧Ｅａが負のとき
は広幅パルス変圧５Ｔｐの一次巻線Ｐ３〜Ｐ２にはダイ
オードＤ２を介して負の電圧が印加される。
そして、広幅パルス変圧器Ｔｐの出力電圧をダイオード
Ｄ３゜Ｄ４を介して主サイリスタ５ＣＲＩ 、５ＣＲ２
のゲートに印加する。
Ｄ３゜Ｄ４を介して主サイリスタ５ＣＲＩ 、５ＣＲ２
のゲートに印加する。
このとき、広幅パルス変圧器Ｔｐが所要の電圧一時間積
分になるように設計すると、第２図に示すように、時間
幅Ｔの広幅のゲートパルスが得られる。
分になるように設計すると、第２図に示すように、時間
幅Ｔの広幅のゲートパルスが得られる。
このパルス増幅装置は、極めて簡単な構成で、所望の広
幅パルスが得られる点で、従来の装置に比べて非常に有
利である。
幅パルスが得られる点で、従来の装置に比べて非常に有
利である。
しかし、１個の鉄心からなる広幅パルス変圧器Ｔｐの一
次巻線に正負の電圧を印加するため、磁束のリセットの
過程でゲートパルスＥｇ１．Ｅｇ２にそれぞれ第２図に
示すＥｇｅｌ、Ｅｇｅ２の誤パルスを発生することが判
明した。
次巻線に正負の電圧を印加するため、磁束のリセットの
過程でゲートパルスＥｇ１．Ｅｇ２にそれぞれ第２図に
示すＥｇｅｌ、Ｅｇｅ２の誤パルスを発生することが判
明した。
これは、広幅パルス変圧器Ｔｐの鉄心のＢ−Ｈ特性に起
因するもので、例えば、鉄心の角形比が第３図に示すよ
うに１の場合は、電源電圧が正から負あるいは負から正
に変化する過程で、電源電圧が零になり、起磁力Ｈが零
になっても、磁束Φの変化がない（Φ＝ΦＳ）ので広幅
パルス変圧器Ｔｐの巻線に誘起する電圧は零となり誤パ
ルスは発生しない。
因するもので、例えば、鉄心の角形比が第３図に示すよ
うに１の場合は、電源電圧が正から負あるいは負から正
に変化する過程で、電源電圧が零になり、起磁力Ｈが零
になっても、磁束Φの変化がない（Φ＝ΦＳ）ので広幅
パルス変圧器Ｔｐの巻線に誘起する電圧は零となり誤パ
ルスは発生しない。
しかし、所望の広幅パルスを得るためには、起磁力Ｈの
増加に対して簡単に飽和しない変圧器を用いる必要から
第４図に示すように角形比が１以下の鉄心を使用する。
増加に対して簡単に飽和しない変圧器を用いる必要から
第４図に示すように角形比が１以下の鉄心を使用する。
この場合、電源電圧が零になり起磁力Ｈが零になると、
飽和磁束ΦＳから残留磁束Φｍまで磁束が変化して電圧
を誘起し、誤パルスＥｇｅ１．Ｅｇｅ２を発生するので
ある。
飽和磁束ΦＳから残留磁束Φｍまで磁束が変化して電圧
を誘起し、誤パルスＥｇｅ１．Ｅｇｅ２を発生するので
ある。
この誤パルスが主サイリスタの誤動作苓まねく場合があ
る。
る。
この発明の目的は、上記の欠点をなくし、負荷が誘導性
負荷である電力制御装置に用いても誤動作することのな
いゲート制（財）用パルス増幅装置を提供するにある。
負荷である電力制御装置に用いても誤動作することのな
いゲート制（財）用パルス増幅装置を提供するにある。
こい発明の特徴は、上記のごときゲート制御用のパルス
増幅器において変圧器の予定値以下の二次出力電圧を除
去するクリッパ回路を接続したことであり、具体的には
、広幅パルス変圧器の一次又は二次巻線と並列に抵抗体
を接続するか、あるいは二次巻線と制御対象の制御極と
の間に直列に定電圧素子を接続する。
増幅器において変圧器の予定値以下の二次出力電圧を除
去するクリッパ回路を接続したことであり、具体的には
、広幅パルス変圧器の一次又は二次巻線と並列に抵抗体
を接続するか、あるいは二次巻線と制御対象の制御極と
の間に直列に定電圧素子を接続する。
以下この発明を図面に示した一実施例により説明する。
第５図は、この発明の一実施例を示す回路接続図であっ
て、Ｒ５は誤パルスを除去するための広幅パルス変圧器
Ｔｐの一次巻線Ｐｉ、Ｐ２゜Ｐ３と並列に接続された抵
抗、ＣＩ、Ｒ６およびＣ２，Ｒ７はコンデンサと抵抗の
直列回路で、それぞれ電源変圧器Ｔｒの二次巻線に並列
に接続される。
て、Ｒ５は誤パルスを除去するための広幅パルス変圧器
Ｔｐの一次巻線Ｐｉ、Ｐ２゜Ｐ３と並列に接続された抵
抗、ＣＩ、Ｒ６およびＣ２，Ｒ７はコンデンサと抵抗の
直列回路で、それぞれ電源変圧器Ｔｒの二次巻線に並列
に接続される。
他は第１図と同一であるので、同一符号を付けて説明を
省略する。
省略する。
第６図は第５図の各部の電圧波形図で、Ｅａは電源電圧
、ｅｇは補助サイリスタ５ＣＲｓの狭幅ゲートパルス、
Ｅｓは補助サイリスタ５ＣＲｓの端子電圧、Ｅｐ１２は
広幅パルス変圧器の一次巻線Ｐ１〜Ｐ２の端子電圧、Ｅ
ｇｌ、Ｅｓ２は広幅パルス（端子０１〜に１，０２〜に
２間の電圧）電圧である。
、ｅｇは補助サイリスタ５ＣＲｓの狭幅ゲートパルス、
Ｅｓは補助サイリスタ５ＣＲｓの端子電圧、Ｅｐ１２は
広幅パルス変圧器の一次巻線Ｐ１〜Ｐ２の端子電圧、Ｅ
ｇｌ、Ｅｓ２は広幅パルス（端子０１〜に１，０２〜に
２間の電圧）電圧である。
第５図において、電源電圧Ｅａが正のときはコンデンサ
Ｃ１に電流を充電しておいて、補助サイリスタ５ＣＲｓ
を点弧すると、コンデンサＣ１の電荷がＣ１−Ｒ１−Ｄ
１−Ｐ １−Ｐ ２−８ＣＲ５Ｒ６−ＣｌおよびＣＩ
−Ｆｔｌ−ＤＩ−ＰＩＲ５−Ｐ３−Ｐ２−８ＣＲｓ−
Ｒ６−ＣＩの経路で急放電し、電源電圧が負のときはコ
ンデンサＣ２に電流を充電しておいて、補助サイリスタ
５ＣＲｓを点弧するとコンデンサＣ２の電荷がＣ２−Ｒ
２−Ｄ２−Ｐ ３−Ｐ２−８ＣＲ５−Ｒ７Ｃ２およびＣ
２−Ｒ２−Ｄ２−Ｐ３−Ｒ５Ｐ１−Ｐ２−８ＣＲｓ−Ｒ
７−Ｃ２の経路で急放電し、−次巻線Ｐ１〜Ｐ２の電圧
Ｅｐ１２は第６図のように補助サイリスタ５ＣＲｓの点
弧時に大きな広幅パルス状の電圧が発生し、所要のパル
ス幅で広幅パルス変圧器が飽和して電圧Ｅｐ１２は零と
なる。
Ｃ１に電流を充電しておいて、補助サイリスタ５ＣＲｓ
を点弧すると、コンデンサＣ１の電荷がＣ１−Ｒ１−Ｄ
１−Ｐ １−Ｐ ２−８ＣＲ５Ｒ６−ＣｌおよびＣＩ
−Ｆｔｌ−ＤＩ−ＰＩＲ５−Ｐ３−Ｐ２−８ＣＲｓ−
Ｒ６−ＣＩの経路で急放電し、電源電圧が負のときはコ
ンデンサＣ２に電流を充電しておいて、補助サイリスタ
５ＣＲｓを点弧するとコンデンサＣ２の電荷がＣ２−Ｒ
２−Ｄ２−Ｐ ３−Ｐ２−８ＣＲ５−Ｒ７Ｃ２およびＣ
２−Ｒ２−Ｄ２−Ｐ３−Ｒ５Ｐ１−Ｐ２−８ＣＲｓ−Ｒ
７−Ｃ２の経路で急放電し、−次巻線Ｐ１〜Ｐ２の電圧
Ｅｐ１２は第６図のように補助サイリスタ５ＣＲｓの点
弧時に大きな広幅パルス状の電圧が発生し、所要のパル
ス幅で広幅パルス変圧器が飽和して電圧Ｅｐ１２は零と
なる。
電源電圧が正から負に、あるいは負から正に変化すると
きに発生する誤パルスは抵抗Ｒ５に分圧されるためほぼ
零になる。
きに発生する誤パルスは抵抗Ｒ５に分圧されるためほぼ
零になる。
ここで、コンデンサＣＬＣ２および抵抗Ｒ６Ｒ７が無く
、誤パルス除去用抵抗Ｒ５のみを接続した場合、誤パル
スが除去できるが、同時に出力電圧Ｅｇｌ、Ｅｇ２も小
さくなり、主サイリスタを点弧できるための所要の電圧
に達するまでの時間がおそくなる。
、誤パルス除去用抵抗Ｒ５のみを接続した場合、誤パル
スが除去できるが、同時に出力電圧Ｅｇｌ、Ｅｇ２も小
さくなり、主サイリスタを点弧できるための所要の電圧
に達するまでの時間がおそくなる。
このため、第５図に示すように電源変圧器の二次巻線と
並列にコンデンサＣ１と抵抗Ｒ６の直列回路およびコン
デンサＣ２と抵抗Ｒ７の直列回路を接続して、補助サイ
リスタ５ＣＲｓの点弧時にコンデンサＣ１，Ｃ２の電圧
を急放電してパルスの立上り時に大きな狭幅パルスを発
生して、出力電圧Ｅｇ１．Ｅｇ２の立上りを非常にはや
くしている。
並列にコンデンサＣ１と抵抗Ｒ６の直列回路およびコン
デンサＣ２と抵抗Ｒ７の直列回路を接続して、補助サイ
リスタ５ＣＲｓの点弧時にコンデンサＣ１，Ｃ２の電圧
を急放電してパルスの立上り時に大きな狭幅パルスを発
生して、出力電圧Ｅｇ１．Ｅｇ２の立上りを非常にはや
くしている。
以上のようにこの実症例によれば、従来発生していて問
題となっていた誤パルスを除去できる。
題となっていた誤パルスを除去できる。
また出力パルスの立上りも非常にはやくすることもでき
るので、高性能、高信頼性の経済的なゲート制（財）用
のパルス増幅装置が得られる。
るので、高性能、高信頼性の経済的なゲート制（財）用
のパルス増幅装置が得られる。
第７図ないし第９図はそれぞれ他の実施例を示す。
第７図は誤パルスを除去するための抵抗Ｒ７Ｒ８を広幅
パルス変圧器Ｔｐの二次巻線Ｓ１〜ｓ２ 、ｓ３〜Ｓ４
と並列に接続している。
パルス変圧器Ｔｐの二次巻線Ｓ１〜ｓ２ 、ｓ３〜Ｓ４
と並列に接続している。
第８図は広幅パルス変圧器Ｔｐの二次側にツェナーダイ
オードＺＤ１ 、Ｚｎ２を接続してこれに誤パルスを分
圧させた場合である。
オードＺＤ１ 、Ｚｎ２を接続してこれに誤パルスを分
圧させた場合である。
なお、第５図の実症例では補助サイリスタ５ＣＲｓに流
れる電流が５ＣＲｓのターンオフタイム以内に零になる
ことが必要であるので、電流がターンオフタイム以内に
零にならないような回路の場合は、第９図のように２個
の補助サイリスタ５ＣＲｓ １．５ＣＲｓ ２を用い、
これら補助サイリスタに逆電圧を印加して消弧させれば
よい。
れる電流が５ＣＲｓのターンオフタイム以内に零になる
ことが必要であるので、電流がターンオフタイム以内に
零にならないような回路の場合は、第９図のように２個
の補助サイリスタ５ＣＲｓ １．５ＣＲｓ ２を用い、
これら補助サイリスタに逆電圧を印加して消弧させれば
よい。
この場合、誤パルスを除去するための抵抗Ｒ５゜Ｒ６は
広幅パルス変圧器Ｔｐの一次巻線Ｐ１〜Ｐ２．ｐ３〜Ｐ
４に並列に接続する。
広幅パルス変圧器Ｔｐの一次巻線Ｐ１〜Ｐ２．ｐ３〜Ｐ
４に並列に接続する。
第１図は電力制御装置と先に提案したパルス増幅装置の
回路接続図、第２図は第１図のパルス増幅装置の各部の
電圧波形図、第３図は角形比が１の鉄心のＢ−Ｈ特性図
、第４図は角形比が１以下の鉄心のＢ−Ｈ特性図、第５
図はこの発明の一実施例を示す回路接続図、第６図は第
５図の各部の電圧波形図、第７図ないし第９図はそれぞ
れこの発明の他の実施例を示す回路接続図である。 Ｅａ・・・・・・交流電源、５ｃＲＬ２・・・・・・主
サイリスタ、Ｔｒ・・・・・・電源変圧器、Ｔｐ・・・
・・・広幅パルス変圧器、５ＣＲｓ・・・・・・補助サ
イリスタ（スイッチング素子）、Ｄ１〜Ｄ４・・・・・
・ダイオード、Ｒ１−Ｒ８・・・・・・抵抗、ＣＩ 、
Ｃ２・・・・・・コンデンサ、ＰＳ・・・・・・多相側
（財）装置、ＺＤｌ 、Ｚｎ２・・・・・・ツェナーダ
イオード（定電圧素子）。
回路接続図、第２図は第１図のパルス増幅装置の各部の
電圧波形図、第３図は角形比が１の鉄心のＢ−Ｈ特性図
、第４図は角形比が１以下の鉄心のＢ−Ｈ特性図、第５
図はこの発明の一実施例を示す回路接続図、第６図は第
５図の各部の電圧波形図、第７図ないし第９図はそれぞ
れこの発明の他の実施例を示す回路接続図である。 Ｅａ・・・・・・交流電源、５ｃＲＬ２・・・・・・主
サイリスタ、Ｔｒ・・・・・・電源変圧器、Ｔｐ・・・
・・・広幅パルス変圧器、５ＣＲｓ・・・・・・補助サ
イリスタ（スイッチング素子）、Ｄ１〜Ｄ４・・・・・
・ダイオード、Ｒ１−Ｒ８・・・・・・抵抗、ＣＩ 、
Ｃ２・・・・・・コンデンサ、ＰＳ・・・・・・多相側
（財）装置、ＺＤｌ 、Ｚｎ２・・・・・・ツェナーダ
イオード（定電圧素子）。
Claims (1)
- 【特許請求の範囲】 １ 正および負に変化する二次電圧を出力する電源変圧
器と、その正の二次電圧および負の二次電圧を位相側（
財）するスイッチング素子と、当該位相制御された正の
電圧を入力する第１の巻線と負の電圧を入力する第２の
巻線から成る一次巻線、および上記圧の電圧で誘起され
る電圧をゲート信号用に出力する第１の巻線と上記負の
電圧で誘起される電圧をゲート信号用に出力する第２の
巻線から成る二次巻線を有する変圧器とを備え、上記第
１および第２の一次巻線又は上記第１および第２の二次
巻線と並列に抵抗体を接続したことを特徴とするゲート
制（財）用パルス増幅装置。 ２ 正および負に変化する二次電圧を出力する電源変圧
器と、その正の二次電圧および負の二次電圧を位相制御
するスイッチング素子と、当該位相制御された正の電圧
を入力する第１の巻線と負の電圧を入力する第２の巻線
から成る一次巻線、および上記圧の電圧で誘起される電
圧をゲート制（財）用に出力する第１の巻線と上記負の
電圧で誘起される電圧をゲート信号用に出力する第２の
巻線から成る二次巻線を有する変圧器とを備え、上記第
１および第２の二次巻線と直列であって、当該発生電圧
と逆方向に定電圧素子を接続したことを特徴とするゲー
ト制（財）用パルス増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9501274A JPS5833789B2 (ja) | 1974-08-21 | 1974-08-21 | ゲ−ト制御用パルス増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9501274A JPS5833789B2 (ja) | 1974-08-21 | 1974-08-21 | ゲ−ト制御用パルス増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5127050A JPS5127050A (ja) | 1976-03-06 |
| JPS5833789B2 true JPS5833789B2 (ja) | 1983-07-22 |
Family
ID=14126043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9501274A Expired JPS5833789B2 (ja) | 1974-08-21 | 1974-08-21 | ゲ−ト制御用パルス増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833789B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11478698B2 (en) | 2016-05-12 | 2022-10-25 | Gree, Inc. | Program, information processing device, and control method |
| US11691074B2 (en) | 2016-09-13 | 2023-07-04 | Gree, Inc. | Program, server apparatus, and game system |
-
1974
- 1974-08-21 JP JP9501274A patent/JPS5833789B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11478698B2 (en) | 2016-05-12 | 2022-10-25 | Gree, Inc. | Program, information processing device, and control method |
| US11691074B2 (en) | 2016-09-13 | 2023-07-04 | Gree, Inc. | Program, server apparatus, and game system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5127050A (ja) | 1976-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2826731A (en) | Transistor converter | |
| KR900015423A (ko) | 스위치 모드 전환회로 | |
| US3541428A (en) | Unsaturating saturable core transformer | |
| US2912634A (en) | Electrical control circuits | |
| US3390320A (en) | Transistor inverter for synchronized operation with a like paralleled inverter | |
| US3204172A (en) | Semiconductor controlled rectifier circuits | |
| US4161773A (en) | Push-pull inverter including starter circuit | |
| JPS62503142A (ja) | 比例型ベ−ス駆動回路 | |
| JPS5833789B2 (ja) | ゲ−ト制御用パルス増幅装置 | |
| US3383624A (en) | Autotransformer power supply | |
| US3676766A (en) | Multiphase alternating current regulation system for transformer-coupled loads | |
| US3281644A (en) | Inverter circuitry using controlled rectifiers | |
| US3189796A (en) | Apparatus for suppressing transients during switching | |
| US3708739A (en) | Regulated electrical inverter system | |
| US3768038A (en) | Selectable pulse width modulator | |
| US3348128A (en) | Phase controlled alternating current power circuits using bidirectional conducting devices | |
| US3349311A (en) | Control circuit for unsymmetrical power converter | |
| US3359484A (en) | Power supply apparatus | |
| US3299279A (en) | Turn-off circuitry for silicon controlled rectifier and other thyratron-like devices | |
| GB891187A (en) | Frequency changer | |
| US3562626A (en) | Circuit arrangement for automatically controlling the voltage of an electrical filter | |
| SU609194A1 (ru) | Стабилизированное устройство дл зар да емкостного накопител | |
| GB676347A (en) | Improvements in and relating to electromagnetic scanning systems | |
| JPH0429081B2 (ja) | ||
| US2886658A (en) | Inductively reset carrier magnetic amplifier |