JPS5833580B2 - Diagnostic method - Google Patents
Diagnostic methodInfo
- Publication number
- JPS5833580B2 JPS5833580B2 JP52066515A JP6651577A JPS5833580B2 JP S5833580 B2 JPS5833580 B2 JP S5833580B2 JP 52066515 A JP52066515 A JP 52066515A JP 6651577 A JP6651577 A JP 6651577A JP S5833580 B2 JPS5833580 B2 JP S5833580B2
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- diagnosed
- instruction
- processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、複数台の処理装置が非同期動作を行う処理装
置系の診断方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a diagnostic method for a processing device system in which a plurality of processing devices perform asynchronous operations.
複数台の中央処理装置を備えたシステムでは、システム
に付属する集中試験装置からのキー操作により、シンク
ロナス・モード(システムの二重化同期動作)、セパレ
ート・モード(それぞれが別システムとして独立に動作
)、あるいはマルチプロセッサ・モード(同一のメモリ
をそれぞれが任意にアクセスし、単一システムとして動
作)のいずれかに指定することができる。In systems equipped with multiple central processing units, key operations from the central testing equipment attached to the system can switch between synchronous mode (system redundant synchronous operation) and separate mode (each operating independently as a separate system). , or multiprocessor mode (each can access the same memory arbitrarily and operate as a single system).
二重化同期動作中の2台の中央処理装置の動作に不一致
があった場合、あるいは他のモードで障害が発生した場
合、実行中の仕事を中断して、診断を行い、罹障装置を
切離して代替装置に接続を切替える。If there is a discrepancy in the operation of two central processing units during redundant synchronous operation, or if a failure occurs in another mode, the work being executed is interrupted, a diagnosis is made, and the affected unit is disconnected. Switch the connection to an alternate device.
従来、処理装置を診断するためには、第1図に示すよう
に、罹障装置を含む2台の中央処理装置CCO,CC1
が共通のメイン・メモリMMから診断プログラムを読出
し、同時にこれを実行して、結果を一致回路Mで照合す
ることにより行っている。Conventionally, in order to diagnose a processing device, as shown in FIG.
This is done by reading a diagnostic program from a common main memory MM, executing it simultaneously, and comparing the results with a matching circuit M.
すなわち、2台の中央処理装置CCO,CC1は1台の
メイン・メモリMMを共用するとともに、両装置CCO
,CC1のプログラム処理結果を比較するために一致回
路Mを備え、かつ両装置CCO、CC1は完全な同期運
転を行う。That is, two central processing units CCO and CC1 share one main memory MM, and both central processing units CCO and CC1 share one main memory MM.
, CC1 is provided, and both devices CCO and CC1 operate in complete synchronization.
この場合、処理装置CCOを診断系、処理装置CC1を
被診断系とする。In this case, the processing device CCO is assumed to be a diagnostic system, and the processing device CC1 is assumed to be a diagnosed system.
−数回路Mにおける照合結果が等しければ正常、等しく
なければ異常の判定を行う。- If the comparison results in the several circuits M are equal, it is determined that it is normal; if not, it is determined that it is abnormal.
一致しなかった命令を実行した時点で、被診断装置CC
1は障害部分を使用したことになる。At the time of executing the instruction that did not match, the device under diagnosis
1 means that the faulty part was used.
第1図の診断方式は、簡単な方法で診断を行うことがで
きるが、メモIJMMを共用して同期運転を行うには、
タイミングの一致をとるための複雑な回路が必要であり
、また照合するための一致回路Mが特別に必要となる。The diagnosis method shown in Fig. 1 can perform diagnosis in a simple manner, but in order to perform synchronous operation by sharing the memo IJMM,
A complicated circuit is required to match the timing, and a matching circuit M is specially required for matching.
本発明の目的は、上記のような従来の診断方式における
欠点をなくし、簡単な構成により、処理装置の診断を精
度よ〈実施することにある。SUMMARY OF THE INVENTION An object of the present invention is to eliminate the drawbacks of the conventional diagnostic methods as described above, and to diagnose a processing device with high accuracy using a simple configuration.
以下、本発明の実施例を、図面により説明する。Embodiments of the present invention will be described below with reference to the drawings.
第2図は、本方式におけるブロック構成国である。Figure 2 shows the countries that make up the block in this system.
中央処理装置CCO,CC1には、それぞれ専用のメイ
ン・メモIJMMがくくりつけに接続され、他系のメイ
ン・メモIJMMを使用することができないようになっ
ている。A dedicated main memo IJMM is connected to each of the central processing units CCO and CC1, so that main memos IJMM of other systems cannot be used.
中央処理装置CCOとCC1間の制御には、3つの機能
、すなわち他系のスタート、ストップおよびレジスタの
読込みの各機能がある。Control between the central processing units CCO and CC1 includes three functions: start and stop of other systems, and register reading functions.
画処理装置CCO,CC1には、それぞれ外部メモリを
含む周辺装置l10−0 、l10−1が接続されるが
、−数回路およびそれに相当する回路は何ら接続されな
い。Peripheral devices l10-0 and l10-1 including external memories are connected to the image processing devices CCO and CC1, respectively, but the -number circuit and its equivalent circuit are not connected at all.
しかし、両系のメモリ・リフレッシュ回路は、専用に設
けられるので、リフレッシュのタイミングは第3図に示
すように、ずれが生ずる。However, since the memory refresh circuits for both systems are provided exclusively, the refresh timings are deviated as shown in FIG.
すなわち、ダイナミック型ICメモリを使用する場合に
は、リフレッシュ動作が必要であり、各メモリMMO,
MM1に対して各処理装置CCO、CC1よりリフレッ
シュ・クロックが送出されてくると、メモリ・リフレッ
シュ動作期間にメモリ・アクセスは待合せとなるため、
同一プログラムを同時にスタートさせた場合にも両系に
命令の実行タイミングのずれが生ずる。That is, when using a dynamic IC memory, a refresh operation is required, and each memory MMO,
When a refresh clock is sent to MM1 from each processing unit CCO and CC1, memory access is delayed during the memory refresh operation period.
Even if the same program is started at the same time, a difference in instruction execution timing will occur in both systems.
また、スタートSTAとストップSTPが第3図のよう
になる場合には、プログラム実行期間Tではリフレッシ
ュの回数に差が生じMMlに対するアクセスの待合せも
1回多くなり、CC1ではその分だけプログラムの進行
が遅れる。In addition, when the start STA and stop STP are as shown in Fig. 3, there is a difference in the number of refreshes during the program execution period T, and the number of waiting times for access to MMl increases by one, and in CC1 the program progresses accordingly. is delayed.
その他、メイン・メモリの専用化および処理のスタート
・ストップのタイミング等の問題があり、第2図に示す
構成の装置により診断を行うことは非常に困難である。In addition, there are other problems such as the dedicated use of the main memory and the timing of start and stop of processing, making it extremely difficult to perform diagnosis using the apparatus having the configuration shown in FIG.
そこで、本発明においては、同一プログラムを両系で並
行して実行する際、被診断系の命令処理結果を参照する
時診断系のプログラムを被診断系を停止させる命令と置
換えて実行させ、被診断系停止後に被診断系の実行番地
を参照することにより、実行命令がずれているか否かを
判別する。Therefore, in the present invention, when the same program is executed in parallel on both systems, when referring to the instruction processing result of the system to be diagnosed, the program in the diagnostic system is replaced with an instruction to stop the system to be diagnosed, and then executed. After the diagnostic system is stopped, by referring to the execution address of the system to be diagnosed, it is determined whether or not the execution command is out of alignment.
本発明による診断方式のプログラム進行図を第4図に、
またリフレッシュ回数が一致している場合と差がある場
合の実施例を第5図a、bに、またストップ時における
結果および番地の照合回路のブロック図を第6図a、b
に示す。A program progress diagram of the diagnostic method according to the present invention is shown in FIG.
Further, examples in which the number of refreshes is the same and the number of refreshes are different are shown in FIGS. 5a and 5b, and a block diagram of the result and address matching circuit at the time of stop is shown in FIGS. 6a and 6b.
Shown below.
先ず、診断系と被診断系のメイン・メモリMMO,MM
1に同一の診断プログラムを格納し、診断系処理装置C
COからの指/+STAにより診断系および被診断系を
同時にスタートさせる。First, the main memories MMO and MM of the diagnosis system and the system to be diagnosed
1 stores the same diagnostic program, and the diagnostic system processing unit C
The diagnosis system and the system to be diagnosed are started simultaneously by the finger/+STA from the CO.
これにより、両系は、第4図の命令番地にしたがって同
一の命令を実行していく。As a result, both systems execute the same instruction according to the instruction address shown in FIG.
この場合、最後の命令まで処理してしまっては、途中の
処理の結果を参照することができない。In this case, once the last instruction has been processed, the results of intermediate processing cannot be referenced.
そこで、被診断系に於て、被診断プログラムの実行結果
を参照したい命令があれば、その実行結果の正解データ
をあらかじめ診断系のメイン・メモリに保存しておき、
診断系命令ではその実行結果を参照したい命令を被診断
系をストップさせる命4>STPとあらかじめ置換えて
おく。Therefore, if there is an instruction in the diagnostic system that you want to refer to the execution result of the diagnostic program, the correct data of the execution result is saved in the main memory of the diagnostic system in advance.
In the diagnostic system command, the command whose execution result is to be referred to is replaced in advance with the command 4>STP that stops the system to be diagnosed.
第4図では、診断系の6番地の命’eFがストップ命4
>STPと置換えられているので、命令が同時に進行し
て6番地に達すると、被診断系では命+Fが実行される
一方、診断系ではストップ命令STPが実行される。In Figure 4, the life 'eF at address 6 in the diagnostic system is the stop life 4.
>STP, so when the instructions progress simultaneously and reach address 6, the system to be diagnosed executes the instruction +F, while the diagnostic system executes the stop instruction STP.
そして、被診断系の命◆Fの処理が終った時点で、被診
断系はストップする。Then, when the process of life ◆F of the system to be diagnosed is completed, the system to be diagnosed stops.
次に、診断系の処理装置CCOはあらかじめ用意しであ
る命+Fの正解データをレジスタROにセットする。Next, the diagnostic processing unit CCO sets the correct answer data of life +F prepared in advance in the register RO.
次に診断系の処理装置CCOは被診断系処理装置CC1
のレジスタROの内容を読込む指令を出す。Next, the diagnostic processing unit CCO is the diagnostic processing unit CC1.
Issues a command to read the contents of register RO.
第6図aに示すように、診断系の処理装置CCOは、ス
トップ命◆STPを実行して、被診断系をストップした
後、命+Fの実行結果が格納されている処理装置CC1
のレジスタR’0を読込み、命7+Fの正解データが格
納されている処理装置CCD内のレジスタROの内容と
ともに演算回路ADDにて、ピットごとにエックス・ク
ルーシブ・オアをとり、その結果、全ビット零のとき正
常、1ビツトでも1があればその命+Fで障害回路を使
用したことを判別する。As shown in FIG. 6a, the processing unit CCO of the diagnostic system executes the stop command ◆STP and stops the system to be diagnosed, and then the processing unit CC1 in which the execution result of the command +F is stored.
The register R'0 of is read, and the arithmetic circuit ADD performs an exclusive OR for each pit along with the contents of the register RO in the processing device CCD, which stores the correct data of life 7+F, and as a result, all bits are When it is zero, it is normal, and if even one bit is 1, it is determined that a faulty circuit is used.
このように、被診断系のレジスタR’0を読取り、正解
データと照合すれば、処理の正常、異常を判定できる。In this way, by reading the register R'0 of the system to be diagnosed and comparing it with the correct data, it is possible to determine whether the processing is normal or abnormal.
なお、主診断プログラムをストップした後に行う上記照
合用の副診断プログラムは、専用のメモIJMMOに常
駐しておくか、あるいは診断時に、l10−0または■
10−1の磁気テープ装置等から読込んでおく。Note that the sub-diagnosis program for verification performed after stopping the main diagnosis program must be resident in the dedicated memory IJMMO, or at the time of diagnosis, in l10-0 or ■
10-1 from a magnetic tape device or the like.
副診断プログラムによって、命◆Fの結果を参照した後
は、また元のプログラムFを診断系の6番地に格納して
、終了する。After referring to the result of command ◆F by the sub-diagnosis program, the original program F is stored again at address 6 in the diagnosis system, and the process ends.
また、メモリ・リフレッシュ動作期間には、前述のよう
に診断プログラムの処理が中止されるが、この場合は両
系で専用のメイン・メモIJMMを使用し、リフレッシ
ュを別個に行うため、リフレッシュ・タイミングにずれ
が生ずる。Also, during the memory refresh operation period, the processing of the diagnostic program is stopped as described above, but in this case, both systems use dedicated main memory IJMM and refresh is performed separately, so the refresh timing is A misalignment occurs.
第5図aのように、ストップ命+STPによりストップ
させたい命4>Fをストップさせることができればよい
が、CCOのリフレッシュの回数が多い場合には、第5
図すに示すように、ストップ命4>STPによりストッ
プさせたい命◆Fの次の命◆Gをストップさせてしまう
。As shown in FIG.
As shown in the figure, when stop order 4>STP, the next order ◆G of the order ◆F that is desired to be stopped is stopped.
そこで、ストップした時点で、処理結果を照合する前に
、被診断系の命令実行番地を診断系が参照することによ
り、当該命令であるか否かを判別する。Therefore, at the time of stopping, before checking the processing results, the diagnostic system refers to the instruction execution address of the system to be diagnosed to determine whether or not it is the relevant instruction.
すなわち、第6図すに示すように、ストップ命令STP
を実行した後、次に実行するプログラム命令のアドレス
を指定する被診断系処理装置CC1のロケーション・レ
ジスタL在わ内容を診断系処理装置CCOに読込み、診
断系のロケーション・レジスタLRの内容とともに演算
回路ADDにて、ビットごとにエックス・クルーシブ・
オアをとる。That is, as shown in FIG.
After executing , the contents of the location register L of the diagnostic processing unit CC1, which specifies the address of the program instruction to be executed next, are read into the diagnostic processing unit CCO, and the contents of the location register LR of the diagnostic system are calculated together with the contents of the diagnostic processing unit CC1. In circuit ADD, X exclusive for each bit
Take ora.
例えば、両方のアドレス内容が1101であれば、演算
結果はオール零となるので、当該プログラムであること
がわかる。For example, if the contents of both addresses are 1101, the calculation result will be all zeros, which indicates that the program is the one in question.
演算結果に1ビツトでも1があれば、当該プログラムで
ないので、最初に戻って被診断系をスタートさせる命令
STAよりやり直す。If even one bit is 1 in the calculation result, it is not the relevant program, and the process returns to the beginning and starts over with the instruction STA to start the system to be diagnosed.
このように、本発明によれば、診断プログラムの途中で
結果照合のために命令をストップさせた際、該当番地で
あるか否かを調べるので、診断系と被診断系とでリフレ
ッシュ回数に差がある場合でも、差がなくなるまで診断
プログラムをSTAより繰返して実行すれば、何ら問題
はない。As described above, according to the present invention, when an instruction is stopped in the middle of a diagnostic program to check the results, it is checked whether the address is the corresponding address or not, so there is no difference in the number of refreshes between the diagnostic system and the system to be diagnosed. Even if there is a difference, there will be no problem if the diagnostic program is repeatedly executed from STA until the difference disappears.
これは、ST人命令がメモリ・リフレッシュ間のどの時
点で実行されるかにより、リフレッシュ回数の差が出て
くるためである。This is because the number of refreshes differs depending on at what point during memory refresh the ST instruction is executed.
また、処理結果の照合および該当番地の参照は、汎用の
演算回路により行うので、照合のための一致回路やその
他の特別な回路は全く不要であり、かつタイミングの一
致をとるための複雑な回路も不要となって、簡単な構成
により高精度で処理装置の診断を行うことができる。In addition, since the processing results are verified and the corresponding address is referenced using a general-purpose arithmetic circuit, there is no need for a matching circuit or other special circuit for verification, and there is no need for a complicated circuit to match the timing. This eliminates the need for processing equipment, making it possible to diagnose the processing device with high precision using a simple configuration.
第1図は従来の診断方式のブロック図、第2図は本発明
による診断方式のブロック構成図、第3図はメモリ・リ
フレッシュの回数の違いの説明図、第4図は本発明の一
実施例を示す診断プログラムの進行状態説明図、第5図
a、bはリフレッシュ回数が一致している場合と、差が
ある場合のタイム・チャート、第6図a、bはプログラ
ム・ストップ時における処理結果照合回路と、実行番地
照合回路のブロック図である。
MM、MMO、MMI :メイン・メモリ、Mニ一致回
路、CCO、CC1:処理装置、l1O−OIlo−1
:周辺装置、STAニスタート命令、STPニストップ
命◆、RO,R’0:結果蓄積レジスタ、LR,LR’
:ロケーション・レジスタ、ADD :演算回路、t:
リフレッシュ周期。Fig. 1 is a block diagram of a conventional diagnostic method, Fig. 2 is a block diagram of a diagnostic method according to the present invention, Fig. 3 is an explanatory diagram of the difference in the number of memory refreshes, and Fig. 4 is an implementation of the present invention. An explanatory diagram of the progress state of the diagnostic program showing an example. Figures 5a and b are time charts when the refresh counts are the same and when there is a difference. Figures 6a and b are the processing when the program is stopped. FIG. 2 is a block diagram of a result verification circuit and an execution address verification circuit. MM, MMO, MMI: Main memory, M matching circuit, CCO, CC1: Processing unit, l1O-OIlo-1
: Peripheral device, STA Nistart instruction, STP Nistop instruction ◆, RO, R'0: Result accumulation register, LR, LR'
:Location register, ADD: Arithmetic circuit, t:
Refresh period.
Claims (1)
処理装置とをくくりつけて非同期で使用する処理システ
ムで、診断系と被診断系に同一プログラムを並行して実
行させ実行結果を照合する診断方式において、被診断系
の任意の命令処理結果を参照するために、診断系の同一
命令を被診断系を停止させる命令と置換えた後、両系を
同時に進行させ、被診断系が停止後に、診断系が被診断
系の命令実行番地を参照することにより、該当命令が停
止したか否かを判別し、該当命令が停止した後、命令処
理結果を参照することを特徴とする診断方式。1 In a processing system that connects a semiconductor memory device that requires refreshing and a central processing unit and uses it asynchronously, a diagnostic method in which the same program is executed in parallel on the diagnostic system and the system to be diagnosed and the execution results are collated, In order to refer to the result of processing any command in the system to be diagnosed, replace the same command in the diagnostic system with an instruction to stop the system to be diagnosed, then run both systems at the same time, and after the system to be diagnosed stops, the diagnostic system A diagnostic method characterized in that it is determined whether or not the relevant instruction has stopped by referring to the instruction execution address of the system to be diagnosed, and after the relevant instruction has stopped, the instruction processing result is referred to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52066515A JPS5833580B2 (en) | 1977-06-06 | 1977-06-06 | Diagnostic method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52066515A JPS5833580B2 (en) | 1977-06-06 | 1977-06-06 | Diagnostic method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS541983A JPS541983A (en) | 1979-01-09 |
JPS5833580B2 true JPS5833580B2 (en) | 1983-07-20 |
Family
ID=13318057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52066515A Expired JPS5833580B2 (en) | 1977-06-06 | 1977-06-06 | Diagnostic method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5833580B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4843240A (en) * | 1971-10-04 | 1973-06-22 | ||
JPS5020823A (en) * | 1973-05-24 | 1975-03-05 | ||
JPS522245A (en) * | 1975-06-24 | 1977-01-08 | Oki Electric Ind Co Ltd | Diagnosis system |
-
1977
- 1977-06-06 JP JP52066515A patent/JPS5833580B2/en not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4843240A (en) * | 1971-10-04 | 1973-06-22 | ||
JPS5020823A (en) * | 1973-05-24 | 1975-03-05 | ||
JPS522245A (en) * | 1975-06-24 | 1977-01-08 | Oki Electric Ind Co Ltd | Diagnosis system |
Also Published As
Publication number | Publication date |
---|---|
JPS541983A (en) | 1979-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01269151A (en) | Multiplex processor system testing method | |
US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
JPS5833580B2 (en) | Diagnostic method | |
JPS6041787B2 (en) | Data processing device using multiple processors | |
JP2890426B2 (en) | Information processing device | |
JPS6153579A (en) | Tester for function of logical circuit | |
JPS63174141A (en) | Diagnosing system for test of information processor | |
JP2876606B2 (en) | Information processing device | |
JPH04260147A (en) | Diagnostic system for local memory | |
JPS6339036A (en) | Pipeline processing system | |
JPH0474254A (en) | Microprocessor diagnostic system | |
JPH04257042A (en) | Diagnostic system for memory | |
JPS6152495B2 (en) | ||
JPH01302450A (en) | Storage device trouble detecting system | |
JPS6175445A (en) | Storage control system | |
JPH038036B2 (en) | ||
JPH0628329A (en) | Input data check system for computer system | |
JPH0374421B2 (en) | ||
JPS6246023B2 (en) | ||
JPS63155347A (en) | Auxiliary circuit for diagnosis of memory | |
JPS62151950A (en) | Action history memory system | |
JPH0523254U (en) | Memory circuit | |
JPS59226955A (en) | Program debug device | |
JPH02239352A (en) | Storage device | |
JPS62279452A (en) | Memory controller |