JPS5824236A - タイマ回路 - Google Patents
タイマ回路Info
- Publication number
- JPS5824236A JPS5824236A JP12244781A JP12244781A JPS5824236A JP S5824236 A JPS5824236 A JP S5824236A JP 12244781 A JP12244781 A JP 12244781A JP 12244781 A JP12244781 A JP 12244781A JP S5824236 A JPS5824236 A JP S5824236A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timer
- switch
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はタイマ回路の改良に関し、更に詳細には、発振
回路から出力されるクロック信号を分局してタイマ信号
とするタイマ回路の改良に関する。
回路から出力されるクロック信号を分局してタイマ信号
とするタイマ回路の改良に関する。
第1図は従来の該種タイマ回路とCPUの接続状態を示
すブロック図である。
すブロック図である。
図中1は発振回路、2tj分周回路、5FicI:pu
を示し、発振回路1と分周回路2によってタイマロ路が
構成されている。
を示し、発振回路1と分周回路2によってタイマロ路が
構成されている。
発振回路1から出力されるクロック信号4tjCPU3
と分局回路2に供給されておシ、CPU5けクロック信
号4を基本クロックとして動作を行なっている。
と分局回路2に供給されておシ、CPU5けクロック信
号4を基本クロックとして動作を行なっている。
一方、分局回路2#iクロック信号4を分局してタイマ
信号5を出力しており、このタイマ信号5IfiCPU
5に割り込み入力されている。
信号5を出力しており、このタイマ信号5IfiCPU
5に割り込み入力されている。
ところで一般的に、CPU5から見た場合、クロック信
号4の許容誤差とタイマ信号5の許容誤差との間KII
i大きな差があシ、基本タロツクとしては十分な精度で
も、タイマ信号としては十分な精度が得られない場合が
ある。
号4の許容誤差とタイマ信号5の許容誤差との間KII
i大きな差があシ、基本タロツクとしては十分な精度で
も、タイマ信号としては十分な精度が得られない場合が
ある。
その為、従来は発振回路1に調整回路6(この調整回路
6td一般的に外付抵抗と外付容量とによって構成され
る)を附加し、クロック信号40周波数を調整していた
。
6td一般的に外付抵抗と外付容量とによって構成され
る)を附加し、クロック信号40周波数を調整していた
。
しかしこの方法には調整に高直な技術と熟練とが要求さ
れ、又、発振波形の乱れを引き起しやすいという欠点が
あった。
れ、又、発振波形の乱れを引き起しやすいという欠点が
あった。
もちろん発振回路1自体の精度を高めれば、上配問題は
生じないのであるが、発振回路1自体の精度を向上させ
ると(具体的KFi数十倍〜数千倍の精度が要求される
)発振回路1が極めて高価なものとなってしまう。
生じないのであるが、発振回路1自体の精度を向上させ
ると(具体的KFi数十倍〜数千倍の精度が要求される
)発振回路1が極めて高価なものとなってしまう。
本発明けこの様な現状に鑑み、又タイマ信号5の精度は
個々のノルス間@よりも一定期間に供給されるノルス数
が重要であるという点に着目してなされたものであり、
その目的は基本クロックとしては十分な精度を持つがタ
イマとしては十分な精度を持たな一発振回路を用いて、
十分に正確なタイマ信号を供給するタイマ回路を提供す
ることKある。
個々のノルス間@よりも一定期間に供給されるノルス数
が重要であるという点に着目してなされたものであり、
その目的は基本クロックとしては十分な精度を持つがタ
イマとしては十分な精度を持たな一発振回路を用いて、
十分に正確なタイマ信号を供給するタイマ回路を提供す
ることKある。
以下図面を参照し本発明の一実施例を詳細に説明する。
籐2図は本発明の一実施例を示すブロック因であり、図
中1tj発振回路、2#i分周回路、5Ficpa、4
tiクロック信号、5tjタイマ信号を示す。
中1tj発振回路、2#i分周回路、5Ficpa、4
tiクロック信号、5tjタイマ信号を示す。
発振回路1Fiクロック信号4を発生する回路であり、
このクロック信号4はCPU3に基本クロν−りとして
供給されるとともにタイマ信号5を生成する基本ともな
る。又、発振回路1の精度は基本!ロックとしては十分
であるが、タイマとしては不十分なものとする。
このクロック信号4はCPU3に基本クロν−りとして
供給されるとともにタイマ信号5を生成する基本ともな
る。又、発振回路1の精度は基本!ロックとしては十分
であるが、タイマとしては不十分なものとする。
分局回路2Fiクロツタ信号4を分周してタイマ信号5
を作成する回路である。このタイマ信号5ijcPU3
に割り込み入力されている。このタイマ信号5ijCP
U3にとってはその周波数が1000H−であることが
理想的であるが1発振回路1の精度的要因の為、現実に
は多少の遅れ進みがあるものとする。尚、ここでは、タ
イマ信号5が遅れる場合の例としてタイマ信号5の周期
が1..002m5となるケース、進む場合の例としタ
イマ信号の周期がO,、,998m 8となるケースを
想定して説明を行なう。
を作成する回路である。このタイマ信号5ijcPU3
に割り込み入力されている。このタイマ信号5ijCP
U3にとってはその周波数が1000H−であることが
理想的であるが1発振回路1の精度的要因の為、現実に
は多少の遅れ進みがあるものとする。尚、ここでは、タ
イマ信号5が遅れる場合の例としてタイマ信号5の周期
が1..002m5となるケース、進む場合の例としタ
イマ信号の周期がO,、,998m 8となるケースを
想定して説明を行なう。
CPU5t’iクロック信号4を基本タロツクとして動
作し、タイマ信号5を定期的な割込入力としている。
作し、タイマ信号5を定期的な割込入力としている。
次にltカウンタ、ljスイッチ、9Fi比較回路を示
す。
す。
カウンタ7はタイマ信号5を計数するカラ/りである。
スイッチ8#:を補正値が格納されるものであり、比較
回路9はカランタフの出力とスイッチ8の出力との一致
がとれた時にストローブ信号10を出力するものである
。尚、ストローブ信号1(l力。
回路9はカランタフの出力とスイッチ8の出力との一致
がとれた時にストローブ信号10を出力するものである
。尚、ストローブ信号1(l力。
ウンタ7にリセット入力されている。
父、11tf切換スイツチ、12Fiゲート、13けワ
ンシ嘗ット囲路、14ij微分回路、15Fiオアゲー
トを示す。
ンシ嘗ット囲路、14ij微分回路、15Fiオアゲー
トを示す。
切換スィッチ11Fi比較回路9から出力されたストロ
ーブ信号10をゲート12又はワンシ冒ット11M13
のいずれかに供給するものである。具体的にはタイマ信
号5が進む場合はゲート12をタイマ信号5が遅れる場
合はワンシ箇ット回路13を選択する様になされている
。
ーブ信号10をゲート12又はワンシ冒ット11M13
のいずれかに供給するものである。具体的にはタイマ信
号5が進む場合はゲート12をタイマ信号5が遅れる場
合はワンシ箇ット回路13を選択する様になされている
。
ゲート12はタイマ信号5を通過させるゲートであり、
ストローブ信号10をインヒビット入力としている。従
うてゲー)12tjストロ一ブ信号10が供給される毎
にタイマ信号5を間引くことになる。
ストローブ信号10をインヒビット入力としている。従
うてゲー)12tjストロ一ブ信号10が供給される毎
にタイマ信号5を間引くことになる。
ワンシ冒ット回路13tl;tストローブ信号10の立
ち上がりで500y8のノルスを出力する回路である。
ち上がりで500y8のノルスを出力する回路である。
微分回路14けワンシ箇ット回路13の出力ノルスの立
ち下がりヱツデをノルス化する回路である。
ち下がりヱツデをノルス化する回路である。
次罠作用を説明する。
先ず、予めタイマ信号5の周期を測定し、測定の結果、
第1のケースではタイマ信号5が理想よ〕も早くその周
期が04998mB、第2のケースではタイマ信号5が
理想よりも遅く、その周期が1.002mBであったと
する。
第1のケースではタイマ信号5が理想よ〕も早くその周
期が04998mB、第2のケースではタイマ信号5が
理想よりも遅く、その周期が1.002mBであったと
する。
先ず、第1のケースにつき説明する。
タイマ信号5の理想的周波数が1000Hsであるので
、タイマ信号50局期が0.998mBの場合、タイマ
信号5が500回入6ごとにこれを1回間引けばよいこ
とKなる。
、タイマ信号50局期が0.998mBの場合、タイマ
信号5が500回入6ごとにこれを1回間引けばよいこ
とKなる。
そこで本実施例ではスイッチ8に「500」をセットし
、切り換えスイッチ11にゲート12を選択させておく
。
、切り換えスイッチ11にゲート12を選択させておく
。
第3図を参照すると、分周回路2から0.998m8周
期でタイマ信号5がCPU3とカウンタ7に供給される
。
期でタイマ信号5がCPU3とカウンタ7に供給される
。
カウンタ7ijタイマ信号5を計数していきカウンタ7
の出力がl’−500Jとなった時、カウンタ7の出力
値とスイッチ8にセットされた補正値とが一致する。
の出力がl’−500Jとなった時、カウンタ7の出力
値とスイッチ8にセットされた補正値とが一致する。
従うて、カウンタ7の出力値が「500」となった時点
で比較回路9からストローブ信号10が出力され、この
ストローブ信号10Fi切り換えスイッチ11を介して
ゲート12に供給される。
で比較回路9からストローブ信号10が出力され、この
ストローブ信号10Fi切り換えスイッチ11を介して
ゲート12に供給される。
このストローブ信号1はゲート12&Cとってインヒピ
ット信号と定義されているので、ゲート12に供給され
た500回目のタイマ信号5はゲート12で止められオ
アゲート15には伝わらない。
ット信号と定義されているので、ゲート12に供給され
た500回目のタイマ信号5はゲート12で止められオ
アゲート15には伝わらない。
即ち、500回目のタイマ信号5Fi間引かれたことに
なる。
なる。
一方、ストローブ信号10はカウンタ7にとってけリセ
ット信号と定義されているので、カウンタ7が500カ
ウントする毎に上記動作が繰り返えされる。
ット信号と定義されているので、カウンタ7が500カ
ウントする毎に上記動作が繰り返えされる。
従、てタイマ信号s#1soo回に1回ずつ間引かれる
ことになり、CPU5には毎秒1000回タイマ信号5
が供給されるととになる。
ことになり、CPU5には毎秒1000回タイマ信号5
が供給されるととになる。
そしてこのことはCPU5にとっての理想的なタイマ信
号としての条件を満足することになる。
号としての条件を満足することになる。
次に第2のケースにつき説明する。
タイマ信号5の理想的周波数が1’oooazであるの
で、タイマ信号50周期が1.002mBの場合、タイ
マ信号5が500回入6ととに何らかの形でタイマ信号
5と尋価の/そルスを1個追加すればよいことになる。
で、タイマ信号50周期が1.002mBの場合、タイ
マ信号5が500回入6ととに何らかの形でタイマ信号
5と尋価の/そルスを1個追加すればよいことになる。
そこで本実施例ではスイッチ8にr500J ヲセッ
トし、切り換えスイッチ11にワンシ冒ット回路13を
選択させておく。
トし、切り換えスイッチ11にワンシ冒ット回路13を
選択させておく。
第4図を参照すると、分局回路2から1.002m81
1期でタイマ信号5がCPt73とカウンタ7に供給さ
れる。
1期でタイマ信号5がCPt73とカウンタ7に供給さ
れる。
カウンタ7Fiタイマ信号5を計数していきカウンタ7
の出力がl’−500J となった時、カウンタ7の
出力値とスイッチ8にセットされた補正値とが一致する
。
の出力がl’−500J となった時、カウンタ7の
出力値とスイッチ8にセットされた補正値とが一致する
。
従ってカウンタ7の出力値が=「500」となった時点
で比較回路9からストローブ信号10が出力され、この
ストローブ信号10#−t9Jり換えスイッチ11を介
しワンシ曹ット(ロ)路13に供給される。
で比較回路9からストローブ信号10が出力され、この
ストローブ信号10#−t9Jり換えスイッチ11を介
しワンシ曹ット(ロ)路13に供給される。
ストローブ信号10が供給されることにより77711
1回路13から1j500P8のノRAt X 力出力
されこのパルスtj微分回路14に供給される。
1回路13から1j500P8のノRAt X 力出力
されこのパルスtj微分回路14に供給される。
微分回路14tiワンシ茸ツ)回lt!13の出力パル
スの立ち下が)エッヂを/セルノし、このa1分回路1
4の出力パルスはオアゲー)15t−介してCPU5に
伝えられる。
スの立ち下が)エッヂを/セルノし、このa1分回路1
4の出力パルスはオアゲー)15t−介してCPU5に
伝えられる。
一方、ストローブ信号10tjカウンタ7にとってけリ
セット信号と定義されているので、カウンタ7が500
カウントする毎に上記動作が繰り返えされる。
セット信号と定義されているので、カウンタ7が500
カウントする毎に上記動作が繰り返えされる。
微分回路14の出力パルス1dcPU3にとってけタイ
マ信号5と勢価であるのでCPU5に分周回路2からタ
イマ信号5が500回供給される毎に、別ルートのタイ
マ信号(!l]ち微分回路14の出力パルス)がCPU
5に供給されること忙なる従ってcpvsには毎秒10
00回タイマ信号が供給されることになる。
マ信号5と勢価であるのでCPU5に分周回路2からタ
イマ信号5が500回供給される毎に、別ルートのタイ
マ信号(!l]ち微分回路14の出力パルス)がCPU
5に供給されること忙なる従ってcpvsには毎秒10
00回タイマ信号が供給されることになる。
そしてこのことけCPU3にとっての理想的なタイマ信
号としての条件を満すことになる。
号としての条件を満すことになる。
以上説明した様に本発明によればタイマとしては十分な
精度を持たない発振回路を用いて、cpUにとって満足
できるタイマ信号をCPUに供給することができるので
全体としての価格を低減できる。
精度を持たない発振回路を用いて、cpUにとって満足
できるタイマ信号をCPUに供給することができるので
全体としての価格を低減できる。
そしてオペレータがなすべきことはスイッチ80セツト
と切り換えスイッチ11の指定のみであるので特別な技
術・熟練が必要でない。
と切り換えスイッチ11の指定のみであるので特別な技
術・熟練が必要でない。
第1@け従来のタイマ回路のブロック図。
第2図は本発明のタイマ回路のブロック図。
第3図、第4図は本発明の動作タイミング図。
1091発振回路 2・・・分局回路3・・・
CPU 4・・・クロッ後信号訃−・タ
イマ信号 6・−調整回路7・・・カウンタ
8・・・スイッチ9・・・比較回路
1o・−・ストローブ信号11・・・切り換え
スイッチ 12・−ゲート13・−ワンシ1ット回路
14・−・微分回路15・・・オアゲート (7317) 代理人 弁理士 則近憲佑(他1名) 第1図 第2図
CPU 4・・・クロッ後信号訃−・タ
イマ信号 6・−調整回路7・・・カウンタ
8・・・スイッチ9・・・比較回路
1o・−・ストローブ信号11・・・切り換え
スイッチ 12・−ゲート13・−ワンシ1ット回路
14・−・微分回路15・・・オアゲート (7317) 代理人 弁理士 則近憲佑(他1名) 第1図 第2図
Claims (1)
- 発振回路から出力されるクロック信号を分周してタイマ
信号とするタイマ回路において、前記タイマ信号を計数
する)Jウンタと、予め算出された補正値を記憶するス
イッチと、該スイッチの出力と前記カウンタの出力とが
一散した時に前記タイマ信号の追加削除を行なう手段と
を具備することを特徴とするタイマ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12244781A JPS5824236A (ja) | 1981-08-06 | 1981-08-06 | タイマ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12244781A JPS5824236A (ja) | 1981-08-06 | 1981-08-06 | タイマ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5824236A true JPS5824236A (ja) | 1983-02-14 |
Family
ID=14836063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12244781A Pending JPS5824236A (ja) | 1981-08-06 | 1981-08-06 | タイマ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5824236A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63295149A (ja) * | 1987-05-28 | 1988-12-01 | Toyoda Mach Works Ltd | 工業用ロボットの加工ヘッド |
JP2008270985A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Works Ltd | タイマ回路及び警報装置 |
-
1981
- 1981-08-06 JP JP12244781A patent/JPS5824236A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63295149A (ja) * | 1987-05-28 | 1988-12-01 | Toyoda Mach Works Ltd | 工業用ロボットの加工ヘッド |
JP2008270985A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Works Ltd | タイマ回路及び警報装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3673391A (en) | Digital frequency multiplying system | |
US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
US3936745A (en) | Method of measuring the duration of a discontinuous signal | |
JPS5824236A (ja) | タイマ回路 | |
US4580281A (en) | Self-arming, prescaling frequency counter system | |
US4664523A (en) | Apparatus for increasing the resolution of a laser gyroscope | |
US6445227B1 (en) | Rational frequency divider | |
SU1495774A1 (ru) | Устройство дл формировани временных интервалов | |
SU1363425A1 (ru) | Умножитель частоты | |
JP2550689B2 (ja) | リセット回路 | |
US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
SU980291A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU980094A1 (ru) | Умножитель частоты следовани периодических импульсов | |
SU1034162A1 (ru) | Устройство дл формировани серий импульсов | |
RU2030091C1 (ru) | Термокомпенсированный генератор | |
SU930641A1 (ru) | Селектор импульсов по длительности | |
SU976483A1 (ru) | Селектор импульсов по периоду следовани | |
SU1679399A1 (ru) | Измеритель амплитуды гармонического сигнала | |
JPS61177812A (ja) | パルス発生回路 | |
SU951681A1 (ru) | Устройство задержки импульсов | |
CLEMMONS | Instrument for determining coincidence and elapse time between independent sources of random sequential events[Patent] | |
SU902237A1 (ru) | Устройство дл задержки импульсов | |
JPS59154818A (ja) | パルス周期チエツク回路 | |
SU902234A1 (ru) | Устройство дл расширени интервалов времени | |
SU1437858A1 (ru) | Вычислительное устройство |