JPS5824236A - タイマ回路 - Google Patents
タイマ回路Info
- Publication number
- JPS5824236A JPS5824236A JP12244781A JP12244781A JPS5824236A JP S5824236 A JPS5824236 A JP S5824236A JP 12244781 A JP12244781 A JP 12244781A JP 12244781 A JP12244781 A JP 12244781A JP S5824236 A JPS5824236 A JP S5824236A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timer
- switch
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はタイマ回路の改良に関し、更に詳細には、発振
回路から出力されるクロック信号を分局してタイマ信号
とするタイマ回路の改良に関する。
回路から出力されるクロック信号を分局してタイマ信号
とするタイマ回路の改良に関する。
第１図は従来の該種タイマ回路とＣＰＵの接続状態を示
すブロック図である。
すブロック図である。
図中１は発振回路、２ｔｊ分周回路、５ＦｉｃＩ：ｐｕ
を示し、発振回路１と分周回路２によってタイマロ路が
構成されている。
を示し、発振回路１と分周回路２によってタイマロ路が
構成されている。
発振回路１から出力されるクロック信号４ｔｊＣＰＵ３
と分局回路２に供給されておシ、ＣＰＵ５けクロック信
号４を基本クロックとして動作を行なっている。
と分局回路２に供給されておシ、ＣＰＵ５けクロック信
号４を基本クロックとして動作を行なっている。
一方、分局回路２＃ｉクロック信号４を分局してタイマ
信号５を出力しており、このタイマ信号５ＩｆｉＣＰＵ
５に割り込み入力されている。
信号５を出力しており、このタイマ信号５ＩｆｉＣＰＵ
５に割り込み入力されている。
ところで一般的に、ＣＰＵ５から見た場合、クロック信
号４の許容誤差とタイマ信号５の許容誤差との間ＫＩＩ
ｉ大きな差があシ、基本タロツクとしては十分な精度で
も、タイマ信号としては十分な精度が得られない場合が
ある。
号４の許容誤差とタイマ信号５の許容誤差との間ＫＩＩ
ｉ大きな差があシ、基本タロツクとしては十分な精度で
も、タイマ信号としては十分な精度が得られない場合が
ある。
その為、従来は発振回路１に調整回路６（この調整回路
６ｔｄ一般的に外付抵抗と外付容量とによって構成され
る）を附加し、クロック信号４０周波数を調整していた
。
６ｔｄ一般的に外付抵抗と外付容量とによって構成され
る）を附加し、クロック信号４０周波数を調整していた
。
しかしこの方法には調整に高直な技術と熟練とが要求さ
れ、又、発振波形の乱れを引き起しやすいという欠点が
あった。
れ、又、発振波形の乱れを引き起しやすいという欠点が
あった。
もちろん発振回路１自体の精度を高めれば、上配問題は
生じないのであるが、発振回路１自体の精度を向上させ
ると（具体的ＫＦｉ数十倍〜数千倍の精度が要求される
）発振回路１が極めて高価なものとなってしまう。
生じないのであるが、発振回路１自体の精度を向上させ
ると（具体的ＫＦｉ数十倍〜数千倍の精度が要求される
）発振回路１が極めて高価なものとなってしまう。
本発明けこの様な現状に鑑み、又タイマ信号５の精度は
個々のノルス間＠よりも一定期間に供給されるノルス数
が重要であるという点に着目してなされたものであり、
その目的は基本クロックとしては十分な精度を持つがタ
イマとしては十分な精度を持たな一発振回路を用いて、
十分に正確なタイマ信号を供給するタイマ回路を提供す
ることＫある。
個々のノルス間＠よりも一定期間に供給されるノルス数
が重要であるという点に着目してなされたものであり、
その目的は基本クロックとしては十分な精度を持つがタ
イマとしては十分な精度を持たな一発振回路を用いて、
十分に正確なタイマ信号を供給するタイマ回路を提供す
ることＫある。
以下図面を参照し本発明の一実施例を詳細に説明する。
籐２図は本発明の一実施例を示すブロック因であり、図
中１ｔｊ発振回路、２＃ｉ分周回路、５Ｆｉｃｐａ、４
ｔｉクロック信号、５ｔｊタイマ信号を示す。
中１ｔｊ発振回路、２＃ｉ分周回路、５Ｆｉｃｐａ、４
ｔｉクロック信号、５ｔｊタイマ信号を示す。
発振回路１Ｆｉクロック信号４を発生する回路であり、
このクロック信号４はＣＰＵ３に基本クロν−りとして
供給されるとともにタイマ信号５を生成する基本ともな
る。又、発振回路１の精度は基本！ロックとしては十分
であるが、タイマとしては不十分なものとする。
このクロック信号４はＣＰＵ３に基本クロν−りとして
供給されるとともにタイマ信号５を生成する基本ともな
る。又、発振回路１の精度は基本！ロックとしては十分
であるが、タイマとしては不十分なものとする。
分局回路２Ｆｉクロツタ信号４を分周してタイマ信号５
を作成する回路である。このタイマ信号５ｉｊｃＰＵ３
に割り込み入力されている。このタイマ信号５ｉｊＣＰ
Ｕ３にとってはその周波数が１０００Ｈ−であることが
理想的であるが１発振回路１の精度的要因の為、現実に
は多少の遅れ進みがあるものとする。尚、ここでは、タ
イマ信号５が遅れる場合の例としてタイマ信号５の周期
が１．．００２ｍ５となるケース、進む場合の例としタ
イマ信号の周期がＯ，、，９９８ｍ ８となるケースを
想定して説明を行なう。
を作成する回路である。このタイマ信号５ｉｊｃＰＵ３
に割り込み入力されている。このタイマ信号５ｉｊＣＰ
Ｕ３にとってはその周波数が１０００Ｈ−であることが
理想的であるが１発振回路１の精度的要因の為、現実に
は多少の遅れ進みがあるものとする。尚、ここでは、タ
イマ信号５が遅れる場合の例としてタイマ信号５の周期
が１．．００２ｍ５となるケース、進む場合の例としタ
イマ信号の周期がＯ，、，９９８ｍ ８となるケースを
想定して説明を行なう。
ＣＰＵ５ｔ’ｉクロック信号４を基本タロツクとして動
作し、タイマ信号５を定期的な割込入力としている。
作し、タイマ信号５を定期的な割込入力としている。
次にｌｔカウンタ、ｌｊスイッチ、９Ｆｉ比較回路を示
す。
す。
カウンタ７はタイマ信号５を計数するカラ／りである。
スイッチ８＃：を補正値が格納されるものであり、比較
回路９はカランタフの出力とスイッチ８の出力との一致
がとれた時にストローブ信号１０を出力するものである
。尚、ストローブ信号１（ｌ力。
回路９はカランタフの出力とスイッチ８の出力との一致
がとれた時にストローブ信号１０を出力するものである
。尚、ストローブ信号１（ｌ力。
ウンタ７にリセット入力されている。
父、１１ｔｆ切換スイツチ、１２Ｆｉゲート、１３けワ
ンシ嘗ット囲路、１４ｉｊ微分回路、１５Ｆｉオアゲー
トを示す。
ンシ嘗ット囲路、１４ｉｊ微分回路、１５Ｆｉオアゲー
トを示す。
切換スィッチ１１Ｆｉ比較回路９から出力されたストロ
ーブ信号１０をゲート１２又はワンシ冒ット１１Ｍ１３
のいずれかに供給するものである。具体的にはタイマ信
号５が進む場合はゲート１２をタイマ信号５が遅れる場
合はワンシ箇ット回路１３を選択する様になされている
。
ーブ信号１０をゲート１２又はワンシ冒ット１１Ｍ１３
のいずれかに供給するものである。具体的にはタイマ信
号５が進む場合はゲート１２をタイマ信号５が遅れる場
合はワンシ箇ット回路１３を選択する様になされている
。
ゲート１２はタイマ信号５を通過させるゲートであり、
ストローブ信号１０をインヒビット入力としている。従
うてゲー）１２ｔｊストロ一ブ信号１０が供給される毎
にタイマ信号５を間引くことになる。
ストローブ信号１０をインヒビット入力としている。従
うてゲー）１２ｔｊストロ一ブ信号１０が供給される毎
にタイマ信号５を間引くことになる。
ワンシ冒ット回路１３ｔｌ；ｔストローブ信号１０の立
ち上がりで５００ｙ８のノルスを出力する回路である。
ち上がりで５００ｙ８のノルスを出力する回路である。
微分回路１４けワンシ箇ット回路１３の出力ノルスの立
ち下がりヱツデをノルス化する回路である。
ち下がりヱツデをノルス化する回路である。
次罠作用を説明する。
先ず、予めタイマ信号５の周期を測定し、測定の結果、
第１のケースではタイマ信号５が理想よ〕も早くその周
期が０４９９８ｍＢ、第２のケースではタイマ信号５が
理想よりも遅く、その周期が１．００２ｍＢであったと
する。
第１のケースではタイマ信号５が理想よ〕も早くその周
期が０４９９８ｍＢ、第２のケースではタイマ信号５が
理想よりも遅く、その周期が１．００２ｍＢであったと
する。
先ず、第１のケースにつき説明する。
タイマ信号５の理想的周波数が１０００Ｈｓであるので
、タイマ信号５０局期が０．９９８ｍＢの場合、タイマ
信号５が５００回入６ごとにこれを１回間引けばよいこ
とＫなる。
、タイマ信号５０局期が０．９９８ｍＢの場合、タイマ
信号５が５００回入６ごとにこれを１回間引けばよいこ
とＫなる。
そこで本実施例ではスイッチ８に「５００」をセットし
、切り換えスイッチ１１にゲート１２を選択させておく
。
、切り換えスイッチ１１にゲート１２を選択させておく
。
第３図を参照すると、分周回路２から０．９９８ｍ８周
期でタイマ信号５がＣＰＵ３とカウンタ７に供給される
。
期でタイマ信号５がＣＰＵ３とカウンタ７に供給される
。
カウンタ７ｉｊタイマ信号５を計数していきカウンタ７
の出力がｌ’−５００Ｊとなった時、カウンタ７の出力
値とスイッチ８にセットされた補正値とが一致する。
の出力がｌ’−５００Ｊとなった時、カウンタ７の出力
値とスイッチ８にセットされた補正値とが一致する。
従うて、カウンタ７の出力値が「５００」となった時点
で比較回路９からストローブ信号１０が出力され、この
ストローブ信号１０Ｆｉ切り換えスイッチ１１を介して
ゲート１２に供給される。
で比較回路９からストローブ信号１０が出力され、この
ストローブ信号１０Ｆｉ切り換えスイッチ１１を介して
ゲート１２に供給される。
このストローブ信号１はゲート１２＆Ｃとってインヒピ
ット信号と定義されているので、ゲート１２に供給され
た５００回目のタイマ信号５はゲート１２で止められオ
アゲート１５には伝わらない。
ット信号と定義されているので、ゲート１２に供給され
た５００回目のタイマ信号５はゲート１２で止められオ
アゲート１５には伝わらない。
即ち、５００回目のタイマ信号５Ｆｉ間引かれたことに
なる。
なる。
一方、ストローブ信号１０はカウンタ７にとってけリセ
ット信号と定義されているので、カウンタ７が５００カ
ウントする毎に上記動作が繰り返えされる。
ット信号と定義されているので、カウンタ７が５００カ
ウントする毎に上記動作が繰り返えされる。
従、てタイマ信号ｓ＃１ｓｏｏ回に１回ずつ間引かれる
ことになり、ＣＰＵ５には毎秒１０００回タイマ信号５
が供給されるととになる。
ことになり、ＣＰＵ５には毎秒１０００回タイマ信号５
が供給されるととになる。
そしてこのことはＣＰＵ５にとっての理想的なタイマ信
号としての条件を満足することになる。
号としての条件を満足することになる。
次に第２のケースにつき説明する。
タイマ信号５の理想的周波数が１’ｏｏｏａｚであるの
で、タイマ信号５０周期が１．００２ｍＢの場合、タイ
マ信号５が５００回入６ととに何らかの形でタイマ信号
５と尋価の／そルスを１個追加すればよいことになる。
で、タイマ信号５０周期が１．００２ｍＢの場合、タイ
マ信号５が５００回入６ととに何らかの形でタイマ信号
５と尋価の／そルスを１個追加すればよいことになる。
そこで本実施例ではスイッチ８にｒ５００Ｊ ヲセッ
トし、切り換えスイッチ１１にワンシ冒ット回路１３を
選択させておく。
トし、切り換えスイッチ１１にワンシ冒ット回路１３を
選択させておく。
第４図を参照すると、分局回路２から１．００２ｍ８１
１期でタイマ信号５がＣＰｔ７３とカウンタ７に供給さ
れる。
１期でタイマ信号５がＣＰｔ７３とカウンタ７に供給さ
れる。
カウンタ７Ｆｉタイマ信号５を計数していきカウンタ７
の出力がｌ’−５００Ｊ となった時、カウンタ７の
出力値とスイッチ８にセットされた補正値とが一致する
。
の出力がｌ’−５００Ｊ となった時、カウンタ７の
出力値とスイッチ８にセットされた補正値とが一致する
。
従ってカウンタ７の出力値が＝「５００」となった時点
で比較回路９からストローブ信号１０が出力され、この
ストローブ信号１０＃−ｔ９Ｊり換えスイッチ１１を介
しワンシ曹ット（ロ）路１３に供給される。
で比較回路９からストローブ信号１０が出力され、この
ストローブ信号１０＃−ｔ９Ｊり換えスイッチ１１を介
しワンシ曹ット（ロ）路１３に供給される。
ストローブ信号１０が供給されることにより７７７１１
１回路１３から１ｊ５００Ｐ８のノＲＡｔ Ｘ 力出力
されこのパルスｔｊ微分回路１４に供給される。
１回路１３から１ｊ５００Ｐ８のノＲＡｔ Ｘ 力出力
されこのパルスｔｊ微分回路１４に供給される。
微分回路１４ｔｉワンシ茸ツ）回ｌｔ！１３の出力パル
スの立ち下が）エッヂを／セルノし、このａ１分回路１
４の出力パルスはオアゲー）１５ｔ−介してＣＰＵ５に
伝えられる。
スの立ち下が）エッヂを／セルノし、このａ１分回路１
４の出力パルスはオアゲー）１５ｔ−介してＣＰＵ５に
伝えられる。
一方、ストローブ信号１０ｔｊカウンタ７にとってけリ
セット信号と定義されているので、カウンタ７が５００
カウントする毎に上記動作が繰り返えされる。
セット信号と定義されているので、カウンタ７が５００
カウントする毎に上記動作が繰り返えされる。
微分回路１４の出力パルス１ｄｃＰＵ３にとってけタイ
マ信号５と勢価であるのでＣＰＵ５に分周回路２からタ
イマ信号５が５００回供給される毎に、別ルートのタイ
マ信号（！ｌ］ち微分回路１４の出力パルス）がＣＰＵ
５に供給されること忙なる従ってｃｐｖｓには毎秒１０
００回タイマ信号が供給されることになる。
マ信号５と勢価であるのでＣＰＵ５に分周回路２からタ
イマ信号５が５００回供給される毎に、別ルートのタイ
マ信号（！ｌ］ち微分回路１４の出力パルス）がＣＰＵ
５に供給されること忙なる従ってｃｐｖｓには毎秒１０
００回タイマ信号が供給されることになる。
そしてこのことけＣＰＵ３にとっての理想的なタイマ信
号としての条件を満すことになる。
号としての条件を満すことになる。
以上説明した様に本発明によればタイマとしては十分な
精度を持たない発振回路を用いて、ｃｐＵにとって満足
できるタイマ信号をＣＰＵに供給することができるので
全体としての価格を低減できる。
精度を持たない発振回路を用いて、ｃｐＵにとって満足
できるタイマ信号をＣＰＵに供給することができるので
全体としての価格を低減できる。
そしてオペレータがなすべきことはスイッチ８０セツト
と切り換えスイッチ１１の指定のみであるので特別な技
術・熟練が必要でない。
と切り換えスイッチ１１の指定のみであるので特別な技
術・熟練が必要でない。
第１＠け従来のタイマ回路のブロック図。
第２図は本発明のタイマ回路のブロック図。
第３図、第４図は本発明の動作タイミング図。
１０９１発振回路 ２・・・分局回路３・・・
ＣＰＵ ４・・・クロッ後信号訃−・タ
イマ信号 ６・−調整回路７・・・カウンタ
８・・・スイッチ９・・・比較回路
１ｏ・−・ストローブ信号１１・・・切り換え
スイッチ １２・−ゲート１３・−ワンシ１ット回路
１４・−・微分回路１５・・・オアゲート （７３１７） 代理人 弁理士 則近憲佑（他１名） 第１図 第２図
ＣＰＵ ４・・・クロッ後信号訃−・タ
イマ信号 ６・−調整回路７・・・カウンタ
８・・・スイッチ９・・・比較回路
１ｏ・−・ストローブ信号１１・・・切り換え
スイッチ １２・−ゲート１３・−ワンシ１ット回路
１４・−・微分回路１５・・・オアゲート （７３１７） 代理人 弁理士 則近憲佑（他１名） 第１図 第２図
Claims (1)
- 発振回路から出力されるクロック信号を分周してタイマ
信号とするタイマ回路において、前記タイマ信号を計数
する）Ｊウンタと、予め算出された補正値を記憶するス
イッチと、該スイッチの出力と前記カウンタの出力とが
一散した時に前記タイマ信号の追加削除を行なう手段と
を具備することを特徴とするタイマ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12244781A JPS5824236A (ja) | 1981-08-06 | 1981-08-06 | タイマ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12244781A JPS5824236A (ja) | 1981-08-06 | 1981-08-06 | タイマ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5824236A true JPS5824236A (ja) | 1983-02-14 |
Family
ID=14836063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12244781A Pending JPS5824236A (ja) | 1981-08-06 | 1981-08-06 | タイマ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824236A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63295149A (ja) * | 1987-05-28 | 1988-12-01 | Toyoda Mach Works Ltd | 工業用ロボットの加工ヘッド |
| JP2008270985A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Works Ltd | タイマ回路及び警報装置 |
-
1981
- 1981-08-06 JP JP12244781A patent/JPS5824236A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63295149A (ja) * | 1987-05-28 | 1988-12-01 | Toyoda Mach Works Ltd | 工業用ロボットの加工ヘッド |
| JP2008270985A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Works Ltd | タイマ回路及び警報装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3673391A (en) | Digital frequency multiplying system | |
| US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
| US3936745A (en) | Method of measuring the duration of a discontinuous signal | |
| JPS5824236A (ja) | タイマ回路 | |
| US4580281A (en) | Self-arming, prescaling frequency counter system | |
| US4664523A (en) | Apparatus for increasing the resolution of a laser gyroscope | |
| US6445227B1 (en) | Rational frequency divider | |
| SU1495774A1 (ru) | Устройство дл формировани временных интервалов | |
| SU1363425A1 (ru) | Умножитель частоты | |
| JP2550689B2 (ja) | リセット回路 | |
| US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
| SU980291A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| SU980094A1 (ru) | Умножитель частоты следовани периодических импульсов | |
| SU1034162A1 (ru) | Устройство дл формировани серий импульсов | |
| RU2030091C1 (ru) | Термокомпенсированный генератор | |
| SU930641A1 (ru) | Селектор импульсов по длительности | |
| SU976483A1 (ru) | Селектор импульсов по периоду следовани | |
| SU1679399A1 (ru) | Измеритель амплитуды гармонического сигнала | |
| JPS61177812A (ja) | パルス発生回路 | |
| SU951681A1 (ru) | Устройство задержки импульсов | |
| CLEMMONS | Instrument for determining coincidence and elapse time between independent sources of random sequential events[Patent] | |
| SU902237A1 (ru) | Устройство дл задержки импульсов | |
| JPS59154818A (ja) | パルス周期チエツク回路 | |
| SU902234A1 (ru) | Устройство дл расширени интервалов времени | |
| SU1437858A1 (ru) | Вычислительное устройство |