JPS58220506A - Amplitude modulation detecting circuit - Google Patents
Amplitude modulation detecting circuitInfo
- Publication number
- JPS58220506A JPS58220506A JP10505182A JP10505182A JPS58220506A JP S58220506 A JPS58220506 A JP S58220506A JP 10505182 A JP10505182 A JP 10505182A JP 10505182 A JP10505182 A JP 10505182A JP S58220506 A JPS58220506 A JP S58220506A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- signal
- circuit
- modulating signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【発明の詳細な説明】
この発明は、ＡＭ変調され念１１号を復調するＡＭ検波
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an AM detection circuit that demodulates an AM-modulated signal.
第１図は従来のＡＭ検波回路を示す図である。FIG. 1 is a diagram showing a conventional AM detection circuit.
図において、入力端子（１１はＮＰＮ ト−）；／ジス
タ（２）のベースに接続され、ｌｉ源端子（３）はトラ
ンジスタ（２）のコレクタに接続され、抵抗（４）とコ
ンデンサ（５目まトランジスタ（２）のエミッタとアー
ス間に並列に接続され、また出力端子（８１はエミッタ
に接続されている。In the figure, the input terminal (11 is an NPN terminal); is connected to the base of the transistor (2), the li source terminal (3) is connected to the collector of the transistor (2), and the resistor (4) and capacitor (5) are connected to the base of the transistor (2). It is connected in parallel between the emitter of the transistor (2) and ground, and the output terminal (81) is connected to the emitter.
ここで、トランジスタ（２）ニ所定のバイアスをかけて
おき、入力端子（３）にＡＭ変調信号を入力すると、入
力信号の波高値が直前に八つ次信号と比べて高い時には
コンデンサ（５）に電荷が充電され、波高値が低くなっ
た時にはトランジスタ（２）には電流がほとんど流れな
くなる結果、コンデンサ（５）が抵抗（４）を介して放
電し、電位が下る。抵抗（４）とコンデンサ（５）によ
る時定数は、ＡＭ変調信号のキャリア信号成分は落とす
が、音声信号酸−分は取り出せるように選定されている
ので、トランジスタ（２）のエミッタ、すなわち出力１
瑞子（８）からＡＭ変調信号の波高値同側の包路線即ち
検波出力を取り出すことができる。Here, when a predetermined bias is applied to the transistor (2) and an AM modulation signal is input to the input terminal (3), when the peak value of the input signal is higher than the previous 8th order signal, the capacitor (5) When the voltage is charged and the peak value becomes low, almost no current flows through the transistor (2), and as a result, the capacitor (5) is discharged via the resistor (4), and the potential drops. The time constant of the resistor (4) and capacitor (5) is selected in such a way that it drops the carrier signal component of the AM modulation signal, but allows the audio signal component to be taken out.
The envelope line on the same side of the peak value of the AM modulated signal, that is, the detection output can be extracted from Mizuko (8).
従来のＡＭＭ波回路は以上のように構成され、ＡＭＭ調
信号レベルが小さくなるとトランジスタのベース・エミ
ッタ間のダイオード特性を利用している之め歪率が増大
するという欠点があった。The conventional AMM wave circuit is constructed as described above, and has the disadvantage that when the AMM wave signal level becomes small, the distortion rate increases because it utilizes the diode characteristics between the base and emitter of the transistor.
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、ピークホールド用コンデンサと差
動増１嶋器を備えた差動入力タイプのピークホールド回
路と、このピークホールド回路の出力に接続され、変調
信号成分を取り出せる時定数を有する放電回路とを設け
、差！！ＩＩＪ１！幅器の１つの入力にはＡＭ変変信信
号加え、他の人力にはピークホールドされた信号を帰還
させるようにすることにより、信号レベルが小さくても
歪がほとんどないように検波することができるＡＭＭ波
回路を得ることを目的としている。This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and includes a differential input type peak hold circuit equipped with a peak hold capacitor and a differential amplifier, and a peak hold circuit of this peak hold circuit. A discharge circuit connected to the output and having a time constant that can extract the modulated signal component is provided, and the difference! ! IIJ1! By adding an AM conversion signal to one input of the width amplifier and feeding back a peak-held signal to the other input, it is possible to detect with almost no distortion even if the signal level is small. The purpose is to obtain an AMM wave circuit that can be used.
以下この発明の実施例を図について説明する。Embodiments of the present invention will be described below with reference to the drawings.
第２図はこの発明の概念を示すブロック回路図を示し、
図において、入力端子（１）は差動増幅器（ｌりの１つ
の入力に接続され、この出力はｋ 路（１２１ｆ介して
ピーク値保持用コンデンサ崗の入力に接続され、これの
出力は線ｉｏ＜を介し℃変調信号成分を取り出せる放電
の時定数を有する放電回路＋７１の入力に接続され、ま
た帰還線路（１５）を介して差動増幅器（１りの他の入
力に接続され、放電回路（７）の出力は出力端子（８１
Ｋ接続されている。ここで、差動増幅器［＋１） ｌ
（＋３１ Ｗｔ ｔ＋２＋ 、ピーク値保持用コンデン
サ（１濁および線路ｔ１６＋で構成される部分がピーク
ホールド回路（６）である。FIG. 2 shows a block circuit diagram showing the concept of this invention,
In the figure, the input terminal (1) is connected to one input of a differential amplifier (121f), the output of which is connected via a line (121f) to the input of a peak-value holding capacitor (121f), the output of which is It is connected to the input of a discharge circuit +71 having a discharge time constant that can take out the °C modulated signal component through the 7) is output from the output terminal (81
K is connected. Here, the differential amplifier [+1) l
(+31 Wt t+2+ , peak value holding capacitor (1) and the line t16+ are the peak hold circuit (6).
第３図は差動増幅器がトランジスタ型の場合の実施例を
示すもので、図において入力端子（１）は、ＮＰＮ ｔ
−ランジスタ（イ）のベースに接続され、このトランジ
スタ（イ）のエミッタはＮＰＮ トランジスタ［Ｆ］υ
のエミッタに接続され、また抵抗（４）を通して接地さ
れている。トランジスタ四のコレクタはＰＮＰ トラン
ジスタ＠のコレクタに接続され、またＰＮＰ トランジ
スタ＠のベースに接続されている。トランジスタに）の
ベースはＰＮＰ ）ランジスタ（ハ）のベースおよびコ
レクタに接続され、トランジスタ＠、（ハ）。FIG. 3 shows an embodiment in which the differential amplifier is a transistor type. In the figure, the input terminal (1) is an NPN t
- Connected to the base of transistor (A), the emitter of this transistor (A) is NPN transistor [F] υ
is connected to the emitter of , and also grounded through a resistor (4). The collector of transistor 4 is connected to the collector of PNP transistor @, and also connected to the base of PNP transistor @. The base of the transistor (PNP) is connected to the base and collector of the transistor (c) and the transistor @, (c).
に）のエミッタは共に′峨源端子（３）ＶＣ接続されて
いる。The emitters of both (3) and (3) are connected to VC.
トランジスタｅ］）のコレクタはトランジスタ四のコレ
クタに接続され、トランジスタ（ハ）のコレクタは出力
端子（８）およびトランジスタｅυのベースに接続され
、またピーク値保持用コンデンサーおよびこれと並列な
抵抗（７）即ち放電回路を通して接地されている。この
回路において、抵抗（７）以外の回路がピークホールド
回Ｍ （６） Ｋ相当し、このピークホールド回路のト
ランジスタ（ホ）、シＶのベースが第２図の差動増幅器
（ｌりの入力対に相当し、また出力端子（８）とトラン
ジスタ型ηのベースとの間の’ｉｔ路が帰還線路（１６
）に相当する。なお、トランジスタ脅、陶とこれらのト
ランジスタのベース間とトランジスタに）のコレクタを
接続した線路はカレントミラー回路を、トランジスタ（
財）はピークホールドコンデンサ（＋３１を充電する素
子、抵抗（７）は放′鑵回路を構成している。The collector of transistor e]) is connected to the collector of transistor 4, the collector of transistor (c) is connected to the output terminal (8) and the base of transistor eυ, and the peak value holding capacitor and resistor (7 ) That is, it is grounded through the discharge circuit. In this circuit, the circuit other than the resistor (7) corresponds to the peak hold circuit M (6) K, and the base of the transistor (E) and SI V of this peak hold circuit is the differential amplifier (1 input The 'it path between the output terminal (8) and the base of the transistor type η is the feedback line (16
). In addition, the line connecting the collector of the transistor (between the base of the transistor and the base of the transistor) connects the current mirror circuit to the transistor (
The resistor (7) is an element that charges the peak hold capacitor (+31), and the resistor (7) constitutes a discharge circuit.
上記のように構成された回路においては、トランジスタ
（至）、（財）、四を所定のバイアス状態にしておき、
トランジスタ（ホ）のベースに接続された入力端子ｆｉ
ｌ Ｋ Ａ Ｍ変調信号を入力すると、この信号とトラ
ンジスタｅ１のベースに帰還される信号の差に比例する
ＡＭ変調信号によってトランジスタ（ハ）即ちピークホ
ールド回路を充電する回路素子が駆動され、トランジス
タ（ハ）のコレクタから出る出力はピーク値保持用コン
デンサ（１階を充電し℃ピークホールドされ、このピー
クホールドされた出力は抵抗（７）に入力される。この
抵抗（７）はピーク値保持用コンデンサ（１３１と並列
に接続されてお９、変調キャリア成分には応答せずに、
変調信号成分を取り出せる放眠時定数を与えるので、出
力端子から変調信号即ち検波出力を取シ出すことができ
る。またこの変調信号はトランジスタ（４）のベースに
帰還される。ここで入力段は差動入力タイプなので、部
分は相殺されてほとんど現われず、ＡＭ変調信号はカレ
ントミラー回路によって高い差動利得か得られ、入力信
号レベルが小さくなり５０ｍＶｐ１．９以下になっても
ピーク値保持用コンデンサ州を充電するトランジスタ（
ハ）はＯＮ、 ＯＦＦ動作を確実に行なうので、入力信
号が小さくても歪がほとんどない検波出力即ち変調信号
を感度良く取り出すことができる。ここで、トランジス
タ■と■υの対は特性の良（揃ったものが要求され、ト
ランジスタ四とに）の対についても同様なことが言える
ので、コンデンサ峙を除いた部分は半尋体集積回路（以
後ＩＣと呼ぶ）ＶＣ４Ｌ、た回ｌＩ＆ｉ’（なっている
。In the circuit configured as above, transistors (to), (to), and (4) are kept in a predetermined bias state,
Input terminal fi connected to the base of transistor (E)
l When the KAM modulation signal is input, the AM modulation signal proportional to the difference between this signal and the signal fed back to the base of the transistor e1 drives the circuit element that charges the transistor (c), that is, the peak hold circuit, and The output from the collector of C) charges the peak value holding capacitor (1st floor and holds the peak at ℃), and this peak held output is input to the resistor (7).This resistor (7) is used to hold the peak value. The capacitor (131 is connected in parallel with 9, does not respond to the modulated carrier component,
Since a sleep time constant is provided that allows the modulation signal component to be extracted, the modulation signal, that is, the detection output can be extracted from the output terminal. This modulation signal is also fed back to the base of the transistor (4). Since the input stage is a differential input type, the parts are canceled out and hardly appear, and the AM modulation signal can obtain a high differential gain by the current mirror circuit, even if the input signal level becomes small and becomes 50mVp1.9 or less. The transistor that charges the peak value holding capacitor state (
In c), the ON/OFF operation is performed reliably, so even if the input signal is small, the detected output, that is, the modulated signal, with almost no distortion can be extracted with high sensitivity. Here, the same can be said about the pair of transistors ■ and ■υ with good characteristics (equal characteristics are required, and transistors 4 and 4), so the part other than the capacitor side is a semicircular integrated circuit. (Hereafter referred to as IC) VC4L, TAI&i' (becomes).
第４図は第３図とは逆極性のトランジスタを用い、電源
端子と接地の接続を逆にした他の実施例を示しており、
同様にカレントミラー回路が使われている。FIG. 4 shows another embodiment in which a transistor with a polarity opposite to that in FIG. 3 is used, and the connection between the power supply terminal and the ground is reversed.
Similarly, a current mirror circuit is used.
第５図はさらに他の実施例を示すもので、ＰＮＰトラン
ジスターのベースがコレクタに接続されている点、ＮＰ
Ｎ ）ランジスタ（ハ）のベースがトランジスタ（２１
のコレクタに接続されている点以外は第３図と同様ＶＣ
＄Ｉｔ成されており、同様の作用効果がある。FIG. 5 shows still another embodiment, in which the base of the PNP transistor is connected to the collector, and the N.P.
N) The base of the transistor (c) is the transistor (21
VC is the same as in Figure 3 except that it is connected to the collector of
$It has been made and has similar effects.
第６図はカレントミラー回路を使わない場合の１
さらに他の実施例を示すもので〈第３図のトランジスタ
（２）−四の替りに抵抗＜５１）、ｔ５りを用い、トラ
ンジスタ（ホ）のコレクタは抵抗６υを介して、トラン
ジスタぐυのコレクタは抵抗＠を介してそれぞれｍａｉ
４子（３）に接続されている。Figure 6 shows still another embodiment in which the current mirror circuit is not used. The collector of is connected to mai through resistor 6υ, and the collector of transistor υ is connected to mai through resistor @.
Connected to 4 children (3).
第４図〜第６図に示す他の実施例のものは、第３図に示
す実施例のものと同様の効果を与える工Ｃに適した回路
であることは言うまでもないが、第３図、第４図および
第６図に示すものは、回路構成上１．５Ｖ程度の１圧で
、また第５図に示すものは２．５ｖ程度のｌ−Ｊ！王で
勅ｆ′ｌｌ：させることができ、従来のものより低′４
圧勅作が可能であり、また第６図に示すものは差動利得
を第３図〜第５図に示すものほど必要としない場合であ
る。It goes without saying that the other embodiments shown in FIGS. 4 to 6 are circuits suitable for the circuit C that provide the same effect as the embodiment shown in FIG. The ones shown in FIGS. 4 and 6 have a 1 voltage of about 1.5V due to the circuit configuration, and the one shown in FIG. 5 has a l-J voltage of about 2.5V! The king's edict f'll: can be made lower than the conventional one.
The case shown in FIG. 6 is a case where differential gain is not required as much as the case shown in FIGS. 3 to 5.
なお、上記実施例では放電回路は、ピーク値保持用コン
デンサと並列に接続された抵抗であったが、他の放電回
路であってもよい。In the above embodiment, the discharge circuit was a resistor connected in parallel with the peak value holding capacitor, but other discharge circuits may be used.
また、上記実施例では差動増幅器は差動トランジスタを
使用したものであったが、他の差動素子を使用したもの
であってもよく、ま之これの出力１１１゜
でピーク値保持用コンデンサの充電が可能であればピー
クホールド回路を充電する回路素子はな（でも同様の目
的を達成し得ることはいうまでもない。Furthermore, although the differential amplifier used differential transistors in the above embodiment, it may also use other differential elements. If it is possible to charge the peak hold circuit, there is no circuit element to charge the peak hold circuit (although it goes without saying that the same purpose can be achieved.
以上のようにこの発明によれば、ピーク値保持用コンデ
ンサと差動増幅器８備えた差動人力タイプのピークホー
ルド回路と、このピークホールド回路の出力に接続され
、変調信号成分を取り出せる時定数を有する放電回路上
を備え、前記差動増幅器の１つの入力にはＡＭＭ調信号
を加え、曲の入力にはピークホールドされた信号を帰還
させるようにしたので、ＡＭ変変調信号ベベル小さくて
も歪のない変調信号を取シ出すことができるという効果
がある。As described above, according to the present invention, there is provided a differential manual type peak hold circuit including a peak value holding capacitor and a differential amplifier 8, and a time constant connected to the output of the peak hold circuit to extract the modulated signal component. An AMM tone signal is added to one input of the differential amplifier, and a peak-held signal is fed back to the song input, so even if the AM modulation signal has a small bevel, distortion will not occur. This has the effect that it is possible to extract a modulated signal without any noise.
第１図は従来のＡＭＭ波回路を示す図、Ｊ２図はこの発
明の概念を示すブロック回路図、第３図はこの発明の一
実施例を示す回路図、！４区１〜第６図はこの発明の他
の実施例を示す回路図である。
図においてＦｉ＋は人力端子、（６）はピークホールド
回路、（７）は放−回路、（８ｊは出力端子、（ＩＩ）
は差動増幅器、（１騰はピーク値保持用コンデンサ、
１１５＋はピークホールドされた信号を帰還させる嶽路
である。
なお、図中同一符号は同一または相当部分を示代理人
為 野 信 −
第１図
４
第２図
５
第３図 第４図
第５図
第６図
手続補正書（自発）
２、発明の名称
ＡＭ検波回路
３、補正をする者
事件との関係 特許出願人
住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部
４、代理人
住 所 東京都千代田区丸の内二丁目２番３号
５、 補正の対象
明細書の発明の詳細な説明の欄
６、補正の内容
（１）明細書第６頁第１０行の「電路」を「線路」と訂
正する。
（２）明細書第６頁第１７〜１９行の「トランジスタ（
２）。
（財）、（ハ）を所定のバイアス状態にしておき」を「
トランジスタ（ホ）に所定のバイアスをかけておき」と
訂正する。
以上Fig. 1 is a diagram showing a conventional AMM wave circuit, Fig. J2 is a block circuit diagram showing the concept of this invention, and Fig. 3 is a circuit diagram showing an embodiment of this invention. 4 Sections 1 to 6 are circuit diagrams showing other embodiments of the present invention. In the figure, Fi+ is a human power terminal, (6) is a peak hold circuit, (7) is a release circuit, (8j is an output terminal, (II)
is a differential amplifier, (1 rise is a peak value holding capacitor,
Reference numeral 115+ is a conduit for returning the peak-held signal. In addition, the same reference numerals in the figures indicate the same or corresponding parts.
Makoto Tameno - Figure 1 4 Figure 2 5 Figure 3 Figure 4 Figure 5 Figure 6 Procedural amendment (voluntary) 2. Name of the invention AM detection circuit 3. Relationship with the person making the amendment Patent application Address: 2-2-3 Marunouchi, Chiyoda-ku, Tokyo Name (601) Mitsubishi Electric Corporation Representative: Jin Hachibe 4, Agent Address: 2-2-3-5 Marunouchi, Chiyoda-ku, Tokyo, as amended. Column 6 of Detailed Description of the Invention in the Subject Specification, Contents of Amendment (1) "Electric circuit" in line 10 of page 6 of the specification is corrected to "line." (2) “Transistor (
2). Set (goods) and (c) to a predetermined bias state" to "
Apply a predetermined bias to the transistor (E),'' he corrected. that's all
Claims (1)
差動入力タイプのピークホールド回路と、このピークホ
ールド回路の出力に接続され、変調信号成分を取り出せ
る時定数を有する放電回路とを備え、前記差動増幅器の
１つの入力にはＡＭ変調信号を加え、他の入力にはピー
クホールドされた信号を帰還させるようにしたＡＭ検波
回路。 （２）差動増幅器は入力段に差動トランジスタを備え、
かつこれの１つの出力により駆動されてピークホールド
回路を充電する回路系子を備えている特許請求の範囲４
１項記載、のＡＭ検波回路。 （３） 放電回路は、ピーク値保持用コンデンサと並
列に接続された抵抗である特！ｌ！Ｐ請求の範囲第１項
記載のＡＭ検波回路。[Scope of claims] an AM detection circuit which applies an AM modulation signal to one input of the differential amplifier and feeds back a peak-held signal to the other input. (2) The differential amplifier has an input stage. Equipped with differential transistors,
Claim 4 further comprising a circuit system that is driven by one output of the peak hold circuit and charges the peak hold circuit.
AM detection circuit described in item 1. (3) The discharge circuit is a resistor connected in parallel with the peak value holding capacitor. l! The AM detection circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10505182A JPS58220506A (en) | 1982-06-16 | 1982-06-16 | Amplitude modulation detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10505182A JPS58220506A (en) | 1982-06-16 | 1982-06-16 | Amplitude modulation detecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220506A true JPS58220506A (en) | 1983-12-22 |
Family
ID=14397184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10505182A Pending JPS58220506A (en) | 1982-06-16 | 1982-06-16 | Amplitude modulation detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220506A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933311U (en) * | 1982-08-26 | 1984-03-01 | 東光株式会社 | AM detection circuit |
| WO1999037019A1 (en) * | 1998-01-20 | 1999-07-22 | T.I.F. Co., Ltd. | Detector circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779715A (en) * | 1980-11-04 | 1982-05-19 | Matsushita Electric Ind Co Ltd | Envelope detection circuit |
-
1982
- 1982-06-16 JP JP10505182A patent/JPS58220506A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779715A (en) * | 1980-11-04 | 1982-05-19 | Matsushita Electric Ind Co Ltd | Envelope detection circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933311U (en) * | 1982-08-26 | 1984-03-01 | 東光株式会社 | AM detection circuit |
| WO1999037019A1 (en) * | 1998-01-20 | 1999-07-22 | T.I.F. Co., Ltd. | Detector circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2958342B2 (en) | Amplitude adjustment circuit | |
| JP3697679B2 (en) | Stabilized power circuit | |
| JPH0255962B2 (en) | ||
| JPS58220506A (en) | Amplitude modulation detecting circuit | |
| JPS61212168A (en) | Image display | |
| JPS61212933A (en) | Electrooptic transducer | |
| GB2032716A (en) | Biasing networks for power and amplifiers | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JP3410888B2 (en) | Optical receiver | |
| JP3450975B2 (en) | Comparator circuit with integrator and infrared receiver | |
| JPS62100084A (en) | Automatic gain control circuit | |
| JPH0116050B2 (en) | ||
| JP2710473B2 (en) | Constant current circuit | |
| EP0843408A1 (en) | Amplification circuit which includes an input current compensation device | |
| JP2546912B2 (en) | AC amplifier | |
| JP3343005B2 (en) | Optical receiver circuit with mute function | |
| JP3014557B2 (en) | Audio device with built-in battery and audio signal amplifier circuit | |
| JP2674096B2 (en) | Multiplication circuit | |
| JPS5853209A (en) | Differential amplifier | |
| JP2956105B2 (en) | Phase detection circuit | |
| KR800001108B1 (en) | Amplifier | |
| JPH07112137B2 (en) | Base current compensation circuit | |
| JP3297993B2 (en) | Input switching circuit | |
| JPH01305326A (en) | Circuit for photodetector | |
| JPH0633720Y2 (en) | Signal transmission line equipment |