JPS5821925A - 交流スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプログラマブルコントローラ（ｐｃ）の出力回
路として利用される交流スイッチ回路に係り、特に外部
と直流的に絶縁された論理回路を含むゲート回路により
、トライアックのスイッチを行う交流スイッチ回路に関
する。

従来、ＰＣの出力回路、特に交流電源に直列に挿入され
た負荷の電流を開閉するスイッチ回路として、トライア
ックが使用されている。該トライアックは、これと並列
接続された抵抗、スイッチ素子及びゲート抵抗により分
流された電流を、低圧側回路と分離制御された上記スイ
ッチメチの開閉制御により、０Ｎ−ＯＦＦ制御されるも
ので、これにより、負荷の電流制御を行っている。

第１図及び第２図に上記従来の交流スイッチ回路の例を
示す。これは交流電源戦。に直列に接続された負荷８の
電流を、それに直列に接続したトライアック５で０Ｎ−
ＯＦＦ制御するものである。

第１図及び第２図では前記トライアック５のゲート回路
の構成が異っている。第１図は、トライアツク５両端の
交流電流を、バイアス抵抗１３ａ及びゲート抵抗１’８
　ｂを介して整流器４で整流した後、光サイリスタ３ｂ
に導き、−次ぐ低圧）側に設けられた発光ダイオード３
ａの発光を制御することによりトライアック５のゲート
回路の電流を制御し、トライアック５を０Ｎ−ＯＦＦ制
御する構成になっている。第２図は第１図でゲート回路
に整流器４と１個の光サイリスタ３ｂを用いていたもの
を、整流器を除き互に逆並列接続された２個の光サイリ
スタａ　ｂ　、　ａ　ｂ’を用いて構成したものである
。又１両回路共５−次側にデータレジスタ１が設けられ
その出力でドライバー２を介して前記発光ダイオード３
ａを駆動している。尚、図で１２ａ、１２ｂはそれぞれ
光サイリスタ８ｂのバイアス抵抗とバイアスコンデンサ
、１１は保護ダイオード、１０は出力表示用発光ダイオ
ード、６はサージ電圧吸収素子及び７は複数回路に１個
の割合で設けられたヒユーズである。

一般にＰＣは、予め定められたプログラムに従って複数
入力の組合せで、複数出力を制御することにより、外部
の機械、製造ライン等の被制御対象を制御するものであ
る。そのため、第１図は第２図回路の複数、例えば６４
点（回路）或いは１２８点力月台のＰＣの出力部として
使用される。

従って、入出力回路の価格低減は、ＰＣ全体の低価格化
に大きな影響を及ぼすことになる。低価格化という観点
から上記従来回路をみた場合、比較的高価な整流器４と
光サイリスタ３（第１図）或いは、２個を互に逆並列に
接続した光サイリスタ１８ｂ、１３ｂ（第２図′）−を
各出力回路毎に必要としていること、及び光サイリスタ
として高耐圧なるものが必要であること等のため上記回
路図（第１図、第２図）のままでの低価格化は困難と考
えられる。

又、出力回路の０Ｎ−ＯＦ　Ｆ動作状態を表示する方法
についても、従来回路においては、表示用ダイオードＩ
Ｏが光サイリスタの１次側の発光ダイオード３ａに直列
に設けられているため、必ずしも出力素子（トライアッ
ク）の動作状態を直接表示しているとは限らない。

本発明は、以上の点に鑑みなされたもので、トライアッ
クのゲート回路にスイッチ素子とその前段にメモリ部を
有し、該メモリ部とＰＣ制御部間の制御信号及び直列デ
ータ転送をホトカプラーで行いホトカプラーの使用個数
を減らし、且つ耐圧の低いスイッチ素子でゲート回路の
制御が可能な構成にすることにより、複数出力回路の低
価格化を計ることを目的としたものである。又、トライ
アックのゲート回路に直接発光ダイオードを接続出来る
構成にすることにより、トライアックの０Ｎ−ＯＦＦの
状態を直接表示する様にしたものである。

以下、本発明の交流スイッチ回路を、図面に従って詳細
に説明する。

第８図は本発明に係る交流スイッチ回路の１出力回路図
で一部にブロック図を含んだものである。

交流電圧源ｖＡｃ（ＡＣｌｏｏｖ）に直列に接続された
負荷１５が端子台５０の一対の端子を構成する個別端子
５０ｂと共通端子５０ａに接続され、直列接続されたヒ
ユーズ１６及びトライアック１７で主電流回路を構成す
る。サージ電圧を吸収するためトライアックＩ７と並列
に通常コンデンサと抵抗を直列接続した複合部品から成
るサージ電圧吸収回路１８を接続している。共通端子５
０ａは、数量力（例えば４出力）毎に設けられ、直列接
続されたヒユーズ１６で各出力毎に過電流の保護を計っ
ている。トライアック１７のゲー１−（Ｇ）端子は電流
制限抵抗１９、出力表示用発光ダイオード２０を介して
スイッチ素子３５を含めた制御回路素子３０に接続され
ている。従って、トライアック１７を０Ｎ−ＯＦＦ制御
するためのゲート回路は、トライアック１７のＴ１端子
とゲート（Ｇ）端子間に電流制限抵抗１９、発光ダイオ
ード２０゜スイッチ素子３５及び電源回路４０から成る
ループ回路で構成されている。スイッチ素子３５はその
前段に設けられたスイッチ制御回路３ｏｏからのラッチ
出力にて開閉制御される構成で、トライアック１７のゲ
ート電流を制御し、主回路の電流をスイッチする。

本回路に於てはトライアック１７のＴ１端子とゲート（
Ｇ）端子で構成されるＰＮ接合に、ゲート電流を流すこ
とにより、トライアックのメイン回路を制御する構成に
なっているため、耐圧の低いスイッチ素子で主（メイン
）回路の高圧電流の制御が可能である。例えば、’ｒ、
−ｃ端子間の順方向電圧ＶＰＮ　（約０．７Ｖ）、スイ
ッチ素子３５両端のＯＮ電圧ＶＯＮ　、抵抗１９の抵抗
値をＲ及びゲ〒ト電流をＩｇとした場合、ゲート回路の
電源電圧Ｅ　は、Ｅｇ＝ＩｇＲ＋ＶＰＮ＋ＶＯＮで表わ
される。Ｉｇ−３０ｍＡ、Ｒ−１２０Ω、ＶＰＮ＝　０
．７Ｖ−ＶＯＮ＝０．８Ｖ＋７）場合はＥｇ＝４．６Ｖ
となり、ＩＣの駆動電圧５−Ｖで十分制御可能となる。

また、スイッチ素子の耐圧も通常の素子の耐圧レベルで
あれば十分間に合う。このことから、スイッチ素子３５
を含めたゲート回路の制御回路のＩＣ化も普通のＩＣと
同様に容易になり、引いては、スイッチ回路全体の低価
格化に貢献するものである。

又、表示用発光ダイオード２０をトライアック１７のゲ
ート回路に直列に挿入することにより、従来回路に比較
しトライアック１７の０Ｎ−ＯＦＦ状態をより直接的に
表示することができる。

上述の回路構成において、スイッチ制御回路３００は、
例えばプログラムコントローラ（ＰＣ）より出力される
負荷１１の駆動制御信号を一時記憶するもので、この記
憶した制御信号をスイッチ素子３５に供給することで、
該スイッチ素子の開閉制御を行うものである。つまり、
スイッチ素子３５を導通させるための信号がスイッチ制
御回路より出力されれば、トライアック１７のゲート電
流が流れ、これによりトライアック１７がＯＮし、負荷
１５に電流が流れ駆動されることになる。この時、発光
ダイオード２ｏは、トライアック１７がＯＮ状態である
ことを表示するために発光する。

次にスイッチ素子３５の前段に設けられ、該スイッチ素
子を開閉制御するスイッチ制御回路３ｏ。

の構成例を第４図を参照して詳細に説明する。点線で囲
まれたスイッチ制御回路３ｏｏ及びスイッチ素子３５を
含めた部分が、本構成例では１個の制御用ＩＣ８０から
成っている。このスイッチ制′御回路に供するＩＣ８０
内（よ、ＩＣ外から直列に転送されるデータ特に、ＰＣ
からの負荷の駆動信号を並列データに変換出力するため
のシフトレジスタ３１、該シフトレジスタからの並列デ
ータを一時記憶するラッチ回路３２、該ラッチ回路の記
憶出力と外部（特にＰＣ）から転送されるクリア及びス
トローブ信号と論理的にアンド及びオアをとるためのア
ンドゲート３３、オアゲート３４、及びオアゲート３４
の出力で駆動されるスイッチ素子８５より構成される。

本回路図においては、スイッチ素子３５としてオープン
ドレインのＭＯＳトランジスタを示しているが、オープ
ンコレクタのトランジスタでもゲート電流（例えば８０
ｍＡ）以上の電流を制御出来るものであれば十分使用出
来る。外部の制御ユニット等からの複数の制御信号及び
直列データ信号は入力端子２２からホトカプラー３９を
通して、電気的に絶縁した状態で上記制御用ＩＣ３０に
入力される。制御信号入力端子２２及びホトカプラー８
９は複数で構成される。

本実施例では、直列データ入力２２ａ、クロック人力２
２ｂ、ラッチ入力２２Ｃ１ストローブ入力２２ｄ及びク
リア入力２２ｅの５入力端子と夫々に対応した発光ダイ
オードのドライバー３８ａ。

８８ｂ、８８ｃ、３８ｄ、３８ｅを設け、これに夫々対
応してホトカプラー８９ａ、８９ｂ、８９ｃ、８９ｄ、
３９ｅを設けている。

そこで、入力端子２２ａより入力される直列データ（負
荷制御用の直列データ）は、ホトカプラー３９ａを介し
て制御用ＩＣ８０の端子３７ａよりシフトレジスタ３１
に供給される。この時、へ力端子２２ｂからのクロック
信号に従って、シフトレジスタ８１に供給される直列デ
ータが順次シフトされ、シフトレジスタ３１に例えば３
２♂ット分のデータが収納される。そして、ラッチ入力
によりシフトレジスタ３１内の収納データがラッチ回路
３２に転送されそのデータが一時記憶される。このラッ
チ回路３２からの記憶出力は、入力端子２２ｄより供給
されるストローブ信号により、アンドゲート３８．オア
ゲート３４を介してスイッチ素子３５を開閉制御するこ
とになる。尚、クリア信号が供給されれば、上記ラッチ
回路３２の記憶出力に関係なくオアゲートの出力が全て
同一となり、スイッチ素子３５は例えば閉成状態となる
。

本実施例では、アイソレート用ホトカプラー８ｊを介し
て直列データを並列出力するシフトレジスタ３１を制御
用ＩＣ側に設けていることから、複数の制御信号が入力
されるにもかかわらず、従来の出力回路に較べて、全体
として少数のホトカプラーで構成することができ従来の
ものに較べて出力回路の低価格化が可能である。即ち、
ホトカブ？ ラーＢＳの数は一定で、シフトレジスタの容量及びラッ
チ回路の容量を大きくすることで、複数の制御信号の入
力に対して対処できる。

続いて第８図の実施回路例における電源回路４０の回路
例を第５図に示しており、電源回路４０について説明す
る。図において、交流電源のＶＡＣの一端は、保護用ヒ
ユーズ４２を介して電源トランス４１の一次巻線の一端
に接続され、他端は前記電源トランス４１の他端に接続
され、−次回路を構成する。電気的に絶縁されたトラン
ス４１の２次巻線側に誘起される電圧は、整流器４３で
余波整流され、コンデンサ４４ａで平滑された後、ツェ
ナダイオード４５ｂとトランジスタ４５ａ等で構成され
る定電圧回路４５を経て制御用ＩＣ３０等の電源として
供給される。又、本実施例に於て、トライアック１７の
ゲート回路の電源は、全波整流後の平滑電圧部から供給
しているが、これはゲート回路に使用するスイッチ素子
８５の種類とトライアック１７のゲート電流により決ま
るもので。

使用スイッチ素子によっては定電圧回路４５を経た後の
電圧を供給するようにしても良い。（例えばトランジス
タをスイッチ素子として使用する場合は５ｖで可能） 尚トライアック開閉制御はそのゲート電流として連続し
た直流電流を流すことによっても勿論可能であるが、パ
ルス状態の電流を流すことによっても可能である。その
パルス幅、デユーティ−は負荷により異るが、プログラ
マブルコントローラ（ｐｃ）の負荷として良く用いられ
るソレノイドを負荷とした場合、パルス幅１０μｓｅｃ
　、デユーティｌ／４０のパルス電流で十分制御可能で
ある。

従って電源用トランス４１の大きさもパルス動作で制御
するようにすれば小形のもので間に合う。

第６図は、８２出力を有する制御用ＩＣＡＯを用いた、
本発明の実施例を示すブロック図である。

制御信号と共に入力端２２より供給される直列データ信
号は、ホトカプラー３９を経て、制御用ＩＣ３０に入力
される。ここで前記諸口路（３１゜３２．８３．８４）
により並列出力データに変換された後、トライアック１
７のゲート回路を制御する。トライアック１７には並列
にサージ吸収回路１８が設けられその出力端は端子台５
０に導かれ、夫々外部負荷と接続される。

以上の説明で明らかな通り、本発明によれば直列データ
信号をホトカプラーでアイソレートされたトライアック
のゲート回路に設けた直列入力並列出力シフトレジスタ
に入力することにより、アイソレート用ホトカプラーの
個数を減らし、トライアックのＴ１端子−ゲート端子間
に、低圧側回路とはアイソレートされたゲート回路を設
けることにより通常耐圧のスイッチ素子でトライアック
の０Ｎ−ＯＦＦ制御を可能にできる。又、パルス動作を
併用することによりゲート回路の電源容量の小形化を計
ることも可能となる。又、トライアックのゲート回路に
直接表示用発光ダイオードを挿入出来るので、より直接
的にトライアックの０Ｎ−ＯＦＦ状態を表示することが
可能である。

従って、本発明を実施することにより交流スイッチ回路
の集積化小型化及低価格化を図ることができる。尚本発
明は共通の電源及びホトカプラーを必要とするため、出
力回路数の多いもの程より大きい価格低減効果が期待出
来るものである。

【図面の簡単な説明】

第１図、第２図は従来の交流スイッチ回路例。 第３図は本発明における実施交流スイッチ回路の一具体
例を示す回路図、第４図は本発明の交流スイッチ回路の
制御部回路図、第５図は本発明にかかる電源部の回路図
、第６図は３２出力の場合の本発明の一実施例を示すブ
ロック図である。 １５；負荷、１７；トライアック、１９；電流制限用抵
抗、２０；出力表示用発光ダイオード、２２；制御デー
タ入力端子、３０；制御回路素子、８００；スイッチ制
御回路、８１；シフトレジスタ、８２；ラッチ回路、３
５：スイッチ素子、４０；電源回路。 代理人　弁理士　　福　士　愛　彦

Claims (1)

1. 【特許請求の範囲】 １、交流電源に直列に接続された負荷を、直列に挿入さ
   れたトライアックを０Ｎ−ＯＦＦ制御することにより駆
   動制御する交流スイッチ回路において、上記トライアッ
   クのゲート端子に接続されトライアックを０Ｎ−ＯＦＦ
   するためのスイッチ回路、ホトカプラーを介して外部か
   ら直列入力される制御信号を並列出力するシフトレジス
   タ、該シフトレジスタの並列出力を一時記憶するラッチ
   回路、該ラッチ回路の出力で上記スイッチ回路を駆動す
   る駆動回路を備え、上記スイッチ回路の開閉制御により
   上記トライアックをスイッチすることを特徴とする交流
   スイッチ回路。 ２、トライアックのゲート端子に直列に出力表示用発光
   ダイオードを挿入したことを特徴とする特許請求の範囲
   第１項記載の交流スイッチ回路。