JPS58213455A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58213455A JPS58213455A JP9721482A JP9721482A JPS58213455A JP S58213455 A JPS58213455 A JP S58213455A JP 9721482 A JP9721482 A JP 9721482A JP 9721482 A JP9721482 A JP 9721482A JP S58213455 A JPS58213455 A JP S58213455A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- source
- oxide film
- smoothed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係シ、燐等を含有した
層間絶縁膜を形成せしめる場合により平滑な構造を有し
、かつ耐湿性に優れた絶縁膜を形成させる方法に関する
ものである。
層間絶縁膜を形成せしめる場合により平滑な構造を有し
、かつ耐湿性に優れた絶縁膜を形成させる方法に関する
ものである。
従来、半導体素子の眉間絶縁膜としては形成された素子
と金属配線とを分離させるために、酸化膜、窒化膜、燐
珪酸ガラス（以下ＰＳＧ膜と略す）等が用いられてきた
。
と金属配線とを分離させるために、酸化膜、窒化膜、燐
珪酸ガラス（以下ＰＳＧ膜と略す）等が用いられてきた
。
特にＰＳＧ膜に関しては、絶縁膜としての性質以外に、
次工程で付着されるＡＩ等の配線材料の断切れを防止す
るために、該絶縁膜の表面は可能な限り平滑化させるこ
とが要求される。上記要求を単純に満足せしめる絶縁膜
として、例えば１０ｍｏｌ係以上の燐が含有されたＰＥ
Ｇ膜を用いると、平滑化に関しては満足されるが、耐湿
性の点で問題が生じ、満足な素子特性が得られない。
次工程で付着されるＡＩ等の配線材料の断切れを防止す
るために、該絶縁膜の表面は可能な限り平滑化させるこ
とが要求される。上記要求を単純に満足せしめる絶縁膜
として、例えば１０ｍｏｌ係以上の燐が含有されたＰＥ
Ｇ膜を用いると、平滑化に関しては満足されるが、耐湿
性の点で問題が生じ、満足な素子特性が得られない。
本発明の特徴は、上記欠点を改良し平滑化と耐湿性とを
同時に満足せしめる所にある。
同時に満足せしめる所にある。
以下図面を参照し、本発明の実施例につき詳細に説明す
る。
る。
第１図（ａＪ乃至第１図（ｄｌは本発明の一実施例であ
シ、ＭＯＳト’ｙンジスリス適用した場合の工程断面図
である。
シ、ＭＯＳト’ｙンジスリス適用した場合の工程断面図
である。
第１図（ａ）において、１ｏｔｉ、ｐ型シリコン基板、
２０は基板に埋設せる酸化膜、３０はグー１１化膜、４
０はポリシリコン、シリサイド等のゲート電極、５０（
ｄソース、ドレイン形成のためのイオンビーム、６０は
形成されたソース、ドレイン領域を各々示す。通常は上
記構造の素子に第１図（ｂ）で示した如く、一層の層間
ＰＥＧ膜８０を付着せしめ、その後１０００°Ｃ付近の
高温熱処理を施して平滑化を行なう。しかしながら同図
の９０に示したような凹部がパターン端部で生じること
により、高温熱処理を施した後でも十分な平滑効果は得
られず、上部金属配線の断切れの原因となる。又、更に
高濃度のＰＳＧ膜を使用すると、上述した如く平滑化へ
耐湿性とは相反する事象であるため、最終的な素子特性
社好ましくない結果を呈する。
２０は基板に埋設せる酸化膜、３０はグー１１化膜、４
０はポリシリコン、シリサイド等のゲート電極、５０（
ｄソース、ドレイン形成のためのイオンビーム、６０は
形成されたソース、ドレイン領域を各々示す。通常は上
記構造の素子に第１図（ｂ）で示した如く、一層の層間
ＰＥＧ膜８０を付着せしめ、その後１０００°Ｃ付近の
高温熱処理を施して平滑化を行なう。しかしながら同図
の９０に示したような凹部がパターン端部で生じること
により、高温熱処理を施した後でも十分な平滑効果は得
られず、上部金属配線の断切れの原因となる。又、更に
高濃度のＰＳＧ膜を使用すると、上述した如く平滑化へ
耐湿性とは相反する事象であるため、最終的な素子特性
社好ましくない結果を呈する。
第１図（Ｃ）は本発明を説明するもので、従来の第１図
（ｂ）の８０の一層の絶縁膜の代りに、１００゜１１０
．１２０で示した濃度の異なる（例えば、６゜８．１０
ｍｏ１％）三層のＰＳＧ膜を付着せしめた場合を示す。
（ｂ）の８０の一層の絶縁膜の代りに、１００゜１１０
．１２０で示した濃度の異なる（例えば、６゜８．１０
ｍｏ１％）三層のＰＳＧ膜を付着せしめた場合を示す。
該構造を有するＰＳＧ膜の特徴は、ｍｏｌ濃度の高い下
層のＰＥＧ膜が平滑化に寄与し、ｍｏｌ濃度の低い上層
のＰ２Ｏ膜が耐湿性の向上に寄与する所にある。上述し
た例では、６〜１０ｍｏ１％の三種の濃度を例に挙げて
説明したが、該膜は多層構造であるならば側層でもよく
、又濃度の組合せも任意に選べるのは言うまでもない。
層のＰＥＧ膜が平滑化に寄与し、ｍｏｌ濃度の低い上層
のＰ２Ｏ膜が耐湿性の向上に寄与する所にある。上述し
た例では、６〜１０ｍｏ１％の三種の濃度を例に挙げて
説明したが、該膜は多層構造であるならば側層でもよく
、又濃度の組合せも任意に選べるのは言うまでもない。
第１図（ｃｌに示したソース、ドレイン上のコンタクト
・ボールの開孔は、平滑化のための熱処理前に行なう方
が望ましい。次に第１図（ｄｌに示した如く、本方法で
形成した絶縁膜１４０の上に通常のプロセスでＡ１シリ
サイド等をの配線材料１５０を形成する。
・ボールの開孔は、平滑化のための熱処理前に行なう方
が望ましい。次に第１図（ｄｌに示した如く、本方法で
形成した絶縁膜１４０の上に通常のプロセスでＡ１シリ
サイド等をの配線材料１５０を形成する。
以上、本発明の特徴をＭＯＳデバイスを例に挙げて説明
したが、本発明による方法が、他のデバイスにも有効な
のＩｄＢう１でもない。
したが、本発明による方法が、他のデバイスにも有効な
のＩｄＢう１でもない。
第１図は本発明の一実施例を説明するための半導体基板
の工程断面図である。 ｌＯ・・・・・・シリコン基板、２０・川・・酸化膜、
３゜・・・・・・ゲート酸化膜、４ｏ・・・・・・ゲー
ト電極、５ｏ・・・・・・イオン・ビーム、６０．７０
・旧・・ソース、トレイン領域、８０・・・・・・ＰＳ
Ｇ膜、９０・・川・ＰＳＧ膜凹部、１００ 、１１０
、１２０・旧Ｐ Ｓ Ｇ膜、１３０−−−−・・コンタ
クト・ホール、１４０・・・・・・ＰＳＧ膜、１５０・
・・・・・配線材料。 （Ｃ）
の工程断面図である。 ｌＯ・・・・・・シリコン基板、２０・川・・酸化膜、
３゜・・・・・・ゲート酸化膜、４ｏ・・・・・・ゲー
ト電極、５ｏ・・・・・・イオン・ビーム、６０．７０
・旧・・ソース、トレイン領域、８０・・・・・・ＰＳ
Ｇ膜、９０・・川・ＰＳＧ膜凹部、１００ 、１１０
、１２０・旧Ｐ Ｓ Ｇ膜、１３０−−−−・・コンタ
クト・ホール、１４０・・・・・・ＰＳＧ膜、１５０・
・・・・・配線材料。 （Ｃ）
Claims (1)
- 半導体素子が形成された基板上に絶縁膜を形成する工程
において、該絶縁膜中には、１−、 ｌ Ｑ ｍｏ １
係の燐が含有されていること、該絶縁膜が多層構造から
なること、該多層構造において上層よシ下層の燐濃度が
高いことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9721482A JPS58213455A (ja) | 1982-06-07 | 1982-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9721482A JPS58213455A (ja) | 1982-06-07 | 1982-06-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213455A true JPS58213455A (ja) | 1983-12-12 |
Family
ID=14186367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9721482A Pending JPS58213455A (ja) | 1982-06-07 | 1982-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213455A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227887A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置の製造方法 |
| DE10227344B4 (de) * | 2001-06-21 | 2011-06-16 | Hynix Semiconductor Inc., Icheon | Verfahren zum Herstellen von Kontaktlöchern für einen Kondensator einer Halbleitervorrichtung |
-
1982
- 1982-06-07 JP JP9721482A patent/JPS58213455A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227887A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置の製造方法 |
| DE10227344B4 (de) * | 2001-06-21 | 2011-06-16 | Hynix Semiconductor Inc., Icheon | Verfahren zum Herstellen von Kontaktlöchern für einen Kondensator einer Halbleitervorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032616A (ko) | 반도체 장치를 위한 자기 정합 컨택트홀의 제조 방법 | |
| JPH1070191A (ja) | 半導体装置とその製造方法 | |
| US5128279A (en) | Charge neutralization using silicon-enriched oxide layer | |
| JPH03203351A (ja) | 半導体装置及びその製造方法 | |
| US6479378B1 (en) | Process for forming electrical interconnects in integrated circuits | |
| KR880011925A (ko) | 반도체장치 및 그 제조방법 | |
| JPS58213455A (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| US7588950B2 (en) | Test pattern for reliability measurement of copper interconnection line having moisture window and method for manufacturing the same | |
| JPH01171229A (ja) | 不揮発性半導体記憶装置 | |
| JPS59105338A (ja) | 半導体装置の製造方法 | |
| US5703391A (en) | Semiconductor device having element isolating insulating film in contact hole | |
| JPS6042837A (ja) | 半導体装置の製造方法 | |
| JP2520721B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR940012505A (ko) | 집적 회로 제조 방법 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPS62125679A (ja) | Ｍｏｓ半導体記憶装置 | |
| JP3461667B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR19980080643A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS58137233A (ja) | 半導体装置 | |
| JPS61104642A (ja) | 半導体装置 | |
| JPS6130758B2 (ja) | ||
| KR20030000827A (ko) | 반도체 소자의 제조방법 | |
| JPH06310734A (ja) | 半導体記憶装置の製造方法 |