JPS58207644A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58207644A
JPS58207644A JP9049782A JP9049782A JPS58207644A JP S58207644 A JPS58207644 A JP S58207644A JP 9049782 A JP9049782 A JP 9049782A JP 9049782 A JP9049782 A JP 9049782A JP S58207644 A JPS58207644 A JP S58207644A
Authority
JP
Japan
Prior art keywords
semiconductor
block
semiconductor pellet
pellet
envelope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9049782A
Other languages
English (en)
Inventor
Yoichi Araki
洋一 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP9049782A priority Critical patent/JPS58207644A/ja
Publication of JPS58207644A publication Critical patent/JPS58207644A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置に関し、特に温度補償板を使用し
ないで半導体ベレット全外囲器中に収容した形式の半導
体装置に関するものである。
〔発明の技術的背景〕
サイリスタ、ジャイアントトランジスタ、整流素子など
の電力用半導体装置はよく知られているように、シリコ
ンとほぼ同じ熱膨張係数を有するMOもしくはWから成
る温度補償板を半導体ペレットに合金接着して両者を一
体化し、これを外囲器に封入した構造となっている。最
近の半導体ペレットの性能向上に伴ってこれらの半導体
装置も大電流化しており、これとともに温度補償板も電
流の二乗に比例して大型化することが必要となっている
。しかしながら、温度補償板は高価な金属で構成されて
いるため、通電電流の増加とともに温度補償板を大型化
していくと装置価格が著しく高騰するという問題を生じ
ることになる。そこで最近では温度補償板を用いない形
式の電力用半導体装置が実用化されてきたが′、この形
式の半導体装置に於ては以下の如き問題点があり、これ
を解決する必要があった。以下に1全参照して説明する
〔背景技術の問題点〕
第1図に温度補償板を備えた従来の平形半導体装置を示
す。図に於て、1は半導体ペレットであり、該半導体ペ
レット1はWもしくはMofら成る温度補償板2の上に
合金接着されている。6は外囲器の一部を構成している
銅製の陽極ブロックであり、温度補償板2の下面に加圧
接触されている。
4は銅製の陰極ブロックであり、半導体ペレット1の上
面の陰極に圧接されている。5はゲートリードであり、
半導体ペレット1の上面の制御電極に接続されるととも
にセラミック製のケーシング6外へ引き出されている。
7はケーシング6内に嵌装されたゴム製のリングであり
、温度補償板2の外周部を杷持している。
このよ−うな従、来の温度補償板付き平形半導体装置に
於ては、半導体ペレット1がそれ自身よりも大きな温度
補償板2に取り付けられているので、該半導体ペレット
1をケーシング6及びリング7内に封入する際[は温度
補償板2の外周面がガイド面となるため、半導体ペレッ
ト1の外周部が外囲器等とすれ合うことなく、従って外
囲器への封入に際して半導体ペレットが損傷する恐れは
なこt”LK反して最近実用化されている温度補償板省
略型の半導体装置に於ては外囲器への封入に際1〜てガ
イド面がなくなるため、半導体ペレットが外囲器の一部
と擦れ合って損傷しやすいという問題が生じているほか
、外囲器内で半導体ペレットを安定した状態に保持しに
くい、等の問題全解決しなければならない、 〔発明の目的〕 この発明の目的は、前記の如き問題を解決し、外囲器へ
の封入に際して半導体ペレットlI′i:損傷を生ずる
恐れがなく、また、外、囲器内で半導体ペレットヲ安定
した状態に保持しうる改良された温度補償板省略型の半
導体装置を提供することである。
〔発明の概要〕
この発明の特徴は、半導体ペレットの表主面及び裏主面
の少なくとも一方の主面に、外囲器の一部に係合する突
部を設け、半導体ペレットを外囲器へ封入する際には該
突部によって該半導体ペレットを外囲器に位置決めする
とともに該突部を案内として該半導体ベレット全外囲器
中に挿入し、挿入後は該突部と外囲器の一部とを係合さ
せた状態に保つことにより半導体ペレットを外囲器内で
安定した状態に保持させるように構成したことである。
該突部に係合する外囲器の一部はたとえば陽極ブロック
や陰極ブロック等でよく、また、半導体ペレットとして
サイリスクを用いる場合KI/′i該突部をゲート電極
上に設けてもよい。
〔発明の実施例〕
以下に第2図乃至第7図を参照してこの発明の実施例に
ついて一説明する。なお、以下の図に於て第1図と同一
符号で表示された部分は従来装置と同一部分である。
第2図乃至第4図はこの発明の第一実施例を示(−たも
ので、第2図に示す実施例の平形半導体装置に於ては第
3図に示すように制御電極8上に設けた突部9を有する
半導体ペレット1が用いられている。該突部9は以下に
記載するように半導体ペレットの位置決め及びガイドと
しての機能を有するとともに半導体ペレットの制御電極
8の引出し端子ともなっている。該突部はこの実施例で
は円柱形に構成されてj・す、また、WもしくはM。
の如き導電性金属で構成されていることが望ましい。突
部9には第4図に示す如きスリット11付きの絶縁リン
グ10が嵌装さn1絶縁リング10は陰極ブーロック−
4の凹所の周壁面に係合するようになっている。この絶
縁リング10はたとえばテフロンの如きフッ素樹脂製で
あってもよいが、絶縁性が高く且つ摩擦係数が小さけれ
ばこれ以外の材料で構成されていてもよい。スリット1
1は制御電極8のリード5を引き出すためのものである
また、制御電極8に接着した該突部9はSi などの半
導体からなり、その中に所望の機能をもったPN構造な
どを形成し、かつ、制御電極8の外部電極引出しをする
こともできる。
半導体ペレット1の外周面は予めガラスパッシベーショ
ン膜12などによって被覆されており、半導体装置の組
立すなわち外囲器への封入、に際しては陰極16に陰極
ブロック4が、また、陽極14に陽極プロ、り3が圧接
されるように配置される。その際、陰極ブロック4と半
導体ペレット1との位置決めは絶縁リング10の外周面
を陰極ブロック4の凹所の周壁面に係合させることによ
って容易に行うこ、とができる。また、半導体ペレット
1の陰極ブロック4の凹所内への挿入は絶縁リング10
の外周面と陰極ブロック4の凹所の周壁面とを接触させ
た状態で絶縁リング10の軸線と平行に半導体ペレッ)
Ia−陰極ブロック4中に押し込むことによって容易に
行うことができ、その際、半導体ペレット1のどの部分
も陰極ブロック4やケーシング6に接触しない力・ら半
導体ペレットの損傷を生じる恐れは全くない。更に半導
体ペレット1の挿入後も半導体ペレット1は導体の突部
9及び絶縁1)フグ10ヲ介して外囲器の陰極ブロック
4の所定位置に安定に保持される。
第5図は第3図に示した実施例の変形実施例であって、
第4図に示したものとほぼ同じ構造のス1 リット15付きの絶縁リング16ヲ半導体ペレット1の
上面に接着固定した例である。
第6図は本発明の第二実施例を示したもので、この実施
例に使用される半導体ペレット1を第7図に示しである
。この実施例では、半導体ペレット1の位置決めのため
の突部17が陽極側すなわち裏主面に設けられており、
該突部17は外囲器の陽極ブロック6の外周面と係合す
るように円筒状に構成されている。従ってこの実施例の
装置に於ては、半導体ベレット1と外囲器の陰極プ0.
7り4との相対的位置決めはケーシングを介して行われ
る。
なお、この突部17もまた、前記実施例と同じく、金属
もしくは絶縁物で構成しておくことが望ましい。また、
との突部17fd一つの円筒形のものである必要はなく
、同一円周上に沿って配置した多数の突起として構成さ
れていてもよい。
〔発明の効果〕
この発明によれば、従来、温度補償板省略型の電力用半
導体装置に於て生じていた問題、すなわち、組立時にお
ける半導体ペレットと外囲器との相互接触による半導体
ペレットの損傷や組立後における半導体ペレットの不安
定状態、等の問題が解決され、半導体ペレットの損傷の
恐れがなく、また半導体ペレットを外囲器内で安定に保
持することのできる改良された半導体装置が提供される
【図面の簡単な説明】
第1図は温度補償板を使用する従来の平形半導体装置の
縦断面図、第2図は本発明による温度補償板省略型の半
導体装置の第一実施例を示す断面図、第6図は第2図の
装置の要部拡大図、第4図は第6図の一部の拡大斜視図
、第5図は第2図及び第6図の変形実施例の縦断面図、
第6図は本発明の第二実施例の縦断面図、第7図は第6
図の要部拡大図、である。 1・・・半導体ペレット、2・・・温度補償板、6・・
・陽極プロ、り、4・・・陰極ブロック、9.17・・
・突部、8・・・制御電極、10 、16・・・絶縁リ
ング。 =187

Claims (1)

  1. 【特許請求の範囲】 1 温度補償板と結合せずに半導体ベレッIf外囲器中
    に収容した形式の半導体装置に於て、前記外囲器の一部
    に係合して前記半導体ペレッ)?位置決めしうる突部−
    を−前記半導体ペレットの表主面及び裏主面の少なくと
    も一方の主面に設けたことを特徴とする半導体装置。 2 前記突部が前記半導体ペレットの制御電極上に設け
    られるとともに該電極から電極引出しをするところの導
    電性材料からなる特許請求の範囲第1項記載の半導体装
    置。
JP9049782A 1982-05-29 1982-05-29 半導体装置 Pending JPS58207644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9049782A JPS58207644A (ja) 1982-05-29 1982-05-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9049782A JPS58207644A (ja) 1982-05-29 1982-05-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS58207644A true JPS58207644A (ja) 1983-12-03

Family

ID=14000135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9049782A Pending JPS58207644A (ja) 1982-05-29 1982-05-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS58207644A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047836A (en) * 1987-12-03 1991-09-10 Mitsubishi Denki Kabushiki Kaisha Temperature compensating contact to avoid misregistration
US5801429A (en) * 1994-04-12 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047836A (en) * 1987-12-03 1991-09-10 Mitsubishi Denki Kabushiki Kaisha Temperature compensating contact to avoid misregistration
US5801429A (en) * 1994-04-12 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
US2751528A (en) Rectifier cell mounting
US2825014A (en) Semi-conductor device
US2985806A (en) Semiconductor fabrication
US4775916A (en) Pressure contact semiconductor device
US3736474A (en) Solderless semiconductor devices
US4673961A (en) Pressurized contact type double gate static induction thyristor
US3992717A (en) Housing for a compression bonded encapsulation of a semiconductor device
US2864980A (en) Sealed current rectifier
US3441813A (en) Hermetically encapsulated barrier layer rectifier
US2934588A (en) Semiconductor housing structure
US3476986A (en) Pressure contact semiconductor devices
JPS58207644A (ja) 半導体装置
US4829364A (en) Semiconductor device
US4329701A (en) Semiconductor package
US3176202A (en) Semiconductor device
US3538356A (en) Energy converter
US3027502A (en) Semiconductor device
US3483440A (en) Plastic coated semiconductor device for high-voltage low-pressure application
US4757366A (en) Light-triggerable thyristor having low-loss feed of the trigger energy
JPH0245334B2 (ja)
CN109427709B (zh) 电气器件以及电气装置
GB1177031A (en) Pressure Assembled Semiconductor Device using Massive Flexibly Mounted Terminals
CN111106069B (zh) 一种晶闸管管壳
JPH08330337A (ja) 平型半導体装置
US3409808A (en) High voltage diode for low pressure applications