JPS582023A - プレ−ナ−形半導体装置 - Google Patents
プレ−ナ−形半導体装置Info
- Publication number
- JPS582023A JPS582023A JP56098179A JP9817981A JPS582023A JP S582023 A JPS582023 A JP S582023A JP 56098179 A JP56098179 A JP 56098179A JP 9817981 A JP9817981 A JP 9817981A JP S582023 A JPS582023 A JP S582023A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor substrate
- sio2 film
- film
- moisture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000009545 invasion Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002689 soil Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 241000239241 Amphipoda Species 0.000 description 1
- 241000252229 Carassius auratus Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ショトキ−バリヤ形半導体装置を一つの構造例として第
1図にショトキ−バリヤダイオードを示す。
1図にショトキ−バリヤダイオードを示す。
同図において、N“型シリコン半導体基板1上にN型エ
ピタキシャル層2を成長させ、このエピタキシャル層2
上に5i02膜3を形成し、所定の大きさの窓明けを行
う。この窓明は部分及び5i02膜上にショトキ−障壁
を形成する金属として例えば、Mo4を蒸着法等によっ
て付着させ、さらにその上にNis 、 Au6を積層
する。
ピタキシャル層2を成長させ、このエピタキシャル層2
上に5i02膜3を形成し、所定の大きさの窓明けを行
う。この窓明は部分及び5i02膜上にショトキ−障壁
を形成する金属として例えば、Mo4を蒸着法等によっ
て付着させ、さらにその上にNis 、 Au6を積層
する。
また、前記半導体基板lの他方の面には、オーミックメ
タルとして、へi5及びAu6を付着させる。
タルとして、へi5及びAu6を付着させる。
そして、両生面上のAu6にはそれぞれ、アノード電極
及びカソード電極(図示せず)が接続される構造となっ
ている。その後、ペレット部を樹脂モールドし、軸方向
にリード線が突出したいわゆるアキシャル型のシE)キ
ーバリヤダイオードが形成される。
及びカソード電極(図示せず)が接続される構造となっ
ている。その後、ペレット部を樹脂モールドし、軸方向
にリード線が突出したいわゆるアキシャル型のシE)キ
ーバリヤダイオードが形成される。
上記の構造のものまたは、他の樹脂封止構造の半導体装
置において特に、耐湿性の点で問題がある。
置において特に、耐湿性の点で問題がある。
すなわち、ショトキ−障壁を形成する金属としてのMo
4とSiO2膜3との接着性が悪く、そのため、リード
線を伝わって外部から侵入した水分が前記Mo4とS
iOz膜3との境界を毛細管現象により入りi/ユみン
ヨトキー障9に至り耐圧劣化ケ来すことが明らかI/C
なった。!た、MOは、水分によって腐触される性質が
ある。さらに、水分とM、・の接触部に電″〃があると
電融現象があるので、気花性に劣る樹脂モールド型のこ
の種、半導体装置では一層、耐圧劣化が発生し易いこと
も明らかになった。
4とSiO2膜3との接着性が悪く、そのため、リード
線を伝わって外部から侵入した水分が前記Mo4とS
iOz膜3との境界を毛細管現象により入りi/ユみン
ヨトキー障9に至り耐圧劣化ケ来すことが明らかI/C
なった。!た、MOは、水分によって腐触される性質が
ある。さらに、水分とM、・の接触部に電″〃があると
電融現象があるので、気花性に劣る樹脂モールド型のこ
の種、半導体装置では一層、耐圧劣化が発生し易いこと
も明らかになった。
本発明は、上記の事情に基づきなされたものでショトキ
−障壁を形成する金属とシリコン半導体基板との接着面
への水分の侵入を防止するために5i02 Jliとの
付着力の優れた金属によって前記障壁を形成する金属を
覆ったことを特徴とするものである。
−障壁を形成する金属とシリコン半導体基板との接着面
への水分の侵入を防止するために5i02 Jliとの
付着力の優れた金属によって前記障壁を形成する金属を
覆ったことを特徴とするものである。
以下に、本発明の実施例を図面を参照にして説明する。
第2図において、N)半導体基板11土にN型エヒタキ
シャル層12i成長おせ、このエビタキンヤル層I2土
に5i02膜13を通常の方法により4,000〜5,
0OOAの厚さに形成する。次いで5i02膜13に所
定の大きさの窓明けを施し、この窓明は部分及び5i(
J2膜]3土に障壁金属としてM014を蒸着法等によ
りa;ooo〜s;ooo ’hの7yさて蒸着する。
シャル層12i成長おせ、このエビタキンヤル層I2土
に5i02膜13を通常の方法により4,000〜5,
0OOAの厚さに形成する。次いで5i02膜13に所
定の大きさの窓明けを施し、この窓明は部分及び5i(
J2膜]3土に障壁金属としてM014を蒸着法等によ
りa;ooo〜s;ooo ’hの7yさて蒸着する。
その後、5i02膜13土の外周部の、 M’o 14
を化学エツチング法等により除去する。
を化学エツチング法等により除去する。
次に、5I02膜13との接着性が良好でかつ水との反
応に対して耐性の強い金属、例えばTi、Crまたは水
分に対しては若干耐性が劣るが接着性の良好な金属であ
るAt等の被覆用金属】5金魚着法等によって1,00
0−5,000 Aの厚さで前記MoJ4の全面を葎う
ようにして付着させる。しかる後、従来の構造と同様に
、被覆用金属15土にNi16. Au17の層を形成
する一方、前記シリコン半導体基板1の他方の主面には
、Ti18. Ni19及びAu20の各層を形成し、
両生面上に電極IJ−ドを接続する。
応に対して耐性の強い金属、例えばTi、Crまたは水
分に対しては若干耐性が劣るが接着性の良好な金属であ
るAt等の被覆用金属】5金魚着法等によって1,00
0−5,000 Aの厚さで前記MoJ4の全面を葎う
ようにして付着させる。しかる後、従来の構造と同様に
、被覆用金属15土にNi16. Au17の層を形成
する一方、前記シリコン半導体基板1の他方の主面には
、Ti18. Ni19及びAu20の各層を形成し、
両生面上に電極IJ−ドを接続する。
最後に、ペレット部に樹脂モールドを施し、アキシャル
型のショトキ−バリヤダイオードが完成する。
型のショトキ−バリヤダイオードが完成する。
上記の説明から明らかなように本発明によれば障壁金属
の全面を包囲するごと(Ti 、 Cr、 Al′りの
S山2膜、すなわち、絶縁被膜との接着性に優り、2被
覆用金属で覆っているために外部から侵入した水分は最
も重要な部分たる障壁金属とシリコン半導体基板との接
着部分に至る以前で、完全に侵入が阻止される。したが
って耐湿性が著しく向上し長時間、特性劣化を来さない
。
の全面を包囲するごと(Ti 、 Cr、 Al′りの
S山2膜、すなわち、絶縁被膜との接着性に優り、2被
覆用金属で覆っているために外部から侵入した水分は最
も重要な部分たる障壁金属とシリコン半導体基板との接
着部分に至る以前で、完全に侵入が阻止される。したが
って耐湿性が著しく向上し長時間、特性劣化を来さない
。
上記の事実を実鉦した試験例を第3図に示す。
す々わち、第3図は、従来の構造のショトキ−バリヤダ
イオードと本発明の構造のそれとを耐湿ブロッキング試
験を行いその結果を示すもので、横軸に試験時間(11
3)、縦軸に耐電圧の初期値に対する変化率(α)を採
り、温度85℃、湿度85東印加逆電圧40Vとしたも
のである。
イオードと本発明の構造のそれとを耐湿ブロッキング試
験を行いその結果を示すもので、横軸に試験時間(11
3)、縦軸に耐電圧の初期値に対する変化率(α)を採
り、温度85℃、湿度85東印加逆電圧40Vとしたも
のである。
同図から明らかなように、従来の構造Aでは、100時
間で初期値に対し約20チの変化が観察されるのに対し
、本発明の構造Bでに、100時間で(1全く変化がな
く、250時間においてもわずかに約3係の変化をする
にすぎない。
間で初期値に対し約20チの変化が観察されるのに対し
、本発明の構造Bでに、100時間で(1全く変化がな
く、250時間においてもわずかに約3係の変化をする
にすぎない。
第4図及び第5図は、本発明の他の実施例を示すもので
、第4図に示すもIのけ、MO14上の被覆用金属15
の形状に沿うようにへ116及びAu17の金属を設け
たものであシ、障壁金属までの水分侵入経路がより長く
なることにより、さらに耐湿性の向上を図ることができ
る。また、第5図に示すものは、被覆用金属15のNi
16及びAu17の付着面積を小さくしたものである。
、第4図に示すもIのけ、MO14上の被覆用金属15
の形状に沿うようにへ116及びAu17の金属を設け
たものであシ、障壁金属までの水分侵入経路がより長く
なることにより、さらに耐湿性の向上を図ることができ
る。また、第5図に示すものは、被覆用金属15のNi
16及びAu17の付着面積を小さくしたものである。
なお、同図において、第2図と同一部分には同一符号を
付してその詳し・い説明は省略する。さらに、本発明の
実施例としてダイオード構造のものについて説明したが
、広くショトキ−障壁を有する半導体装置もしくけ絶縁
被膜に窓あけして、こ)膜にオーバラップするように金
属を半導体基板に@接蒸着するような構造のものにも適
用し得ることは勿論である。−lた、障壁金属の被覆用
金應として本発明の実施例では、Ti、CrあるいはA
l’の例について説明したが、絶縁被膜との接着性の良
好な金属であれば、他のものに置換可能である。ここで
は、金属としてMOを例に上げたが絶縁被膜と接着性の
悪いPi、Pdでもよい。
付してその詳し・い説明は省略する。さらに、本発明の
実施例としてダイオード構造のものについて説明したが
、広くショトキ−障壁を有する半導体装置もしくけ絶縁
被膜に窓あけして、こ)膜にオーバラップするように金
属を半導体基板に@接蒸着するような構造のものにも適
用し得ることは勿論である。−lた、障壁金属の被覆用
金應として本発明の実施例では、Ti、CrあるいはA
l’の例について説明したが、絶縁被膜との接着性の良
好な金属であれば、他のものに置換可能である。ここで
は、金属としてMOを例に上げたが絶縁被膜と接着性の
悪いPi、Pdでもよい。
第1図は、従来のショトキ−バリヤダイオードの構造℃
−例を示す断面図、第2図は、本発明の・一実施例であ
るショトキ−バリヤダイオードの構造を示す断面図、第
3図は、上記従来の構造のものと本発明の構造のものと
の耐湿ブロッキング試験の製果を示す比較図、第4図及
び第5図は、それぞれ本発明の他の実施例を示すショト
キ−バリヤダイオードの断面図である。 11・・・N“型シリコン半導体基板 12・・・N (Allエピタキシャル層13 ” 5
102膜、 ] 4 ・−・Mo+。 】5・・・被覆用金属、16・・・Ni・、17・・・
Aψ;18 ・・T+ ’ 、 ] 9 ・・・Ni’
a 20 ・・4u!l。 出願代理人 弁理士 菊 池1五 部 17図 第2図
−例を示す断面図、第2図は、本発明の・一実施例であ
るショトキ−バリヤダイオードの構造を示す断面図、第
3図は、上記従来の構造のものと本発明の構造のものと
の耐湿ブロッキング試験の製果を示す比較図、第4図及
び第5図は、それぞれ本発明の他の実施例を示すショト
キ−バリヤダイオードの断面図である。 11・・・N“型シリコン半導体基板 12・・・N (Allエピタキシャル層13 ” 5
102膜、 ] 4 ・−・Mo+。 】5・・・被覆用金属、16・・・Ni・、17・・・
Aψ;18 ・・T+ ’ 、 ] 9 ・・・Ni’
a 20 ・・4u!l。 出願代理人 弁理士 菊 池1五 部 17図 第2図
Claims (2)
- (1)半導体基板上の絶縁被膜の窓部周辺に一部がオー
バーラツプするように形成された金属を前記絶縁被膜と
の接着性に優れた被覆用金属で包囲したことを特徴とす
るプレーナー形半導体装置。 - (2)前記被覆用金属が、Ti、Cr若しくはAjであ
る特許請求の範囲第1項記載のプレーナー形半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56098179A JPS582023A (ja) | 1981-06-26 | 1981-06-26 | プレ−ナ−形半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56098179A JPS582023A (ja) | 1981-06-26 | 1981-06-26 | プレ−ナ−形半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS582023A true JPS582023A (ja) | 1983-01-07 |
Family
ID=14212795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56098179A Pending JPS582023A (ja) | 1981-06-26 | 1981-06-26 | プレ−ナ−形半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS582023A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6081859A (ja) * | 1983-10-11 | 1985-05-09 | Matsushita Electric Ind Co Ltd | シヨツトキ−障壁半導体装置 |
JPH0373573A (ja) * | 1989-08-14 | 1991-03-28 | Sanken Electric Co Ltd | シヨットキバリア半導体装置 |
JP2015204331A (ja) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | 半導体装置、半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53110465A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Semiconductor device |
-
1981
- 1981-06-26 JP JP56098179A patent/JPS582023A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53110465A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6081859A (ja) * | 1983-10-11 | 1985-05-09 | Matsushita Electric Ind Co Ltd | シヨツトキ−障壁半導体装置 |
JPH0373573A (ja) * | 1989-08-14 | 1991-03-28 | Sanken Electric Co Ltd | シヨットキバリア半導体装置 |
JP2015204331A (ja) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | 半導体装置、半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10020373B1 (en) | Semiconductor device | |
US2973466A (en) | Semiconductor contact | |
JP2008227286A (ja) | 半導体装置およびその製造方法 | |
JPS6221266B2 (ja) | ||
US20040256730A1 (en) | Mold type semiconductor device and method for manufacturing the same | |
JP4840849B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US10586772B2 (en) | Sensor shielding for harsh media applications | |
JPS582023A (ja) | プレ−ナ−形半導体装置 | |
US11081573B2 (en) | Semiconductor element | |
JPS6140137B2 (ja) | ||
US5821174A (en) | Passivation layer of semiconductor device and method for forming the same | |
US11735534B2 (en) | Chip package and method of forming a chip package | |
JPH0582581A (ja) | 半導体装置の製造方法 | |
JPS59104163A (ja) | プレ−ナ形半導体装置 | |
US12040288B2 (en) | Chip package and method of forming a chip package | |
JPS61102071A (ja) | 半導体装置 | |
US20210398927A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JPS61259557A (ja) | 半導体装置 | |
JPH07201909A (ja) | 半導体装置 | |
JPS59191336A (ja) | 半導体装置 | |
JPS615562A (ja) | 半導体装置 | |
JPH0277128A (ja) | 半導体装置 | |
JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
JPH0230171A (ja) | 半導体装置 | |
JPS5937576B2 (ja) | 半導体装置 |