JPS58200673A - スタ−トタイミング決定回路 - Google Patents
スタ−トタイミング決定回路Info
- Publication number
- JPS58200673A JPS58200673A JP57083489A JP8348982A JPS58200673A JP S58200673 A JPS58200673 A JP S58200673A JP 57083489 A JP57083489 A JP 57083489A JP 8348982 A JP8348982 A JP 8348982A JP S58200673 A JPS58200673 A JP S58200673A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse train
- signal
- phase
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は５例えばフレームシンクロナイザ−等で使用さ
れるアドレスを発生するためのデジタルカウンター回路
に於けるスタートタイミング決定回路に関する。
れるアドレスを発生するためのデジタルカウンター回路
に於けるスタートタイミング決定回路に関する。
テレビジ璽ン信号を扱うデジタル機器において、テレビ
ジ雪ン同期信号に同期したタイミングでカウンター等倉
スタートする必要が出てくる０例えばフレームシンクロ
ナイザ−におけるアドレスカウンターである。これらの
機器においては入力バースト信号（８Ｃ）にロックした
クロックパルスを用いてカウンターを動作させ、そのカ
ウンターのスタート位相を水子〇同期信号を基準とする
場合が多いが、この場合現在のテレビジ嘗ン信号は５Ｃ
−Ｈの位相関係が任意にとられている為、このスタート
位相が安定した唯一のものとならないで、どうしても不
安定な領域が発生していた。
ジ雪ン同期信号に同期したタイミングでカウンター等倉
スタートする必要が出てくる０例えばフレームシンクロ
ナイザ−におけるアドレスカウンターである。これらの
機器においては入力バースト信号（８Ｃ）にロックした
クロックパルスを用いてカウンターを動作させ、そのカ
ウンターのスタート位相を水子〇同期信号を基準とする
場合が多いが、この場合現在のテレビジ嘗ン信号は５Ｃ
−Ｈの位相関係が任意にとられている為、このスタート
位相が安定した唯一のものとならないで、どうしても不
安定な領域が発生していた。
例えば、デジタルカウンターのスタートタイ建ング（位
相）（以下０番地位相という）を規定する場合に、θ番
地規定パルスＡとカウンタークロ関係が保たれている場
合でも１位相関係が夫々独立しているものであれば、ス
タート位相は不定になっていた。この−例をｔａ１図に
示すと、第１図に示す位相関係の場合カウンター出力の
０番地位相はＣ又はａで示す位相のどちらになるかは不
明である。よってθ番地規定パルスが来る毎にＣの位相
になったり、Ｃ／の位相になったシする。これはフレー
ムシンクロナイザ−では再生した映倫において、縦の直
線がジグザグになってしまう欠点として現われる。
相）（以下０番地位相という）を規定する場合に、θ番
地規定パルスＡとカウンタークロ関係が保たれている場
合でも１位相関係が夫々独立しているものであれば、ス
タート位相は不定になっていた。この−例をｔａ１図に
示すと、第１図に示す位相関係の場合カウンター出力の
０番地位相はＣ又はａで示す位相のどちらになるかは不
明である。よってθ番地規定パルスが来る毎にＣの位相
になったり、Ｃ／の位相になったシする。これはフレー
ムシンクロナイザ−では再生した映倫において、縦の直
線がジグザグになってしまう欠点として現われる。
本発明の目的は、従来の不安定をなくし常に唯′１．。
−のスタート位相を提供で−るスタート位相決定回路を
提供することである。
提供することである。
次に本発明を図面を参照しながら詳細に説明してゆく。
第２図は入カテレビジ冒ン信号をそれとは異なる基準同
期系の信号に変換するフレームシンクロナイザのブロッ
クダイアグラムである０図で異種同期系入力テレビジ謬
ン映像信号はアナログｍ号入力端子１に入り、入力＊ｍ
ｔ−−パスフィルター２で入力信号中のクロック周波数
の半分以上の信号成分を削除してからＡ／Ｄコンバータ
４でクロック周波数（１４ＭＨｚ）でサンプリングされ
、Ｐ（、’Ｍデータ５に変換される。−万人力信号中の
カラーバーストに同期した書込クロックパルス１２が書
込クロックパルス発生器１１で作られ、さらに入力信号
の同期信号に同期し良書込アドレス１４が書込アドレス
発生６１３で作られる。そしてＰＣＭデータ５の１フレ
一ム期間の情報はデジタルメモリー６に畳込アドレス１
４によって決められた場所に書込まれる。
期系の信号に変換するフレームシンクロナイザのブロッ
クダイアグラムである０図で異種同期系入力テレビジ謬
ン映像信号はアナログｍ号入力端子１に入り、入力＊ｍ
ｔ−−パスフィルター２で入力信号中のクロック周波数
の半分以上の信号成分を削除してからＡ／Ｄコンバータ
４でクロック周波数（１４ＭＨｚ）でサンプリングされ
、Ｐ（、’Ｍデータ５に変換される。−万人力信号中の
カラーバーストに同期した書込クロックパルス１２が書
込クロックパルス発生器１１で作られ、さらに入力信号
の同期信号に同期し良書込アドレス１４が書込アドレス
発生６１３で作られる。そしてＰＣＭデータ５の１フレ
一ム期間の情報はデジタルメモリー６に畳込アドレス１
４によって決められた場所に書込まれる。
一方読出タイミング晶準信号（ブラックバースト信号）
１９のカフ−バーストに同期した読出りｐツクパルス１
２’が続出クロック発生器１１’で作られ、続出タイミ
ング基準信号１９の同期信号に同期した続出アドレス１
４′が読出アドレス発生器１３′で作られる。そして続
出アドレスと読出クロックによシフモリ−６内のＰＣＭ
データが読み出され、読み出された出力はＤ／Ａ″：１
ンパータ８でＰＡＭ信号に変換され、出力側ローパスフ
ィルター２′でクロック周波数の半分以上の周波数成分
を除去することによシ、読出基準信号に同期した、即ち
同期変換され九テレビジ冒ン信号ｌＯが得られる。
１９のカフ−バーストに同期した読出りｐツクパルス１
２’が続出クロック発生器１１’で作られ、続出タイミ
ング基準信号１９の同期信号に同期した続出アドレス１
４′が読出アドレス発生器１３′で作られる。そして続
出アドレスと読出クロックによシフモリ−６内のＰＣＭ
データが読み出され、読み出された出力はＤ／Ａ″：１
ンパータ８でＰＡＭ信号に変換され、出力側ローパスフ
ィルター２′でクロック周波数の半分以上の周波数成分
を除去することによシ、読出基準信号に同期した、即ち
同期変換され九テレビジ冒ン信号ｌＯが得られる。
書込アドレス１４と続出アドレス［ＣはＨアドレス部と
■アドレス部に分かれておＬ夫々入力テレビジ冒ン映像
信号の同期信号と続出儒基準同期信号によシ、０番地パ
ルス発生器２１．２１’でそれぞれアドレスの０番地が
決められる。フレームシンクロナイザ−において、Ｈア
ドレスの０番地位相が移動しても、出力のカラー位相が
変化しないためには、この移動はサブキャリア周期（２
８０ｎ ｓｅｃ ）で移動する必要がある。
■アドレス部に分かれておＬ夫々入力テレビジ冒ン映像
信号の同期信号と続出儒基準同期信号によシ、０番地パ
ルス発生器２１．２１’でそれぞれアドレスの０番地が
決められる。フレームシンクロナイザ−において、Ｈア
ドレスの０番地位相が移動しても、出力のカラー位相が
変化しないためには、この移動はサブキャリア周期（２
８０ｎ ｓｅｃ ）で移動する必要がある。
■アドレスθ番地は■同期位相とＨ同期位相とで安定し
て求められるが、Ｈアドレスθ番地は第１図の位相関係
に於ける不安定要素がある為Ｏ番地位相が一定しない場
合がある。この様な位相関係の場合でも安定なるＨアド
レス０番地位相供給するのが０番地パルス発生器２１．
２１’である。
て求められるが、Ｈアドレスθ番地は第１図の位相関係
に於ける不安定要素がある為Ｏ番地位相が一定しない場
合がある。この様な位相関係の場合でも安定なるＨアド
レス０番地位相供給するのが０番地パルス発生器２１．
２１’である。
ブロック２１．２１’の内部構成はまったく同じである
ので以後ブロック２１について述べる。第３図は第２ａ
Ａ中のクロック２１の詳細な構成を示している。入力映
像信号から同期分離されＨ周期にされた８ Ｅ Ｐ Ｈ
ハルス３０を受は位相比較器３１゜に同期し７’ｊＭＯ
ＮＯＣＬＯＣＫ３４及び１／９１ Ｇカウンター３３の
出力をデコードすることによｊｌＨ周期で輪がｌり冒ツ
ク分のＷＨ２パルス３６と、Ｈ周期で幅か４クロック分
のＷＨＩパルス３５が得うれる。
ので以後ブロック２１について述べる。第３図は第２ａ
Ａ中のクロック２１の詳細な構成を示している。入力映
像信号から同期分離されＨ周期にされた８ Ｅ Ｐ Ｈ
ハルス３０を受は位相比較器３１゜に同期し７’ｊＭＯ
ＮＯＣＬＯＣＫ３４及び１／９１ Ｇカウンター３３の
出力をデコードすることによｊｌＨ周期で輪がｌり冒ツ
ク分のＷＨ２パルス３６と、Ｈ周期で幅か４クロック分
のＷＨＩパルス３５が得うれる。
またｗｈ１パルスをクロックとし九７リツプフ詣ツブ（
ロ）路３９でＩＨ毎に極性が反転するＬＩＮＥＦ／Ｆパ
ルス４０が得られる。このＬＩＮＥＦ／Ｆパルス４０と
ｗｎ２パルス３６ｔ−用いて５ＥＰＨ３０パルスに同期
したサブキャリア周期のＭＯＮＯ８Ｃパルス３８が得ら
れる。信号３４，３５．３６．３８゜４０の関係は常に
一定であｆｉ、ＬＩＮＥ Ｐ／Ｆパルス−４０が°１”
レベルの時の位相関係は第４図の様になる。他方、第２
図の書込クロック発生器内にあるＢＣＯループで入力映
倫信号のバースト信号に応じて作られた１４ＭＨｚのク
ロックは４分周するカウンタ６２に入シ、下位ビットの
２２の信号ＷＳＣＯ４１とＷ３Ｃ１４２はラッチ回路４
４でＭＯＮＯ８０３８のタイミングでラッチされる。ラ
ッチ回Ｍ４４Ｍｉ力Ｋｌ）、ＷＨ１−１ハにス５２ （
ＷＨＩパルス３５を１サブキヤリアだけ遅延したパルス
）とＷ８．０１パルス４２との位相関係（入力信号の中
のバーストと水平同期信号との関係）が判別し。
ロ）路３９でＩＨ毎に極性が反転するＬＩＮＥＦ／Ｆパ
ルス４０が得られる。このＬＩＮＥＦ／Ｆパルス４０と
ｗｎ２パルス３６ｔ−用いて５ＥＰＨ３０パルスに同期
したサブキャリア周期のＭＯＮＯ８Ｃパルス３８が得ら
れる。信号３４，３５．３６．３８゜４０の関係は常に
一定であｆｉ、ＬＩＮＥ Ｐ／Ｆパルス−４０が°１”
レベルの時の位相関係は第４図の様になる。他方、第２
図の書込クロック発生器内にあるＢＣＯループで入力映
倫信号のバースト信号に応じて作られた１４ＭＨｚのク
ロックは４分周するカウンタ６２に入シ、下位ビットの
２２の信号ＷＳＣＯ４１とＷ３Ｃ１４２はラッチ回路４
４でＭＯＮＯ８０３８のタイミングでラッチされる。ラ
ッチ回Ｍ４４Ｍｉ力Ｋｌ）、ＷＨ１−１ハにス５２ （
ＷＨＩパルス３５を１サブキヤリアだけ遅延したパルス
）とＷ８．０１パルス４２との位相関係（入力信号の中
のバーストと水平同期信号との関係）が判別し。
この位相関係によｊｐ、ＷＨｌ−１パルスを遅延する量
が決まる。このＷＨＩ−１パルスは、０１１ｎノ＜ルス
に相当する唯一のタイミングをＢＣＯループで作られ九
クロックの中から抽出する。この関係については唯一の
０誉地パル、スを抽出する部分の説、１′ 明の所で詳しく説明する。
が決まる。このＷＨＩ−１パルスは、０１１ｎノ＜ルス
に相当する唯一のタイミングをＢＣＯループで作られ九
クロックの中から抽出する。この関係については唯一の
０誉地パル、スを抽出する部分の説、１′ 明の所で詳しく説明する。
前述したように、７レームシンクロナイザーにおいては
書込側アドレス発生器１３と続出アドレス発生器１３’
とが夫々独立に動作していても、常にカラー位相が安定
である為にはアドレス信号１４゜１４’は夫々の入力バ
ースト信号に対してＳＣ周期で常に同じ位相関係を保九
なければならないので、０誉地の位動もＳＣ周期（２８
０ｎ ５ｅｃ） 周期で変化する。それ故アドレスカ
ウンター用クロックに対する０誉地指定パルスはＷ８Ｃ
Ｑパルス４１とＷ３Ｃ１パルス４２からアンドゲート６
Ｂで作られるＷ３Ｃ２パルスＹｔｏｎ地指定に必要な位
相の所で抜き出した形で使用される。よって８ＥＰＨ３
０を大兄とするアドレス０誉地指定パルスＷＨ１３５は
ＷＳＣ２４３ｔ−安定して抜き出せる位相関係にあれば
良い。
書込側アドレス発生器１３と続出アドレス発生器１３’
とが夫々独立に動作していても、常にカラー位相が安定
である為にはアドレス信号１４゜１４’は夫々の入力バ
ースト信号に対してＳＣ周期で常に同じ位相関係を保九
なければならないので、０誉地の位動もＳＣ周期（２８
０ｎ ５ｅｃ） 周期で変化する。それ故アドレスカ
ウンター用クロックに対する０誉地指定パルスはＷ８Ｃ
Ｑパルス４１とＷ３Ｃ１パルス４２からアンドゲート６
Ｂで作られるＷ３Ｃ２パルスＹｔｏｎ地指定に必要な位
相の所で抜き出した形で使用される。よって８ＥＰＨ３
０を大兄とするアドレス０誉地指定パルスＷＨ１３５は
ＷＳＣ２４３ｔ−安定して抜き出せる位相関係にあれば
良い。
第５図はＷＳｅ２ ４３とＭＯＮＯ８０３８との位相関
係に応じて、０誉地指定パルスＷＨＩ３５を安定領域に
もってゆく本発明の詳細な説明するための図であり、（
ａ）は１４ＭＨｚのクロック１２とカウンタ６２の下位
ビット出力Ｗ３Ｃ０４１、Ｗ３Ｃ１４２と、これらのア
ント出力Ｗ３Ｃ２４３を示し％（ｂ）。
係に応じて、０誉地指定パルスＷＨＩ３５を安定領域に
もってゆく本発明の詳細な説明するための図であり、（
ａ）は１４ＭＨｚのクロック１２とカウンタ６２の下位
ビット出力Ｗ３Ｃ０４１、Ｗ３Ｃ１４２と、これらのア
ント出力Ｗ３Ｃ２４３を示し％（ｂ）。
（Ｃ） 、 、（ｄ）及び（ｅ）は、それぞれ（→で示
した位相に対するＭＯＮＯ８０３ｇの位相関係と、ラッ
チ回路６３の出力ＷＨＩ−１５２と、及びセレクタ５１
で選択された信号６１を示している。（ｂ）の場合、セ
レクタ５１ｒ、Ｗ）ＩＩ−１を２１０ｎｓ（３Ｘ７０）
だけ遅延したＷＨＩ −４が選ばれて、これによってｗ
ｓｃ２４３のＰ点が０＃ｒ地スタートを示すタイミング
として抽出される。同様に（Ｃ）、 （ｄ）及び（ｅ）
ではそれぞれ１４０ ｎ５（２ｘ７０）だけ遅延し＆Ｗ
ＨＩ−３ｔ−１７０ｎｓ（ＩＸ７０）だけ遅延したＷＨ
Ｉ−２ｔ、ソして遅延がないＷＨＩ−１を選択して、Ｗ
Ｓｅ２４３のＰ点が抽出される。セレクタ５１での選択
はディレーライン４８．４９及びデータースルー・ホー
ルド回路５０ｔ−経た、ラッチ回路４４の出力５６゜５
７で行なわれる。不発明ではこのような、入力映倫信号
の中のバースト信号の位相と水平同期信号３図において
、０誉地パルスはアンドゲート６４から取シ出され、こ
のゲート６４に祉アンドゲート６５で作られるＶｖ８Ｃ
２４２，＊ｖり１５１で選択される０査地指定パルス６
１及びアリツブ７ Ｈｙプ３９からのＬＩＮＥＦ／Ｆ信
号４０が供給されている。このようにＩＪＮＥＦ／Ｆ信
号４０が供給されているので、実際にａＯ番地パルスは
２１ｉに１回しか出ないが、フレームシンクロナイザ−
のアドレスカウンタ回路はリングカウンタ等で ′構成
されているので、２Ｈに１回の情報で充分に正確な０誉
地を規定できる。またＬＩＮＥ Ｐ／Ｆ信号４０をゲー
ト６４に供給する理由は、サブキャリアと水平同期信号
の位相がラインごとにサブキャリアの位相で１８０６異
なっているので、ラッチ回路６３の動作が、隔水平周期
ごとに不安定になり、不安定のときのラッチ出力を採用
しないようにするためである。
した位相に対するＭＯＮＯ８０３ｇの位相関係と、ラッ
チ回路６３の出力ＷＨＩ−１５２と、及びセレクタ５１
で選択された信号６１を示している。（ｂ）の場合、セ
レクタ５１ｒ、Ｗ）ＩＩ−１を２１０ｎｓ（３Ｘ７０）
だけ遅延したＷＨＩ −４が選ばれて、これによってｗ
ｓｃ２４３のＰ点が０＃ｒ地スタートを示すタイミング
として抽出される。同様に（Ｃ）、 （ｄ）及び（ｅ）
ではそれぞれ１４０ ｎ５（２ｘ７０）だけ遅延し＆Ｗ
ＨＩ−３ｔ−１７０ｎｓ（ＩＸ７０）だけ遅延したＷＨ
Ｉ−２ｔ、ソして遅延がないＷＨＩ−１を選択して、Ｗ
Ｓｅ２４３のＰ点が抽出される。セレクタ５１での選択
はディレーライン４８．４９及びデータースルー・ホー
ルド回路５０ｔ−経た、ラッチ回路４４の出力５６゜５
７で行なわれる。不発明ではこのような、入力映倫信号
の中のバースト信号の位相と水平同期信号３図において
、０誉地パルスはアンドゲート６４から取シ出され、こ
のゲート６４に祉アンドゲート６５で作られるＶｖ８Ｃ
２４２，＊ｖり１５１で選択される０査地指定パルス６
１及びアリツブ７ Ｈｙプ３９からのＬＩＮＥＦ／Ｆ信
号４０が供給されている。このようにＩＪＮＥＦ／Ｆ信
号４０が供給されているので、実際にａＯ番地パルスは
２１ｉに１回しか出ないが、フレームシンクロナイザ−
のアドレスカウンタ回路はリングカウンタ等で ′構成
されているので、２Ｈに１回の情報で充分に正確な０誉
地を規定できる。またＬＩＮＥ Ｐ／Ｆ信号４０をゲー
ト６４に供給する理由は、サブキャリアと水平同期信号
の位相がラインごとにサブキャリアの位相で１８０６異
なっているので、ラッチ回路６３の動作が、隔水平周期
ごとに不安定になり、不安定のときのラッチ出力を採用
しないようにするためである。
しかしながら、Ｗ３Ｃ０４１，Ｗ３Ｃ１４２とＭＯＮ０
３８との位相関係が第６図に示される場合、すなわち、
ラッチ回路４４からの信号５６．５７すなわちＷ３Ｃ０
４１，ＷＳＣＩ ４４！が（０，１）と判断される場
合−）から（１，０）と判断される場合（ロ）に移動し
たとき、セレクタ５１の出力は６１αから６１βのよう
に大きく変ってしまい、抽出する位相が２８０１１８も
移動してしまうことが考えられ、仁の場合は唯一の位置
Ｐを抽出できなくなる０本発明では、このような場合（
不安定領域に入った場合）ｔ−ラッチ回路４４の出力５
６．５７を受けるデコーダ４５．ラッチ回路４６及びツ
リツブフロップ４７の組み合せによシ検出して、仁のよ
うな場合はデータースルー・ホールド回路５０を前の状
態にホールドする機能に変えて、安定な状態に保持する
。すなわち６１αの状態に保持して、確実に唯一の位置
Ｐを抽出する。
３８との位相関係が第６図に示される場合、すなわち、
ラッチ回路４４からの信号５６．５７すなわちＷ３Ｃ０
４１，ＷＳＣＩ ４４！が（０，１）と判断される場
合−）から（１，０）と判断される場合（ロ）に移動し
たとき、セレクタ５１の出力は６１αから６１βのよう
に大きく変ってしまい、抽出する位相が２８０１１８も
移動してしまうことが考えられ、仁の場合は唯一の位置
Ｐを抽出できなくなる０本発明では、このような場合（
不安定領域に入った場合）ｔ−ラッチ回路４４の出力５
６．５７を受けるデコーダ４５．ラッチ回路４６及びツ
リツブフロップ４７の組み合せによシ検出して、仁のよ
うな場合はデータースルー・ホールド回路５０を前の状
態にホールドする機能に変えて、安定な状態に保持する
。すなわち６１αの状態に保持して、確実に唯一の位置
Ｐを抽出する。
次に、第３図を参照して本発明の実施例を更に詳細に説
明してゆけば、ラッチ回路４４で得られた２ｂｉｔの信
号５６．５７は２ｂｉｔ→４ラインデコーダ４５によっ
て４ケの状態に分割され、その出力の１つＹ１信号６１
は信号５６．５７が（１゜０）の条件でレベル０になり
、その他の条件ではレベルＩＫなる。同じ（Ｙ愈、信号
６２は信号５６゜５７が（０，０）のときレベル０とな
Ｊ）、ＹＳ信号６３は信号５６．５７が（０，１）の場
合レベル０となる。信号Ｙ１． Ｙｘ、 Ｙｓはラッチ
回路４６でデコーダーによって出てくる切替時のヒゲ（
トランジェント）を削除されフリップフロップ回路４７
に供給される。ツリツブフロップ回路４７は信号Ｙ１’
６４がレベル０になれば出力信号がレベルｌになシ、信
号ＹＳｌ’６５と信号Ｙｓ’ ６６のどちらか一方がレ
ベル０となれば出力信号（ＨＯＬＤＣＯＮ’Ｉ’凡ＯＬ
） ６７がレベル１になる回路である。
明してゆけば、ラッチ回路４４で得られた２ｂｉｔの信
号５６．５７は２ｂｉｔ→４ラインデコーダ４５によっ
て４ケの状態に分割され、その出力の１つＹ１信号６１
は信号５６．５７が（１゜０）の条件でレベル０になり
、その他の条件ではレベルＩＫなる。同じ（Ｙ愈、信号
６２は信号５６゜５７が（０，０）のときレベル０とな
Ｊ）、ＹＳ信号６３は信号５６．５７が（０，１）の場
合レベル０となる。信号Ｙ１． Ｙｘ、 Ｙｓはラッチ
回路４６でデコーダーによって出てくる切替時のヒゲ（
トランジェント）を削除されフリップフロップ回路４７
に供給される。ツリツブフロップ回路４７は信号Ｙ１’
６４がレベル０になれば出力信号がレベルｌになシ、信
号ＹＳｌ’６５と信号Ｙｓ’ ６６のどちらか一方がレ
ベル０となれば出力信号（ＨＯＬＤＣＯＮ’Ｉ’凡ＯＬ
） ６７がレベル１になる回路である。
このようにして得られたホールドコントロール信号６７
はデータースルｍ−ホールド回路５０へ供給される０回
ｗＩ５０は入力端子Ｄｔ、Ｄｇに供給されたデータをホ
ールドコントロール信号６７がレベル０の場合は入力端
子Ｄｔ、Ｉ）＋に供給され九データをそのまま出力し、
ホールドコントロール信号６７レペル１になった場合は
、信号６７がレベル０からレベルｌになったときの入力
データを信号６７がレベルｌの期間中保持しているもの
である。デレーライン４８．４９はイ萬号５６，５７か
らホールドコントロール信号６７１−得るまで遅延時間
（即ちブロック４５，４６．４７での遅延時間）をもつ
良ものである。
はデータースルｍ−ホールド回路５０へ供給される０回
ｗＩ５０は入力端子Ｄｔ、Ｄｇに供給されたデータをホ
ールドコントロール信号６７がレベル０の場合は入力端
子Ｄｔ、Ｉ）＋に供給され九データをそのまま出力し、
ホールドコントロール信号６７レペル１になった場合は
、信号６７がレベル０からレベルｌになったときの入力
データを信号６７がレベルｌの期間中保持しているもの
である。デレーライン４８．４９はイ萬号５６，５７か
らホールドコントロール信号６７１−得るまで遅延時間
（即ちブロック４５，４６．４７での遅延時間）をもつ
良ものである。
以上の説明から第６図の位相の場合で信号５６゜５７が
（１，０）−（０，１）と変化して４セレクタ５１の出
力パルス６１０位相は変化せず安定した０番地規定が出
来ることは明かである。
（１，０）−（０，１）と変化して４セレクタ５１の出
力パルス６１０位相は変化せず安定した０番地規定が出
来ることは明かである。
第１図はカウンター動作でのクロックとクリアパルス（
θ番地規定パルス）の不安定になる位相を示している。 第２図は本発明が応用できる一例のフレームシンクロナ
イザ系統図、第３図は本発明の一実施例の系統図、第４
図は本発明の実施例における各種信号（ブロック３１〜
３３．３７゜３９）の位相関係図、＃！５図はアドレス
発生器位相に対する０番地規定パルスの位相補正図、第
６図は実施例におけるホールド回路がない場合の０番地
規定パルスの不安定になる位相関係図。 第１図
θ番地規定パルス）の不安定になる位相を示している。 第２図は本発明が応用できる一例のフレームシンクロナ
イザ系統図、第３図は本発明の一実施例の系統図、第４
図は本発明の実施例における各種信号（ブロック３１〜
３３．３７゜３９）の位相関係図、＃！５図はアドレス
発生器位相に対する０番地規定パルスの位相補正図、第
６図は実施例におけるホールド回路がない場合の０番地
規定パルスの不安定になる位相関係図。 第１図
Claims (1)
- テレビジ嘗ン信号の中の水平同期信号によってバースト
信号に同期したパルス列から唯一のスタートタイミング
を決定する回路であって、バースト信号に同期した第一
のパルス列を発生する手段と、水平同期信号に同期した
第二のパルス列を発生する手段と、前記第二のパルス列
によ〕前記第一のパルス列の状態をラッチして状態信号
を出力する手段と、前記第二のパルス列と同期し水平周
波数と等しい周波数をもち所定幅のパルス幅をもつ第三
のパルスを作シ出す手段と、前記状態信号に応じて前記
第三のパルスを可変遅延させる遅延手段と、前記第一の
パルスに同期しサブキャリアと等しい周波数をもち均定
暢のパルス幅をもつ第四のパルス列を作シ出す手段と、
前記遅延手段からの第三のパルスによシ前記第四のパル
ス列から唯一のパルスを 抽出する抽出手段とを具備す
ることを特徴とするスタートタイミング決定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083489A JPS58200673A (ja) | 1982-05-18 | 1982-05-18 | スタ−トタイミング決定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083489A JPS58200673A (ja) | 1982-05-18 | 1982-05-18 | スタ−トタイミング決定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58200673A true JPS58200673A (ja) | 1983-11-22 |
| JPS648511B2 JPS648511B2 (ja) | 1989-02-14 |
Family
ID=13803886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57083489A Granted JPS58200673A (ja) | 1982-05-18 | 1982-05-18 | スタ−トタイミング決定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200673A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0337212U (ja) * | 1989-08-21 | 1991-04-11 |
-
1982
- 1982-05-18 JP JP57083489A patent/JPS58200673A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648511B2 (ja) | 1989-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791488A (en) | Line-locked clock signal generation system | |
| US4713621A (en) | Phase synchronization circuit | |
| US4214262A (en) | Digital apparatus for correcting a time-base error in a television video signal | |
| US5150201A (en) | Digital television-signal-processing circuit with orthogonal output clock | |
| JPH04219088A (ja) | ディジタル位相検出装置 | |
| JPS59185473A (ja) | テレビジヨン同期変換装置 | |
| US4467357A (en) | System for digitizing and processing video signals and a television signal receiver comprising such a system | |
| JPS58200673A (ja) | スタ−トタイミング決定回路 | |
| JPH05145900A (ja) | デイジタル映像信号処理装置 | |
| GB2220539A (en) | Scanning line converter | |
| US4768103A (en) | Write clock generator for time base corrector including frequency fluctuation and write clock difference signal reduction | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JPH01238395A (ja) | カラーテレビジョン信号復号化回路 | |
| JPS61212188A (ja) | バ−スト信号処理回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JP3297931B2 (ja) | 映像信号入力装置 | |
| JPH0136381Y2 (ja) | ||
| JP2969889B2 (ja) | 映像信号のカラー位相引込回路 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| JPH06181582A (ja) | 時間軸補正装置 | |
| JPS62150985A (ja) | フイ−ドフオワ−ド形ｔｂｃ回路 | |
| JPH01157689A (ja) | 印写装置 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPS6282798A (ja) | ライン書込用アドレスリセツト信号発生回路 | |
| JPH02226882A (ja) | 水平同期分離装置 |