JPS58200352A - 演算オプシヨンハ−ドウエアにおける診断方式 - Google Patents
演算オプシヨンハ−ドウエアにおける診断方式Info
- Publication number
- JPS58200352A JPS58200352A JP57082677A JP8267782A JPS58200352A JP S58200352 A JPS58200352 A JP S58200352A JP 57082677 A JP57082677 A JP 57082677A JP 8267782 A JP8267782 A JP 8267782A JP S58200352 A JPS58200352 A JP S58200352A
- Authority
- JP
- Japan
- Prior art keywords
- error
- hardware
- option
- flag
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は演算オプション−・−ドウエアの信頼性を高め
るために自己診断を行なう演算オプションハードウェア
における診断方式に関する。
るために自己診断を行なう演算オプションハードウェア
における診断方式に関する。
情報処理装置において、高速処理、もしくは中央処理装
置(CPU)の負担軽減更には効率アップのために、あ
る処理機能を実現する独立した演算モジュールをオシジ
ョンハードウェアとして設置することがある。この演算
オプションノ・−ドウエアとしては例えば、浮動小数点
演算オプションや10進演算オプシヨン等が存在する。
置(CPU)の負担軽減更には効率アップのために、あ
る処理機能を実現する独立した演算モジュールをオシジ
ョンハードウェアとして設置することがある。この演算
オプションノ・−ドウエアとしては例えば、浮動小数点
演算オプションや10進演算オプシヨン等が存在する。
特にマイクロプログラム制御方式の演算オプションでは
、オプションハードウェアの信頼性を高めるため、演算
オプションハードウェアを使用しない空き時間を利用し
て自己診断(マイクロ診断)を行うものがある。通常、
これらのオプションは、オプションハードウェアを使用
するための制御信号と共に演算結果が正(G)か負(L
)か、オーバフローがあったか(V)、キャリーがあっ
たか(C)等のスティタスをコンデイションコードの形
態にてCPUに対し、伝達している。
、オプションハードウェアの信頼性を高めるため、演算
オプションハードウェアを使用しない空き時間を利用し
て自己診断(マイクロ診断)を行うものがある。通常、
これらのオプションは、オプションハードウェアを使用
するための制御信号と共に演算結果が正(G)か負(L
)か、オーバフローがあったか(V)、キャリーがあっ
たか(C)等のスティタスをコンデイションコードの形
態にてCPUに対し、伝達している。
第1図に韮記従来方式を実現する演算オプションハード
ウェアの接、続構成例を示す。図において、1はCPU
、2は自己診断機能を持つ演算オプションハードウェア
を示す。上記CPU 1と演算オプションハードウェア
2とはコンティジョンコードライン3.エラー信号ライ
ン4.その他の制御信号ライン5を介、して接続される
。
ウェアの接、続構成例を示す。図において、1はCPU
、2は自己診断機能を持つ演算オプションハードウェア
を示す。上記CPU 1と演算オプションハードウェア
2とはコンティジョンコードライン3.エラー信号ライ
ン4.その他の制御信号ライン5を介、して接続される
。
図示した例によれば、CPUIが演算オプションハード
ウェア2を使用し々いとき、演算オプションハードウェ
ア2は自己診断を行っている。
ウェア2を使用し々いとき、演算オプションハードウェ
ア2は自己診断を行っている。
この診断によりエラーを検出した場合、演算オプション
ハードウェア2は内部のエラーフラグ(図示せず)をセ
ットする。そして、このエラー7ラグの内容ラインター
フエースドライバ(図示せず)を経由し、CPUIとの
インターフェースであるエラー信号ライン4をセットし
ている。CPU 1は演算オプションハードウェア3を
使用する場合、その命令を実行する前後において、上記
エラー信号ライン4の内容をチェックすることにより、
演算オプションハードウェア2に異常がないか否かを確
めていたものである。
ハードウェア2は内部のエラーフラグ(図示せず)をセ
ットする。そして、このエラー7ラグの内容ラインター
フエースドライバ(図示せず)を経由し、CPUIとの
インターフェースであるエラー信号ライン4をセットし
ている。CPU 1は演算オプションハードウェア3を
使用する場合、その命令を実行する前後において、上記
エラー信号ライン4の内容をチェックすることにより、
演算オプションハードウェア2に異常がないか否かを確
めていたものである。
この様に従来方式によれば、自己診断を行カうととによ
りエラー情報を伝え、エラー処理を行なうためのインタ
ーフェース信号(エラー信号ライン)が余分に必要とな
ってくる。これに伴い、それをコントロールするための
制御ライン及び付加回路等余分なハードウェアを必要と
していたものでちる。
りエラー情報を伝え、エラー処理を行なうためのインタ
ーフェース信号(エラー信号ライン)が余分に必要とな
ってくる。これに伴い、それをコントロールするための
制御ライン及び付加回路等余分なハードウェアを必要と
していたものでちる。
本発明は上記事情に基づいてなされたものであり、通常
の演算では起こシ得ないコンディションコードの組合せ
をオプション診断エラー情報として利用することにょシ
、演算オプションハードウェアは自己診断を行なっても
そのだめのエラー情報の伝達ならびにエラー処理のため
のインターフェース信号を不要とした演算オプションハ
ードウェアにおける診断方式を提供することを目的とす
る。
の演算では起こシ得ないコンディションコードの組合せ
をオプション診断エラー情報として利用することにょシ
、演算オプションハードウェアは自己診断を行なっても
そのだめのエラー情報の伝達ならびにエラー処理のため
のインターフェース信号を不要とした演算オプションハ
ードウェアにおける診断方式を提供することを目的とす
る。
本発明は、自己診断機能を持つ演算オプション−・−ド
ウエアが接続される情報処理装置において、通常の演算
では絶対に起こり得々いコンディションコードの組合せ
をオプション診断エラー情報として利用することによ如
、そのための特別なインターフェース信号ならびにその
付加回路を不要としたものである。
ウエアが接続される情報処理装置において、通常の演算
では絶対に起こり得々いコンディションコードの組合せ
をオプション診断エラー情報として利用することによ如
、そのための特別なインターフェース信号ならびにその
付加回路を不要としたものである。
、このことにより診断エラー等余分なインターフェース
信号を必要としなくて済むため、その分だけ廉価にシス
テムが構成でき、且つ信頼性も向上する。
信号を必要としなくて済むため、その分だけ廉価にシス
テムが構成でき、且つ信頼性も向上する。
以下、第2図以降を使用して本発明につき詳細に説明を
行なう。
行なう。
第2図は本発明実施例の接続構成例を示すブロック図で
ある。
ある。
図において、ZlはCPU 、工lは自己診断機能を持
つ演算オプションハードウェアである。
つ演算オプションハードウェアである。
5一
本発明実施例では演算オプションハードウェアL」とし
て浮動小数点演算ハードウェア(FPH)がCPU 1
1に接続されているものとする。上記両者はスティタス
情報が伝達されるコンディションコードライン13.そ
して演算実行に必要な制御ライン14を介して接続され
る。
て浮動小数点演算ハードウェア(FPH)がCPU 1
1に接続されているものとする。上記両者はスティタス
情報が伝達されるコンディションコードライン13.そ
して演算実行に必要な制御ライン14を介して接続され
る。
F’PHlは、FPH本体121の他に演算オプション
インター7エースとして、演算結果のC0V−G−Lを
示すコンディションコードフラグ及ヒインターフエース
ラインZ22、自己診断によシェラ−があったことを示
すエラーフラグ及びインターフェースライン123.イ
ンターフェースドライバ124そして選択回路125と
で構成される。選択回路125は、インターフェースl
”tイパ124とコンディションコードフラダ122、
エラーフラグ123間に位置し、各フラグより情報を得
、エラーの有無によシ、インターフェース上のコンディ
ションコードラインz3へ伝達するだめの出力情報を選
択する。該選択回路125周辺の構成は第3図に6一 詳細に示されている。
インター7エースとして、演算結果のC0V−G−Lを
示すコンディションコードフラグ及ヒインターフエース
ラインZ22、自己診断によシェラ−があったことを示
すエラーフラグ及びインターフェースライン123.イ
ンターフェースドライバ124そして選択回路125と
で構成される。選択回路125は、インターフェースl
”tイパ124とコンディションコードフラダ122、
エラーフラグ123間に位置し、各フラグより情報を得
、エラーの有無によシ、インターフェース上のコンディ
ションコードラインz3へ伝達するだめの出力情報を選
択する。該選択回路125周辺の構成は第3図に6一 詳細に示されている。
本発明は下記表1に示す様に、演算において絶対に起き
得ないコンディションコードの組合せを利用することに
より、インターフェース上に特別なライン(エラー)を
持つことな(CPU11に対し異常を知らせるものであ
ることは発明の概要の項で述べた通りである。
得ないコンディションコードの組合せを利用することに
より、インターフェース上に特別なライン(エラー)を
持つことな(CPU11に対し異常を知らせるものであ
ることは発明の概要の項で述べた通りである。
〈表 1〉
これを更に詳述すると以下に示す如くなる。
即ち、まずFPH12が自身で持つ診断機能により空き
時間を利用して自己診断を開始する。ここでエラーを検
出し、エラーフラグ123の内容をセットするとエラー
信号により、選択回路125による選択出力がコンディ
ションコードフラグ122からエラーフラグ123に切
す換わる。
時間を利用して自己診断を開始する。ここでエラーを検
出し、エラーフラグ123の内容をセットするとエラー
信号により、選択回路125による選択出力がコンディ
ションコードフラグ122からエラーフラグ123に切
す換わる。
第3図に示した回路実施例は、オプション異常状態を示
すコンディションコードC−V−G・Lを”ooii”
に設定する際の選択回路の具体的回路実施例を示す。図
中、第2図と同一番号の付されであるブロックは第2図
のそれと同−名称及び機能を持つものであるため、重複
を避ける意味でここでは説明を省略する。図中31はイ
ンバータである。
すコンディションコードC−V−G・Lを”ooii”
に設定する際の選択回路の具体的回路実施例を示す。図
中、第2図と同一番号の付されであるブロックは第2図
のそれと同−名称及び機能を持つものであるため、重複
を避ける意味でここでは説明を省略する。図中31はイ
ンバータである。
FPH12はエラーを検出するとエラー存在時のコンデ
ィションコードをエラー用のコード” 0011”にセ
ットしておき、CPU 11がFPHしゞ L」を使用する場合、コンディションコードが’001
1″に設定されているか否かをチェックし、これによp
FPH2zの異常状態を確める。また、G、L=′1
1”を診断エラーと認識すれば、′C,Vが00,01
.10.11’の4種類を他の情報として、例えば診断
テスト番号等に利用することもできる。
ィションコードをエラー用のコード” 0011”にセ
ットしておき、CPU 11がFPHしゞ L」を使用する場合、コンディションコードが’001
1″に設定されているか否かをチェックし、これによp
FPH2zの異常状態を確める。また、G、L=′1
1”を診断エラーと認識すれば、′C,Vが00,01
.10.11’の4種類を他の情報として、例えば診断
テスト番号等に利用することもできる。
以上説明の如く本発明によれば、診断エラー等余分なイ
ンターフェース信号を必要としなくて済むため、その分
だけ廉価にシステムが構成でき、且つ信頼性も向上する
。
ンターフェース信号を必要としなくて済むため、その分
だけ廉価にシステムが構成でき、且つ信頼性も向上する
。
第1図は従来方式を実現する演算オプション−・−ドウ
エアの接続構成例を示す図、第2図は本発明の実施例を
示すブロック図、第3図は第2図におけるコンディショ
ンコード選択回路の内部構成を示す回路図である。 11・・・CPU、2!・・・演算オプションノ1−ド
ウエア(FPH) 、I J・・・コンディションコー
ドライン、121・・・FPHPH12j 2・・・コ
ンディションコードフラグ、123・・・エラーフラグ
、Z24・・・インターフェースドライ14.125・
・・選択口9− 路〇 10−
エアの接続構成例を示す図、第2図は本発明の実施例を
示すブロック図、第3図は第2図におけるコンディショ
ンコード選択回路の内部構成を示す回路図である。 11・・・CPU、2!・・・演算オプションノ1−ド
ウエア(FPH) 、I J・・・コンディションコー
ドライン、121・・・FPHPH12j 2・・・コ
ンディションコードフラグ、123・・・エラーフラグ
、Z24・・・インターフェースドライ14.125・
・・選択口9− 路〇 10−
Claims (1)
- CPHに演算オプションハードウェアを接続し、該演算
オプションハードウェアを使用しない空き時間を利用し
て自己診断を行なう情報処理装置において、上記演算オ
プションハードウェアは演算結果のスティタス情報を伝
達するためのオプションインターフェースヲ有し、上記
CPUは演算オシジョンハードウェアによる診断エラー
を検出し九際、上記演算オプションインターフェースを
介して伝達される通常の演算では起こり得ないスティタ
ス情報を得ることにより、オプション診断エラー情報と
し、これに基づいてエラー処理を行なうことを特徴とす
る演算オプションハードウェアにおける診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57082677A JPS58200352A (ja) | 1982-05-17 | 1982-05-17 | 演算オプシヨンハ−ドウエアにおける診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57082677A JPS58200352A (ja) | 1982-05-17 | 1982-05-17 | 演算オプシヨンハ−ドウエアにおける診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58200352A true JPS58200352A (ja) | 1983-11-21 |
Family
ID=13781039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57082677A Pending JPS58200352A (ja) | 1982-05-17 | 1982-05-17 | 演算オプシヨンハ−ドウエアにおける診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58200352A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01112433A (ja) * | 1987-10-27 | 1989-05-01 | Fujitsu Ltd | 記憶制御部 |
JPH03252842A (ja) * | 1990-03-02 | 1991-11-12 | Fujitsu Ltd | 入出力動作診断方法 |
JPH04504626A (ja) * | 1988-12-29 | 1992-08-13 | サムスン エレクトロニクス カンパニー リミテッド | 情報処理システム |
-
1982
- 1982-05-17 JP JP57082677A patent/JPS58200352A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01112433A (ja) * | 1987-10-27 | 1989-05-01 | Fujitsu Ltd | 記憶制御部 |
JPH04504626A (ja) * | 1988-12-29 | 1992-08-13 | サムスン エレクトロニクス カンパニー リミテッド | 情報処理システム |
JPH03252842A (ja) * | 1990-03-02 | 1991-11-12 | Fujitsu Ltd | 入出力動作診断方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2996440B2 (ja) | データ処理システムの診断方式 | |
JPS58200352A (ja) | 演算オプシヨンハ−ドウエアにおける診断方式 | |
JPS6048773B2 (ja) | 複数計算機間の相互監視方式 | |
JPS60247760A (ja) | デ−タ通信システム | |
JPS61260342A (ja) | バスエクステンダ | |
JPS6213155Y2 (ja) | ||
JPH067379B2 (ja) | ダイレクト・メモリ・アクセス・コントロ−ル回路 | |
JPS63115240A (ja) | 障害検出方式 | |
JPH02211551A (ja) | 情報処理装置 | |
JP2980550B2 (ja) | 通信装置 | |
JP3357958B2 (ja) | データ処理装置 | |
JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
JPS5920052A (ja) | マイクロコンピユ−タシステムの割込み制御回路 | |
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPS6152752A (ja) | 異常表示回路 | |
JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
JPS633346B2 (ja) | ||
JPS6370360A (ja) | 入出力制御方式 | |
JPH0429096B2 (ja) | ||
JPS6224301A (ja) | プロセス入出力装置 | |
JPS5843053A (ja) | マイクロプロセツサ | |
JPS6043745A (ja) | 計算機システム | |
JPS63304356A (ja) | Dmaデ−タ転送の正常性検査方式 | |
JPS60241146A (ja) | 異常検知方法 | |
JPS6238948A (ja) | 情報処理装置の試験実行方式 |