JPS58200322A - Interface circuit of peripheral device - Google Patents

Abstract

PURPOSE:To discriminate the deterministic state of an interface signal from an opposite-side device and to secure logical gate control on other similar signals by inputting the control power supply voltage of the opposite-side device from an interface line and comparing the voltage. CONSTITUTION:The output voltage level of the power supply circuit 201 of a controller 2 is sent onto a control voltage monitoring line 5 after the waveform shaping and short-circuit protection of a filter circuit 202. At the side of a peripheral device 1, a filter circuit 102 processes a ripple of the voltage level (s) on the monitoring line 5 and a voltage comparing circuit 103 makes the comparison with a reference voltage (a). When the controller 2 is powered on and the output voltage level (r) rises, it is detected as the comparison level signal (b) of the peripheral device 1 and when it exceeds the reference level (a), a discrimination signal (c) is driven to set a latch circuit 107. The logical control circuit 203 and signal transmitting circuit 204 of the controller 2 are determined and once an interface-enable-instruction signal is supplied to a decoder circuit 105, a set command signal (e) is supplied to a logical gate circuit 106 to set the latch circuit 107.

Description

【発明の詳細な説明】 本発明は周辺装置とその．制御装置間における・ｆンタ
フェース信号回路に関し、特に両装置間における電源制
御シーケンスが存在しない場合の制御装置側電源投入・
切□断時の周辺装置への不確かなインタフェース信号送
出に対する周辺装置側保護回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a peripheral device and its peripheral device. Regarding the interface signal circuit between the control devices, especially when there is no power control sequence between the two devices,
This invention relates to a peripheral device side protection circuit against sending an uncertain interface signal to a peripheral device during disconnection.

従来この種の制御装置と、周辺装置間のインタフェース
にお゛いては，特に□周辺装置がディスク装置などの外
部記憶装置である場合に制御装置の電源の投入・切鹸に
伴うインタフェース上への不確定制御情報の送出に伴な
う、周辺装置側の誤った誉込魯その他の障害゛廃生を防
ぐために、両装置の電源制御゛に対して二足のシーケン
スを与え、またはインタフェース信号線内にインタフェ
ースの開閉゛を意味する制御信号全付加するなどの方法
がと１１１１、１１ られていた。　　　゛ 複数装置間に渡る電源シーケンスは突発的停電などの定
常昇動ｉに対して不十分であり、ま逅インタフェース上
への□制御信号送出はいずれにせよ当該装置の電源切断
に伴ない電圧が垂下すると゛回路動作として確定できず
、特に゛各信号回路が２線差動型信号送受信回路を用い
ている場合、電源電圧の低下に伴ない動作不確定となる
欠点があり、これｔ＊＊　Ｘ′うとするとＪ特殊で複雑
な回路−成′を両装置内において必要とし、しかも不十
分さが残っていた。Conventionally, in the interface between this type of control device and a peripheral device, especially when the peripheral device is an external storage device such as a disk device, there are In order to prevent erroneous input and other failures on the peripheral device side due to the sending of uncertain control information, two sequences are given to the power supply control of both devices, or the interface signal line is Methods such as adding all control signals meaning opening/closing of the interface within the interface have been proposed1111,11.゛The power supply sequence that spans multiple devices is insufficient for steady rises such as sudden power outages, and the sending of control signals to the matching interface will cause the voltage to drop as the power to the device is turned off. If the voltage drops, the operation of the circuit cannot be determined.Especially when each signal circuit uses a two-wire differential signal transmitting/receiving circuit, there is a drawback that the operation becomes uncertain as the power supply voltage decreases. If this were to be done, special and complicated circuitry would be required in both devices, and there remained inadequacies.

本発明は相互にインタフェース信号線を有する装置間に
おいて送信信号と共に当該装置の制御電圧レベル信号（
線）を相手装置に通知することにより、受信イ、ンタフ
ーース信竺の正常性確認を必要許るｉ置側が５各↑相手
側装置より送られて来　−た制御電圧レペ々を基準電圧
と比較し一定値以下であれば相手側装置の制御回路機能
が不確定であると判断し、送られてくるインタフェース
信号内容を無視することにより上記欠点を解決し、簡単
で確実なインタフェース制御操作を可能とした周辺装置
用インタフェース回路を提供するものである。The present invention provides transmission signals between devices having mutual interface signal lines as well as control voltage level signals (
By notifying the receiving device (wire) to the other device, the receiving side can check the normality of the interface communication. If the comparison is less than a certain value, it is determined that the control circuit function of the other device is uncertain, and the content of the sent interface signal is ignored. This solves the above drawback and allows easy and reliable interface control operation. The present invention provides an interface circuit for peripheral devices that makes it possible.

本発明によればインタフェース信号線によシ接続された
二つ以上の装置間において互いに必要とする装置側へ自
己装置内制御用電源の制御電圧モニタ線を設け、必要と
する装置側において受信した電圧レベルを基準レベルと
比較し、相手側装置の動作正常性判断およびインク７工
−ス信号受信制御を実行せしめるようにした論理ゲート
構成を少なく共有する周辺装置のインタフェース回路が
得られる。According to the present invention, between two or more devices connected by an interface signal line, a control voltage monitor line for the internal control power supply is provided to the devices that require each other, and the control voltage monitor line for the power supply for controlling the internal device is provided to the devices that require it. A peripheral device interface circuit that shares a small number of logic gate configurations is obtained, which compares the voltage level with a reference level, determines the operational normality of the other device, and executes the ink service signal reception control.

次に本発明の実施例について図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.

第１図を参照すると、本発明の第一の実施例は周辺装置
１と、周辺装置を直接制御する制御装置２との間をそれ
ぞれ制御装置２から、周辺装置１へ信号が送信されるイ
ンタフェース信号バス３と制御電圧モニタ線５、逆に周
辺装置１から制御装置２へ信号が送信されるインタフェ
ース信号バス４から構成される。Referring to FIG. 1, the first embodiment of the present invention provides an interface between a peripheral device 1 and a control device 2 that directly controls the peripheral device, through which signals are transmitted from the control device 2 to the peripheral device 1. It is composed of a signal bus 3, a control voltage monitor line 5, and an interface signal bus 4 through which signals are transmitted from the peripheral device 1 to the control device 2.

周辺装置１は入力電源スィッチ１００を介して入力電源
に接続される電源回路１０１と、制御室、１　′ 圧モニタ線５からの信号を受は波形整形するフィルタ回
路１０２と、前記フィルタ回路１０２からのモニタ信号
すと前記電源回路１０１からの基準レベルａ？入力とし
、弁別信−１ｊｃｉ出力する電圧比較回路１０３と、イ
ンタフェース信号バス３からの信号を受は内部信号バス
ｄに出力とする信号受信回路１．０４と、前記内部信号
バスｄからの信号を入力とし、インタフェース接続命令
信号ｅｆ出力するデコーダ回路ＩＱ５牛、前記インタフ
ェース接−命令信号ｅと弁別信号Ｃ？全入力してう、子
回路１０７のセット入力とする論理積ゲート−回路１０
６と、前記セット入力と弁別信号Ｃのインバー、夕信号
をリセット入力として受信信号イネイブルゲート信号ｆ
を出力するラッチ回路１０７と、前記ゲート信号ｆによ
っ、て内部信号バスｄ上のデータを確定信号バスｇ上に
出力する論理積ゲート部１０８と、前記信号バ、スｇ上
の制御指令およびデータに基づき当該装置動作を実行す
る主制御回路１０９と、前記動作結果によるステータス
又はデータを内部データバスｈにより入力し、インタフ
ェース信号バス４へ中力する信号送信回路１１０とから
構成される。The peripheral device 1 includes a power supply circuit 101 connected to an input power supply via an input power switch 100, a filter circuit 102 that receives and shapes the signal from the control room and pressure monitor line 5, and a filter circuit 102 that receives and shapes the signal from the filter circuit 102. The reference level a? from the power supply circuit 101 is monitored by the monitor signal A? A voltage comparison circuit 103 receives the signal from the interface signal bus 3 and outputs the discrimination signal -1jci as input, and a signal receiving circuit 1.04 receives the signal from the interface signal bus 3 and outputs it to the internal signal bus d. A decoder circuit IQ5 inputs the interface connection command signal ef and outputs the interface connection command signal e and the discrimination signal C? AND gate-circuit 10 with all inputs as set inputs of child circuit 107
6, inverting the set input and the discrimination signal C, and using the evening signal as a reset input, a reception signal enable gate signal f.
a latch circuit 107 that outputs the data on the internal signal bus d onto the final signal bus g according to the gate signal f; It is comprised of a main control circuit 109 that executes the device operation based on data, and a signal transmission circuit 110 that inputs status or data based on the operation result via an internal data bus h and outputs it to the interface signal bus 4.

制御装置２は入力電源スィッチ２００を介して　５− 入力電源に接続される電源回路２０１と、該電源回路２
０１からの制御電源ｒｆ大入力し波形整形の上制御電圧
モニタ線５上へレベル出方を行うフィルタ回路２０２と
、それぞれ前記制御電源ｒｆ回路駆動電源とする制御装
置２の主制御回路２０３と、その出力内部バスを全入力
としインタフニー５ス信号バス３へ出力する信号送信回
路２０４と、インタフェース信号バス４からの信号ｖを
入力とし主制御回路２０３へ内部バスＷにより出力する
信号受信回路２０５どから構成される。The control device 2 includes a power supply circuit 201 connected to an input power supply via an input power switch 200;
A filter circuit 202 that inputs a large amount of control power RF from 01, shapes the waveform, and outputs a level onto the control voltage monitor line 5; and a main control circuit 203 of the control device 2, each of which serves as a power source for driving the control power RF circuit. A signal transmitting circuit 204 takes the output internal bus as its input and outputs it to the interface signal bus 3, and a signal receiving circuit 205 takes the signal v from the interface signal bus 4 as its input and outputs it to the main control circuit 203 via the internal bus W. It consists of

次に第２図参照して第１図に示した一実施例の動作例を
説明すると、周辺装置１の電源投Δは制御装置２の電源
投入よりも早く、逆に切断が遅れている。周辺装置１の
電源メイ・ツチ１００が投入（ＯＮ）され電源回路１０
１がまず規定レベル＋■に達し動作可能となる。この時
点で制御装置２はまだ切断状態（２００＝ＯＦＦ）であ
シ、インタフェース信号バス３上の信号−は不定である
。従って第１図において論理積ゲート群１．０８が存在
しない場合、すなわち本発明が適用されていない場合、
６− 前記インタフェース信号バス３上の不定信号が内部バス
ｄおよびｇを通って主制御回路１０９に与えられ誤った
動作を起こす場合がある。Next, an example of the operation of the embodiment shown in FIG. 1 will be described with reference to FIG. 2. The power-on of the peripheral device 1 Δ is earlier than the power-on of the control device 2, and conversely, the power-off is delayed. The power supply 100 of the peripheral device 1 is turned on (ON), and the power supply circuit 10
1 first reaches the specified level +■ and becomes operational. At this point, the control device 2 is still in the disconnected state (200=OFF), and the signal on the interface signal bus 3 is undefined. Therefore, if the AND gate group 1.08 does not exist in FIG. 1, that is, if the present invention is not applied,
6- An undefined signal on the interface signal bus 3 may be applied to the main control circuit 109 through the internal buses d and g, causing erroneous operation.

本発明が適用されている第１図、第２図の場合、制御装
置２の電源回路２０１の出力電圧レベルはフィルタ回路
２０２によって波形整形及び短絡保護された径制御電圧
モニタ縁５上へ送出される。In the case of FIGS. 1 and 2 to which the present invention is applied, the output voltage level of the power supply circuit 201 of the control device 2 is sent onto the diameter control voltage monitor edge 5 which is shaped and short-circuit protected by the filter circuit 202. Ru.

周辺装置２側では制御電圧モニタ線５上の電圧レベルＳ
をフィルタ回路１０２によってリップル処理を施し次に
電圧比較回路１０３において基準電圧ａと比較する。On the peripheral device 2 side, the voltage level S on the control voltage monitor line 5
is subjected to ripple processing by a filter circuit 102, and then compared with a reference voltage a in a voltage comparison circuit 103.

制御装置２が電源投入され出力電圧レベルｒが立ち上る
と周辺装置ｌの比較レベル信号すとして検出され、基準
レベルａｆ超えると弁別信号Ｃが駆動されインタフェー
スイネイブルゲート用う。When the control device 2 is powered on and the output voltage level r rises, it is detected as a comparison level signal of the peripheral device 1, and when it exceeds the reference level af, the discrimination signal C is driven and the interface enable gate is used.

子回路１０７のセット条件が成立する。制御装置　　゛
例２の論理制御回路２０３．お１よび信号送信回路２０
４が確定してインタフェースイネイブル命令信号がイン
タフェース信号バス３および受信回路１０４を介してデ
コーダ回路１０５に与えられるとセット指令信号ｅが論
理積ゲート回路１０６に与えられ次でラッチ回路１０７
ｅセツトする。インタフェースイネイブルのセット状態
はゲート信号ｆによって論理積ゲート群１０８に与えら
れ以後、インタフェース信号バス３の内容Ｕは内部バス
ｄおよびｇｔ”経て主制御回路１０９に与えられ、以後
制御装置２からのインタフェース信号バス３との指令に
基づき動作する。次に制御装置２の電源切断（２０，０
→０ＦＦ）が生じると投入時とは逆に市制御装置２の回
路動作用電源電圧ｒの低下は制御電圧モニタ線５を介し
て電圧比較回路１０３で検出され、基準レベルａｆ下ま
わると弁別信号Ｃがディスエイプルされ、インタフェー
スイネイブル用う、子回路１０７をリセットし、従って
論理積ゲート群１０８のゲート人力ｆは閉じられる。The set condition for child circuit 107 is satisfied. Control device Logic control circuit 203 of Example 2. 1 and signal transmission circuit 20
4 is determined and the interface enable command signal is given to the decoder circuit 105 via the interface signal bus 3 and the receiving circuit 104, the set command signal e is given to the AND gate circuit 106, and then the latch circuit 107
eSet. The set state of the interface enable is given to the AND gate group 108 by the gate signal f, and after that, the content U of the interface signal bus 3 is given to the main control circuit 109 via the internal buses d and gt'', and thereafter the content U from the control device 2 It operates based on commands from the interface signal bus 3. Next, the control device 2 is powered off (20, 0
→0FF), a drop in the power supply voltage r for circuit operation of the city control device 2 is detected by the voltage comparator circuit 103 via the control voltage monitor line 5, and when it falls below the reference level af, a discrimination signal is sent. C is disabled and uses the interface enable to reset the child circuit 107, so that the gate f of AND gate group 108 is closed.

もし本機能が存在しない場合、すなわち本発明が適用さ
れない場合１．制御装置２の電源切断に伴うインタフェ
ース信有バス３上の不定信号が周辺装置１の主制御回路
１０９に与えられ誤った動作を行う場合がある。If this function does not exist, that is, the present invention is not applied: 1. When the control device 2 is powered off, an undefined signal on the interface communication bus 3 is applied to the main control circuit 109 of the peripheral device 1, which may cause an erroneous operation.

第３図は本発明を適用した周辺装置と制御装置間インタ
フェース信号構成の他の実施例を示すもので、第３図（
ａ）は第１図の実施例と同じもの、第３図（ｂ）は周辺
装置１から制御装置２への制御電圧モニタ線が追加され
たもの、第３図（Ｃ）は第３図（ｂ）の構成に加えて更
に上位制御装置７がある場合でこの場合各インタフェー
スチェ、りは対向する１−２間、２−３間で行われる例
を示している。FIG. 3 shows another embodiment of the interface signal configuration between a peripheral device and a control device to which the present invention is applied.
3(a) is the same as the embodiment in FIG. 1, FIG. 3(b) is the one in which a control voltage monitor line from the peripheral device 1 to the control device 2 is added, and FIG. 3(C) is the same as the embodiment in FIG. In addition to the configuration of b), there is also an upper control device 7, and in this case each interface check is performed between opposing units 1 and 2 and 2 and 3.

本発明は以上説明したように相手側装置の制御用電源電
圧をインタフェース線により取込み、電圧比較を行うこ
とによシ相手側装置からのインタフェース信号の確定状
態を弁別し、他の制御インタフェース信号の論理ゲート
制御を確実にする効果がある。As explained above, the present invention takes in the control power supply voltage of the other device through the interface line and compares the voltages, thereby distinguishing the established state of the interface signal from the other device and determining the status of the other control interface signal. This has the effect of ensuring logic gate control.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の第一の実施例をプロ、り図で示した回
路図、第２図は第１図に示した第一の実施例による本発
明の動作タイミングチャートラ示す図、第３図は本発明
の他の実施例を説明したプ９− プロ、り図である。 Ｉ・・・・・・周辺装置、２・・川・制御装置、３，４
・・・・・・インタフェース信号バス、５．６・・・・
・・制御電圧モニタ線、７・・印・他の制御装置、１０
０，２００・・・・・・入力電源スィッチ、１０１，２
０１・山・・電源回路、１０２，２０２・・・・・・フ
ィルタ回路、１０３１．。 ・・・電圧比較回路、１０４．２０５・・・・・・信号
受信回路、１０５・・・・・・デコーダ回路、１０６・
・川・論理積ゲート回路、１０７・・印・ラッチ回路、
１０８・・印・論理積ゲート群、１０９．２０３・・・
・・・主制御回路、１１０．２０４・・・・・・信号送
信回路。 代理人　弁理士　　内　原　　　晋 −１〇− 事　２　回 （ａン　　　　　　。 （６） 苧３図1 is a circuit diagram showing a first embodiment of the present invention in a professional diagram; FIG. 2 is a diagram showing an operation timing chart of the present invention according to the first embodiment shown in FIG. 1; FIG. 3 is a diagram illustrating another embodiment of the present invention. I... Peripheral device, 2... River/control device, 3, 4
...Interface signal bus, 5.6...
・・Control voltage monitor line, 7・・Other control device, 10
0,200...Input power switch, 101,2
01・mountain...power supply circuit, 102,202...filter circuit, 1031. . ... Voltage comparison circuit, 104.205 ... Signal receiving circuit, 105 ... Decoder circuit, 106.
・River・AND gate circuit, 107・・mark・Latch circuit,
108...mark/AND gate group, 109.203...
...Main control circuit, 110.204...Signal transmission circuit. Agent Patent Attorney Susumu Uchihara - 10 - 2 times (aan. (6) 3 pictures

Claims (1)

【特許請求の範囲】 複数のインタフェース信号線から構成される装置 ース回路において、当該装置のいずれか一方または両装
置の内．部制御回路動作用電源電圧しベル金、少なく共
短絡保謹手段を介して相手側装置へ送出する制御電圧モ
ニタ線を付加し、これを受信する装置内に前記制御電圧
モニタ線上の電圧比較回路手段とその出力信号によシ相
手先装置からの他のインタフェース送信信号を弁別する
手段とを有することを特徴とする周辺装置のインタフェ
ース回路。[Scope of Claims] In a device-based circuit composed of a plurality of interface signal lines, one or both of the devices. A control voltage monitor line is added to the power supply voltage for operation of the control circuit, and a control voltage monitor line is added to send out to the other device via short-circuit protection means, and a voltage comparison circuit on the control voltage monitor line is installed in the device that receives this line. 1. An interface circuit for a peripheral device, comprising means for discriminating another interface transmission signal from a destination device based on the output signal thereof.