JPS581919Y2 - メモリ回路 - Google Patents
メモリ回路Info
- Publication number
- JPS581919Y2 JPS581919Y2 JP1978178284U JP17828478U JPS581919Y2 JP S581919 Y2 JPS581919 Y2 JP S581919Y2 JP 1978178284 U JP1978178284 U JP 1978178284U JP 17828478 U JP17828478 U JP 17828478U JP S581919 Y2 JPS581919 Y2 JP S581919Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switch
- terminal
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6221—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
【考案の詳細な説明】
本考案は、一般的には反転制御スイッチ
(1nversion controlled 5
w1tch)を利用したメモリ回路に関し、特に、本考
案は、優れたデバイス間分離を有する新しい反転制御ス
イッチ・メモリアレイに関する。
w1tch)を利用したメモリ回路に関し、特に、本考
案は、優れたデバイス間分離を有する新しい反転制御ス
イッチ・メモリアレイに関する。
反転制御スイッチは、スベリ・ランド・コーポレーショ
ン(Spe、rry Rand←orporation
)を権利者とする、バリー・クロガー(HarryK
roger )に対する米国特許第3.979.6.1
3号に説明されている。
ン(Spe、rry Rand←orporation
)を権利者とする、バリー・クロガー(HarryK
roger )に対する米国特許第3.979.6.1
3号に説明されている。
そこには、3端子反転制御スイッチが説明されており、
3端子反転制御スイッチのエミッターコレクタ・インピ
ーダンスは、ベース電流の制御によるかまたはよらない
でエミッターコレクタ電圧の制御によって実現され保持
される2つの安定状態を有する。
3端子反転制御スイッチのエミッターコレクタ・インピ
ーダンスは、ベース電流の制御によるかまたはよらない
でエミッターコレクタ電圧の制御によって実現され保持
される2つの安定状態を有する。
反転制御スイッチを行と列をなすように配列して、個々
のスイッチ列のコレクタ電極には制御自在の電圧を印加
しうるようにし、個々のスイッチ行にはベース端子を経
て制御自在の電流を印加しうるようにしたメモリ・アレ
イを作ることが提案された。
のスイッチ列のコレクタ電極には制御自在の電圧を印加
しうるようにし、個々のスイッチ行にはベース端子を経
て制御自在の電流を印加しうるようにしたメモリ・アレ
イを作ることが提案された。
それぞれのスイッチ行のベース端子を共通電流源に結合
せしめたのでは、電流がデバイス間を流れるのを防止す
ることは困難であるため、それぞれの行内の各スイッチ
の限界電圧レベルは制御不可能な悪影響を受けることに
なる。
せしめたのでは、電流がデバイス間を流れるのを防止す
ることは困難であるため、それぞれの行内の各スイッチ
の限界電圧レベルは制御不可能な悪影響を受けることに
なる。
ある動作条件下においては、高インピーダンス状態すな
わちオフ状態にある1つのデバイスが同じ行内の低イン
ピーダンス状態すなわちオン状態にある他のスイッチか
らの電流をもらって低インピーダンス状態すなわちオン
状態へ不適正なスイッチングを起こす可能性がある。
わちオフ状態にある1つのデバイスが同じ行内の低イン
ピーダンス状態すなわちオン状態にある他のスイッチか
らの電流をもらって低インピーダンス状態すなわちオン
状態へ不適正なスイッチングを起こす可能性がある。
本考案のメモリ回路は、N行×M列をなす反転制御スイ
ッチ装置のアレイであってそれぞれの該スイッチ装置が
エミッタ、ベース、およびコレクタの各端子を有し且つ
エミッタ端子とコレクタ端子との間に第1および第2の
別個のインピーダン入状態を有していることを特徴とす
る該アレイと、該スイッチ装置に結合された電圧装置で
あって選択された該各行内の該スイッチ装置のエミッタ
端子とコレクタ端子との間に選択的に制御自在である電
圧レベルを印加するための該電圧装置と、複数の整流装
置であってそれぞれが各スイッチ装置のベース端子に結
合されている該複数の整流装置と、該整流装置に結合さ
れている電流装置であって選択された該各列内の該スイ
ッチ装置のベース端子に該整流装置を経て選択的に制御
自在である電流レベルを供給するための該電流装置と、
個々の該列内にある該スイッチ装置に結合されたデータ
検出装置であって対応する1つの該列内にある選択され
た1つの該スイッチ装置のインピーダンス状態を検出す
るための該データ検出装置と、を包含している。
ッチ装置のアレイであってそれぞれの該スイッチ装置が
エミッタ、ベース、およびコレクタの各端子を有し且つ
エミッタ端子とコレクタ端子との間に第1および第2の
別個のインピーダン入状態を有していることを特徴とす
る該アレイと、該スイッチ装置に結合された電圧装置で
あって選択された該各行内の該スイッチ装置のエミッタ
端子とコレクタ端子との間に選択的に制御自在である電
圧レベルを印加するための該電圧装置と、複数の整流装
置であってそれぞれが各スイッチ装置のベース端子に結
合されている該複数の整流装置と、該整流装置に結合さ
れている電流装置であって選択された該各列内の該スイ
ッチ装置のベース端子に該整流装置を経て選択的に制御
自在である電流レベルを供給するための該電流装置と、
個々の該列内にある該スイッチ装置に結合されたデータ
検出装置であって対応する1つの該列内にある選択され
た1つの該スイッチ装置のインピーダンス状態を検出す
るための該データ検出装置と、を包含している。
反転制御スイッチは、キャリヤ注入速寒を制御する非線
形抵抗層を有する半導体接合トランジスタであり少なく
とも2つの別個のインピーダンス状態を有するデバイス
であって、金属/伝導性絶縁体(conductive
−insulator)/半導体PN接合または金属/
伝導性絶縁体/半導体/障壁エミッタという構造を有す
る。
形抵抗層を有する半導体接合トランジスタであり少なく
とも2つの別個のインピーダンス状態を有するデバイス
であって、金属/伝導性絶縁体(conductive
−insulator)/半導体PN接合または金属/
伝導性絶縁体/半導体/障壁エミッタという構造を有す
る。
金属/伝導性絶縁体層という組合せは、コレクタ領域と
みなされ、伝導性絶縁体層に隣接する半導体領域はデバ
イスのベースとみなされる。
みなされ、伝導性絶縁体層に隣接する半導体領域はデバ
イスのベースとみなされる。
PN接合形の反転制御スイッチの場合には、ベースに隣
接する第2半導体領域がエミッタとみなされ、半導体/
障壁エミッタ形の反転制御スイッチの場合は、伝導性絶
縁体層に隣接する半導体ベース領域の表面とは反対側の
半導体ベース領域の表面上に配置された金属層がエミッ
タとみなされる。
接する第2半導体領域がエミッタとみなされ、半導体/
障壁エミッタ形の反転制御スイッチの場合は、伝導性絶
縁体層に隣接する半導体ベース領域の表面とは反対側の
半導体ベース領域の表面上に配置された金属層がエミッ
タとみなされる。
反転制御スイッチは、少なくとも2つの安定したインピ
ーダンス状態を示すものであり、その1状態はコレクタ
およびエミッタ領域間の高インピーダンスを特徴とし、
他状態はコレクタおよびエミッタ領域間の低インピーダ
ンスを特徴とする。
ーダンス状態を示すものであり、その1状態はコレクタ
およびエミッタ領域間の高インピーダンスを特徴とし、
他状態はコレクタおよびエミッタ領域間の低インピーダ
ンスを特徴とする。
高インピーダンス状態においては、絶縁体層に隣接する
ベース領域内に深い空乏層が形成され、この深い空乏層
は、伝導性絶縁体層がそれに隣接するベース領域の部分
に反転層が形成されるのを妨げうる限り存続する。
ベース領域内に深い空乏層が形成され、この深い空乏層
は、伝導性絶縁体層がそれに隣接するベース領域の部分
に反転層が形成されるのを妨げうる限り存続する。
低インピーダンス状態は、強く順方向にバイアスされた
エミッターベース接合からの電流が、伝導性絶縁体層が
初期反転層を放電させる可能性より優勢になった場合に
実現される。
エミッターベース接合からの電流が、伝導性絶縁体層が
初期反転層を放電させる可能性より優勢になった場合に
実現される。
反転層の存在によって伝導性絶縁層内に比較的強い電界
が生じ、それによって比較的大きいコレクタ電流が流れ
うるようになる。
が生じ、それによって比較的大きいコレクタ電流が流れ
うるようになる。
第1図は、反転制御スイッチにおける、エミッターコレ
クタ電圧とコレクタ電流との間の典型的関係を示してい
る。
クタ電圧とコレクタ電流との間の典型的関係を示してい
る。
第1図の横軸はデバイスのエミッタとコレクタとの間の
電位差を表わし、この電圧の極性はエミッターベース接
合を順方向にバイアスするようになっている。
電位差を表わし、この電圧の極性はエミッターベース接
合を順方向にバイアスするようになっている。
また、縦軸はデバイスのコレクタから得られる電流の大
きさを、エミッターコレクタ電圧の関数として表わして
いる。
きさを、エミッターコレクタ電圧の関数として表わして
いる。
高インピーダンス状態においては、コレクタ電流は、エ
ミッターコレクタ電圧が限界電圧値VTRに達するまで
は、曲線11で示されている比較的低い値に留まってい
るが、エミッターコレクタ電圧が限界電圧値VTR,に
達すると、デバイスは矢印13によって示されているよ
うに、低インピーダンス状態ヘスイツチする。
ミッターコレクタ電圧が限界電圧値VTRに達するまで
は、曲線11で示されている比較的低い値に留まってい
るが、エミッターコレクタ電圧が限界電圧値VTR,に
達すると、デバイスは矢印13によって示されているよ
うに、低インピーダンス状態ヘスイツチする。
低インピーダンス状態においては、コレクタ電流は曲線
15で示されているように、エミッターコレクタ電圧の
ほぼ1次関数になる。
15で示されているように、エミッターコレクタ電圧の
ほぼ1次関数になる。
コレクタ電流が、保持電圧Vsと呼ばれる最小のエミッ
ターコレクタ電圧に対応する保持電流Isに等しいかま
たはそれより大きい状態にある限り、デバイスは低イン
ピーダンス状態に留まる。
ターコレクタ電圧に対応する保持電流Isに等しいかま
たはそれより大きい状態にある限り、デバイスは低イン
ピーダンス状態に留まる。
コレクタ電流が保持電流値以下に低下すれば、デバイス
は高インピーダンス状態に復帰する。
は高インピーダンス状態に復帰する。
第2図は、反転制御スイッチにおける、ベース電流と限
界電圧との間の典型的な関係を示している。
界電圧との間の典型的な関係を示している。
第2図の横軸は反転制御スイッチのベースに供給される
電流の大きさを表わしており、また縦軸はその限界電圧
を表わしている。
電流の大きさを表わしており、また縦軸はその限界電圧
を表わしている。
第2図の曲線18から、限界電圧はベース電流の増大に
伴って単調に減少することがわかる。
伴って単調に減少することがわかる。
低インピーダンス状態にあるデバイスに供給されるベー
ス電流は、保持電圧VSをわずかに増大させるが、その
他の点でベース電流が低インピーダンス特性に与える影
響は少ない。
ス電流は、保持電圧VSをわずかに増大させるが、その
他の点でベース電流が低インピーダンス特性に与える影
響は少ない。
反転制御スイッチのメモリ・アレイにおいては、選択さ
れた個々のスイッチにおいて記憶情報の書込みおよび読
取りが可能でなくてはならない。
れた個々のスイッチにおいて記憶情報の書込みおよび読
取りが可能でなくてはならない。
該デバイスがi行およびこれと直交するj列に配列され
たアレイにおいて、この可能性を実現するためには、ア
レイの選択された個々の行内にある各デバイスのコレク
ターエミッタ端子間に選択的に制御自在である電圧レベ
ルを印加するための装置と、アレイの選択された個々の
列内にある各デバイスのベース端子に選択的に制御自在
である電流レベルを該電圧レベルの印加と同時に供給す
るための装置とを併せて備えればよい。
たアレイにおいて、この可能性を実現するためには、ア
レイの選択された個々の行内にある各デバイスのコレク
ターエミッタ端子間に選択的に制御自在である電圧レベ
ルを印加するための装置と、アレイの選択された個々の
列内にある各デバイスのベース端子に選択的に制御自在
である電流レベルを該電圧レベルの印加と同時に供給す
るための装置とを併せて備えればよい。
その場合、ある与えられた行内に記憶されている情報は
、選択された行内の各デバイスのエミッターコレクタ電
圧の制御された変化に基因する、該選択された行内の各
デバイスのエミッタまたはコレクタ電流の変化を検出す
ることによって読取られる。
、選択された行内の各デバイスのエミッターコレクタ電
圧の制御された変化に基因する、該選択された行内の各
デバイスのエミッタまたはコレクタ電流の変化を検出す
ることによって読取られる。
しかし、適当なデバイス間分離が行なわれていない場合
は、ある列内のあるデバイスのベース端子が同じ列内の
低インピーダンス状態すなわちオン状態にある他のデバ
イスのベースから電流を得る可能性がある。
は、ある列内のあるデバイスのベース端子が同じ列内の
低インピーダンス状態すなわちオン状態にある他のデバ
イスのベースから電流を得る可能性がある。
バイアス状態が悪い場合は、高インピーダンス状態すな
わちオフ状態にあるデバイスがオン状態にあるデバイス
から十分なベース電流を得て、そのオフ状態のデバイス
が誤って且つ制御不能的にオン状態になることが起こり
うる。
わちオフ状態にあるデバイスがオン状態にあるデバイス
から十分なベース電流を得て、そのオフ状態のデバイス
が誤って且つ制御不能的にオン状態になることが起こり
うる。
本考案は、アレイ内の1テ゛バイスのベースからアレイ
内の他のデバイスのベースへの電流の流れを妨げること
によってこの可能性をなくし、アレイの与えられた列内
の各デバイスに対するベース電流の同時供給を呵能にす
る。
内の他のデバイスのベースへの電流の流れを妨げること
によってこの可能性をなくし、アレイの与えられた列内
の各デバイスに対するベース電流の同時供給を呵能にす
る。
第3図には、本考案のメモリ回路の実施例が示されてい
る。
る。
この実施例においては、反転制御スイッチの長方形アレ
イは、列21.22,23および該別に直交する行26
,27.28をなして配列されている。
イは、列21.22,23および該別に直交する行26
,27.28をなして配列されている。
第3図のアレイが任意の列数Nおよび行数Mを有するよ
うに選択されうろことは明らかである。
うに選択されうろことは明らかである。
行26は、反転制御スイッチ31(列21内にある)、
32(例22内にある)、および33(列23内にある
)を包含している。
32(例22内にある)、および33(列23内にある
)を包含している。
電圧ドライバ36は行26に関連していて、その出力端
子37に選択的に制御自在である電圧レベルを発生しう
るようになっている。
子37に選択的に制御自在である電圧レベルを発生しう
るようになっている。
行26のスイッチ31,32.33のコレクタ端子は、
それぞれの負荷抵抗39,40.41を経て電圧ドライ
バ36の出力端子37に接続されている。
それぞれの負荷抵抗39,40.41を経て電圧ドライ
バ36の出力端子37に接続されている。
行27は、反転制御スイッチ44(列21内にある)、
45(列22内にある)、および46(列23内にある
)を包含している。
45(列22内にある)、および46(列23内にある
)を包含している。
電圧ドライバ48は行27に関連していて、その出力端
子49に選択的に制御自在である電圧レベルを発生しう
るようになっている。
子49に選択的に制御自在である電圧レベルを発生しう
るようになっている。
スイッチ44,45.46のそれぞれのコレクタ端子は
、それぞれの負荷抵抗52゜53.54を経て該出力端
子49に接続されている。
、それぞれの負荷抵抗52゜53.54を経て該出力端
子49に接続されている。
行28は、反転制御スイッチ57(列21内にある)、
58(列22内にある)、および59(列23内にある
)を包含している。
58(列22内にある)、および59(列23内にある
)を包含している。
電圧ドライバ62は行28に関連していて、その出力端
子63に選択的に制御自在である電圧レベルを発生しう
るようになっている。
子63に選択的に制御自在である電圧レベルを発生しう
るようになっている。
スイッチ57.58゜59のそれぞれのコレクタ端子は
、それぞれの負荷抵抗65,66.67を経て該出力端
子63に接続されている。
、それぞれの負荷抵抗65,66.67を経て該出力端
子63に接続されている。
電流源71は列21に関連していて、その電流源端子7
2はスイッチ3L44゜57の各ベース端子にそれぞれ
半導体ダイオード75.76.77を経て接続されてい
る。
2はスイッチ3L44゜57の各ベース端子にそれぞれ
半導体ダイオード75.76.77を経て接続されてい
る。
これらのダイオードは、それぞれの陽極端子が対応する
スイッチのベース端子に接続されており、陰極端子が電
流源端子72に接続されている。
スイッチのベース端子に接続されており、陰極端子が電
流源端子72に接続されている。
電流源71は、スイッチ31,44.57のベース端子
に、選択的に制御自在である電流レベルを供給しうるよ
うになっている。
に、選択的に制御自在である電流レベルを供給しうるよ
うになっている。
電流源80は列22に関連していて、その電流源端子8
1はスイッチ32゜45.58の各ベース端子にそれぞ
れ半導体ダイオード83,84.85を経て接続されて
いる。
1はスイッチ32゜45.58の各ベース端子にそれぞ
れ半導体ダイオード83,84.85を経て接続されて
いる。
ダイオード83,84.85の陽極端子はそれぞれスイ
ッチ32,45.58のベース端子に接続されており、
陰極端子は電流源端子81に接続されている。
ッチ32,45.58のベース端子に接続されており、
陰極端子は電流源端子81に接続されている。
電流源80は、スイッチ32,45゜58のベース端子
に、それぞれのダイオード83゜84.85を経て選択
的に制御自在である電流レベルを供給しうるようになっ
ている。
に、それぞれのダイオード83゜84.85を経て選択
的に制御自在である電流レベルを供給しうるようになっ
ている。
電流源88は列23に関連していて、その電流源端子8
9はスイッチ33,46.59のベース端子にそれぞれ
半導体ダイオード91,92.93を経て接続されてい
る。
9はスイッチ33,46.59のベース端子にそれぞれ
半導体ダイオード91,92.93を経て接続されてい
る。
それぞれのダイオード91,92゜93の陽極端子は対
応する1スイッチ33,46゜59のベース端子に接続
されており、陰極端子は電流源端子89に接続されてい
る。
応する1スイッチ33,46゜59のベース端子に接続
されており、陰極端子は電流源端子89に接続されてい
る。
電流源88は、スイッチ33,46,59のベース端子
に、それぞれのダイオード91,92.93を経て選択
的に制御自在な電流レベルを供給しうるようになってい
る。
に、それぞれのダイオード91,92.93を経て選択
的に制御自在な電流レベルを供給しうるようになってい
る。
データ検出増幅器96は列21に関連していて、そのデ
ータ入力端子97は列21内のそれぞれのスイッチ3L
44,57のエミッタ端子に接続されている。
ータ入力端子97は列21内のそれぞれのスイッチ3L
44,57のエミッタ端子に接続されている。
データ検出増幅器96のデータ出力端子98には、選択
された1スイッチ31.4457のインピーダンス状態
を示すデータ出力信号が得られる。
された1スイッチ31.4457のインピーダンス状態
を示すデータ出力信号が得られる。
データ検出増幅器101は列22に関連していて、その
データ入力端子102は列22内のそれぞれのスイッチ
32,45.58のエミッタ端子に接続されている。
データ入力端子102は列22内のそれぞれのスイッチ
32,45.58のエミッタ端子に接続されている。
データ検出増幅器101のデータ出力端子103には、
選択された1スイッチ32,45.58のインピーダン
ス状態を示すデータ出力信号が得られる。
選択された1スイッチ32,45.58のインピーダン
ス状態を示すデータ出力信号が得られる。
データ検出増幅器106は列23に関連していて、その
データ入力端子107はそれぞれのスイッチ33゜46
.59のエミッタ端子に接続されている。
データ入力端子107はそれぞれのスイッチ33゜46
.59のエミッタ端子に接続されている。
データ検出増幅器106のデータ出力端子108には、
選択された1スイッチ33,46.59のインピーダン
ス状態を示すデータ出力信号が得られる。
選択された1スイッチ33,46.59のインピーダン
ス状態を示すデータ出力信号が得られる。
操作における、第3図のアレイへの情報の書込みは、選
択された個々のスイッチのインピーダンス状態を高(オ
ン)レベルまたは低(オフ)レベルのいずれかにするこ
とによって行なわれる。
択された個々のスイッチのインピーダンス状態を高(オ
ン)レベルまたは低(オフ)レベルのいずれかにするこ
とによって行なわれる。
この操作は2役階、すなわちクリア段階と次の書込段階
とで行なわれる。
とで行なわれる。
クリア段階は、1つまたはそれ以上の選択されたデバイ
スをオフ状態にすることによって行なわれる。
スをオフ状態にすることによって行なわれる。
例えば、もし第3図のスイッチ31に情報を記憶させた
い場合には、クリア操作は、行26内の全スイッチを端
子37から切断することにより行26の全スイッチのコ
レクタ電流を遮断して行なわれるか、または、端子97
.102,107の電圧レベルにほぼ等しい電圧値を端
子37に与えることによって行なわれる。
い場合には、クリア操作は、行26内の全スイッチを端
子37から切断することにより行26の全スイッチのコ
レクタ電流を遮断して行なわれるか、または、端子97
.102,107の電圧レベルにほぼ等しい電圧値を端
子37に与えることによって行なわれる。
いずれの場合においても、行26のそれぞれのスイッチ
31,32.33のコレクタ電流は保持電流Is以下に
減少せしめられ、それによってスイッチ31.32.3
3は全てオフ状態になる。
31,32.33のコレクタ電流は保持電流Is以下に
減少せしめられ、それによってスイッチ31.32.3
3は全てオフ状態になる。
行26に記憶されている任意の情報をそのまま保持せし
めたい場合は、補助の記憶場所を設けてクリア操作が完
了するまで行26からの情報を一時的に記憶せしめる。
めたい場合は、補助の記憶場所を設けてクリア操作が完
了するまで行26からの情報を一時的に記憶せしめる。
次に、第2操作すなわち書込操作を行ない、所定のデー
タ・パターンに従って記憶させたい情報の通りにそれぞ
れのスイッチ31.32.33のインピーダンス状態を
確立する。
タ・パターンに従って記憶させたい情報の通りにそれぞ
れのスイッチ31.32.33のインピーダンス状態を
確立する。
書込操作においては、選択された各スイッチを包含する
各列にベース電流を供給すると同時に、該供給されたベ
ース電流によって形成された限界電圧よりは大きく、ベ
ース電流が供給されなかった各デバイスの限界電圧より
は小さいコレクタ電圧をクリアされた行に印加すること
によって、クリアされた行内の選択された各スイッチを
オン状態にする。
各列にベース電流を供給すると同時に、該供給されたベ
ース電流によって形成された限界電圧よりは大きく、ベ
ース電流が供給されなかった各デバイスの限界電圧より
は小さいコレクタ電圧をクリアされた行に印加すること
によって、クリアされた行内の選択された各スイッチを
オン状態にする。
すなわち、所定のベース電流の供給によって、オン状態
に書込まれるべき各デバイスをクリアされた行内におい
て選択することができるのである。
に書込まれるべき各デバイスをクリアされた行内におい
て選択することができるのである。
例えば、もしスイッチ31をオン状態にし、スイッチ3
2.33をオフ状態にしたい場合は、電流源71によっ
てダイオード75を経てスイッチ31へ所定のベース電
流を供給し、一方、電流源80および電流源88からは
実質的にゼロ電流レベルを発生させることによって、ス
イッチ32およびスイッチ33のベース端子にはそれぞ
れベース電流が供給されないようにする。
2.33をオフ状態にしたい場合は、電流源71によっ
てダイオード75を経てスイッチ31へ所定のベース電
流を供給し、一方、電流源80および電流源88からは
実質的にゼロ電流レベルを発生させることによって、ス
イッチ32およびスイッチ33のベース端子にはそれぞ
れベース電流が供給されないようにする。
これと同時に、端子37の電圧を電圧ドライバ36によ
って、スイッチ31の限界電圧レベル(これはベース電
流の供給によって低下せしめられている)よりは高く、
且つ、スイッチ32および33の限界電圧レベル(これ
は、これらのスイッチにベース電流が供給されていない
ので高レベルにある)よりは低いレベルまで上昇せしめ
る。
って、スイッチ31の限界電圧レベル(これはベース電
流の供給によって低下せしめられている)よりは高く、
且つ、スイッチ32および33の限界電圧レベル(これ
は、これらのスイッチにベース電流が供給されていない
ので高レベルにある)よりは低いレベルまで上昇せしめ
る。
この結果、スイッチ31はオン状態になり、スイッチ3
2および33は前に行なわれたクリア操作によって置か
れたオフ状態に留まる。
2および33は前に行なわれたクリア操作によって置か
れたオフ状態に留まる。
このようにして書込まれた各デバイスのコレクタ電圧を
、保持電圧レベルVsよりは高く、且つ、アレイの他の
各行に情報が書込まれる時にベース電流を変化させるこ
とによってアレイの各デバイスに確立される限界電圧値
範囲よりは十分低いレベルまで低下せしめることにより
、書込操作は完了せしめられる。
、保持電圧レベルVsよりは高く、且つ、アレイの他の
各行に情報が書込まれる時にベース電流を変化させるこ
とによってアレイの各デバイスに確立される限界電圧値
範囲よりは十分低いレベルまで低下せしめることにより
、書込操作は完了せしめられる。
もし、アレイの個々の列のエミッタ電圧を選択的に制御
するための装置が備えられていれば、選択された1スイ
ツチのみに対してクリア操作を施すことができる。
するための装置が備えられていれば、選択された1スイ
ツチのみに対してクリア操作を施すことができる。
すなわち、第3図のアレイのような、金属/伝導性絶縁
体/n型半導体/p型半導体という種類のスイッチを包
含するアレイにおいては、その中の選択された1デバイ
スを次のようにして、行内の他の各デバイスのインピー
ダンス状態に影響を与えることなく、クリアすることが
できる。
体/n型半導体/p型半導体という種類のスイッチを包
含するアレイにおいては、その中の選択された1デバイ
スを次のようにして、行内の他の各デバイスのインピー
ダンス状態に影響を与えることなく、クリアすることが
できる。
すなわち、選択されたスイッチが属する列の相互接続さ
れたエミッタのエミッタ電圧を保持電圧レベルよりは高
い値まで低下せしめ、それと同時に、選択されたスイッ
チが属する行内の相互接続された各デバイスのコレクタ
電圧を該別の相互接続されたエミッタに対して与えられ
た値まで上昇せしめて、選択されたスイッチのコレクタ
ーエミツク電圧を、その保持電圧以下に低下させるので
ある。
れたエミッタのエミッタ電圧を保持電圧レベルよりは高
い値まで低下せしめ、それと同時に、選択されたスイッ
チが属する行内の相互接続された各デバイスのコレクタ
電圧を該別の相互接続されたエミッタに対して与えられ
た値まで上昇せしめて、選択されたスイッチのコレクタ
ーエミツク電圧を、その保持電圧以下に低下させるので
ある。
このようにしても、該列内の他の各スイッチのコレクタ
電圧は変化せず、該行内の他の各スイッチのエミッタ電
圧は変化しないので、それらの各スイッチのコレクター
エミツク電圧は保持電圧レベル以上に保たれることにな
り、従って、選択されたスイッチのみがクリアされるこ
とになる。
電圧は変化せず、該行内の他の各スイッチのエミッタ電
圧は変化しないので、それらの各スイッチのコレクター
エミツク電圧は保持電圧レベル以上に保たれることにな
り、従って、選択されたスイッチのみがクリアされるこ
とになる。
このようにして、選択されたスイッチ以外の全てのスイ
ッチのインピーダンスはクリア操作によって影響されな
いことになるので、クリアされる行からの情報を記憶し
ておくための補助記憶場所を設ける必要はなくなる。
ッチのインピーダンスはクリア操作によって影響されな
いことになるので、クリアされる行からの情報を記憶し
ておくための補助記憶場所を設ける必要はなくなる。
しかし、3端子デバイスである反転制御スイッチは、そ
のベース端子において電流を2方向に伝導しうろことを
忘れてはならない。
のベース端子において電流を2方向に伝導しうろことを
忘れてはならない。
このために、上述のようにコレクタおよびエミッタ電圧
を選択的に変化させると、アレイのある列内の1つまた
はそれ以上のスイッチからその列内の他の各スイッチへ
の望ましくないベース電流の伝導がしばしば起こる。
を選択的に変化させると、アレイのある列内の1つまた
はそれ以上のスイッチからその列内の他の各スイッチへ
の望ましくないベース電流の伝導がしばしば起こる。
アレイのそれぞれのスイッチのベース回路に整流装置を
用い、この整流装置を相互接続された全てのベース回路
においてベース端子に対して同じ向きに接続すれば、そ
のように相互接続されたデバイス間のベース電流の伝導
をなくすことができ、また、このようにすれば、外部電
流源から任意数の相互接続されたベース回路へ同時にベ
ース電流を供給することができる。
用い、この整流装置を相互接続された全てのベース回路
においてベース端子に対して同じ向きに接続すれば、そ
のように相互接続されたデバイス間のベース電流の伝導
をなくすことができ、また、このようにすれば、外部電
流源から任意数の相互接続されたベース回路へ同時にベ
ース電流を供給することができる。
第3図のアレイの選択された行から記憶されている情報
を読取るには、その行内の各スイッチのコレクタに印加
されている電圧レベルを制御して変化させればよい。
を読取るには、その行内の各スイッチのコレクタに印加
されている電圧レベルを制御して変化させればよい。
その結果、その行内のオン状態にある各デバイスの場合
にはそれらのエミッタ電流レベルが変化せしめられ、一
方、その行内のオフ状態にある各デバイスの場合にはエ
ミッタ電流の変化はあっても最小である。
にはそれらのエミッタ電流レベルが変化せしめられ、一
方、その行内のオフ状態にある各デバイスの場合にはエ
ミッタ電流の変化はあっても最小である。
例えば、もし行27に記憶されている情報の読取りが所
望される場合は、電圧ドライバ48によって端子49に
与えられている電圧レベルを十分に変化させ、行27内
のオン状態にある各デバイスに検出可能なエミッタ電流
の変化を生ぜしめる。
望される場合は、電圧ドライバ48によって端子49に
与えられている電圧レベルを十分に変化させ、行27内
のオン状態にある各デバイスに検出可能なエミッタ電流
の変化を生ぜしめる。
例えば、もし、スイッチ44がオン状態にあり、スイッ
チ45および46がオフ状態にあれば、スイッチ44に
おける検出可能なエミツク電流変化がデータ検出増幅器
96によって増幅され、データ出力端子98に供給され
る。
チ45および46がオフ状態にあれば、スイッチ44に
おける検出可能なエミツク電流変化がデータ検出増幅器
96によって増幅され、データ出力端子98に供給され
る。
しかし、スイッチ45および46のエミツク電流変化は
最小のものであるから、データ検出増幅器101および
106の端子103および108のそれぞれにおける出
力信号レベルには実質的な変化は起こらない。
最小のものであるから、データ検出増幅器101および
106の端子103および108のそれぞれにおける出
力信号レベルには実質的な変化は起こらない。
電圧ドライバ48によって与えられるコレクタ電圧の変
化は、スイッチ44,45.46の限界電圧レベルを超
えないように、且つ、これらのスイッチのエミッターコ
レクタ電圧がそれらの保持電圧VS以下に低下しないよ
うに選択されるので、デバイスのインピーダンス状態が
読取動作中に変化することはない。
化は、スイッチ44,45.46の限界電圧レベルを超
えないように、且つ、これらのスイッチのエミッターコ
レクタ電圧がそれらの保持電圧VS以下に低下しないよ
うに選択されるので、デバイスのインピーダンス状態が
読取動作中に変化することはない。
従って、第3図のアレイからのデータの読取りは非破壊
的なものであり、読取リサイクルは回数に制限なく行な
われうる。
的なものであり、読取リサイクルは回数に制限なく行な
われうる。
以上の説明から、本考案のメモリ回路においては、メモ
リ回路のアレイ内の1つまたはそれ以上の反転制御スイ
ッチがアレイ内の他の反転制御スイッチからベース電流
をもらうことによって限界電圧に望ましくない、しかも
制御不能な偏移を生じ、その結果誤った情報がアレイ内
に記憶されるかもしれないという、デバイス間の相互作
用の問題が回避されていることがわかる。
リ回路のアレイ内の1つまたはそれ以上の反転制御スイ
ッチがアレイ内の他の反転制御スイッチからベース電流
をもらうことによって限界電圧に望ましくない、しかも
制御不能な偏移を生じ、その結果誤った情報がアレイ内
に記憶されるかもしれないという、デバイス間の相互作
用の問題が回避されていることがわかる。
本考案においては、これが最小の電力消費によって実現
されており、有利な1実施例においては比較的小さいデ
バイス断面積を有する半導体PN接合を使用して実現さ
れている。
されており、有利な1実施例においては比較的小さいデ
バイス断面積を有する半導体PN接合を使用して実現さ
れている。
以上においては、本考案を好適な実施例に関して説明し
てきたが、その内容は単なる説明用のものであって限定
的な意味はもたず、広い意味における本考案の範囲およ
び精神から逸脱することなく、実用新案登録請求の範囲
内において改変されうるものである。
てきたが、その内容は単なる説明用のものであって限定
的な意味はもたず、広い意味における本考案の範囲およ
び精神から逸脱することなく、実用新案登録請求の範囲
内において改変されうるものである。
第1図は、反転制御スイッチにおける、エミッターコレ
クタ電圧とコレクタ電流との間の典型的な関係を示すグ
ラフである。 第2図は、反転制御スイッチにおける、ベース電流と限
界電圧との間の典型的な関係を示すグラフである。 第3図は、本考案のメモリ回路の、部分的にブロック形
式を有する構造図である。 21.22.23・・・・・・列、26,27,28・
・・・・・行、31,32.33・・・・・・反転制御
スイッチ装置、36・・・・・・電圧ドライバ、37・
・・・・・出力端子、39.40.41・・・・・・負
荷抵抗、44,45゜46・・・・・・反転制御スイッ
チ装置、48・・・・・・電圧ドライバ、49・・・・
・・出力端子、52 、53 、54・、・・・・負荷
抵抗、57,58,59・・・・・・反転制御スイッチ
装置、62・・・・・・電圧ドライバ、63・・・・・
・出力端子、65,66.67・・・・・・負荷抵抗、
71・・・・・・電流源、72・・・・・・電流源端子
、75,76.77・・・・・・半導体ダイオード、8
0・・・・・・電流源、81・・・・・・電流源端子、
83,84,85・・・・・・半導体ダイオード、88
・・・・・・電流源、89・・・・・・電流源端子、9
1.92,93・・・・・・半導体ダイオード、96・
・・・・・データ検出増幅器、97・・・・・・データ
入力端子、98・・・・・・データ出力端子、101・
・・・・・データ検出増幅器、102・・・・・・デー
タ入力端子、103・・・・・・データ出力端子、10
6・・・・・・データ検出増幅器、107・・・・・・
データ入力端子、108・・・・・・データ出力端子。
クタ電圧とコレクタ電流との間の典型的な関係を示すグ
ラフである。 第2図は、反転制御スイッチにおける、ベース電流と限
界電圧との間の典型的な関係を示すグラフである。 第3図は、本考案のメモリ回路の、部分的にブロック形
式を有する構造図である。 21.22.23・・・・・・列、26,27,28・
・・・・・行、31,32.33・・・・・・反転制御
スイッチ装置、36・・・・・・電圧ドライバ、37・
・・・・・出力端子、39.40.41・・・・・・負
荷抵抗、44,45゜46・・・・・・反転制御スイッ
チ装置、48・・・・・・電圧ドライバ、49・・・・
・・出力端子、52 、53 、54・、・・・・負荷
抵抗、57,58,59・・・・・・反転制御スイッチ
装置、62・・・・・・電圧ドライバ、63・・・・・
・出力端子、65,66.67・・・・・・負荷抵抗、
71・・・・・・電流源、72・・・・・・電流源端子
、75,76.77・・・・・・半導体ダイオード、8
0・・・・・・電流源、81・・・・・・電流源端子、
83,84,85・・・・・・半導体ダイオード、88
・・・・・・電流源、89・・・・・・電流源端子、9
1.92,93・・・・・・半導体ダイオード、96・
・・・・・データ検出増幅器、97・・・・・・データ
入力端子、98・・・・・・データ出力端子、101・
・・・・・データ検出増幅器、102・・・・・・デー
タ入力端子、103・・・・・・データ出力端子、10
6・・・・・・データ検出増幅器、107・・・・・・
データ入力端子、108・・・・・・データ出力端子。
Claims (1)
- メモリ回路であって、N行とM行からなるマトリックス
アレイを形成し、キャリヤ注入速度を制御する非線形抵
抗層を有する半導体接合トランジスタよりなる複数個の
反転制御スイッチ手段と、M個のデータ検出増幅器と、
M個の電流源と、N個の電圧ドライバとを備え、前記各
反転制御スイッチ手段はエミッタ端子とベース端子とコ
レクタ端子とを有し、前記各M個の列の前記N個の反転
制御スイッチ手段は前記M個のデータ検出器の一つと前
記エミッタ端子に共通接続され、かつ前記M個の電流源
の一つと1個のダイオードを介して前記ベース端子に共
通接続され、前記各N個の行の一つの前記M個の反転制
御スイッチ手段は前記N個の電圧ドライバの一つとイン
ピーダンス素子を介して前記コレクタ端子に共通接続さ
れていることを特徴とするメモリ回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/866,573 US4122545A (en) | 1978-01-03 | 1978-01-03 | Memory array of inversion controlled switches |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54105223U JPS54105223U (ja) | 1979-07-24 |
JPS581919Y2 true JPS581919Y2 (ja) | 1983-01-13 |
Family
ID=25347906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1978178284U Expired JPS581919Y2 (ja) | 1978-01-03 | 1978-12-25 | メモリ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4122545A (ja) |
JP (1) | JPS581919Y2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0024732A3 (de) * | 1979-08-31 | 1983-01-12 | Siemens Aktiengesellschaft | Monolithische statische Speicherzelle, Verfahren zu ihrer Herstellung und Verfahren zu ihrem Betrieb |
US4431305A (en) * | 1981-07-30 | 1984-02-14 | International Business Machines Corporation | High density DC stable memory cell |
US4651302A (en) * | 1984-11-23 | 1987-03-17 | International Business Machines Corporation | Read only memory including an isolation network connected between the array of memory cells and the output sense amplifier whereby reading speed is enhanced |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796931A (en) * | 1969-09-27 | 1974-03-12 | Licentia Gmbh | P-n junction semiconductor device provided with an insulating layer having two stable resistance states |
US3949243A (en) * | 1973-10-18 | 1976-04-06 | Fairchild Camera And Instrument Corporation | Bipolar memory circuit |
US3979613A (en) * | 1975-06-18 | 1976-09-07 | Sperry Rand Corporation | Multi-terminal controlled-inversion semiconductor devices |
-
1978
- 1978-01-03 US US05/866,573 patent/US4122545A/en not_active Expired - Lifetime
- 1978-12-25 JP JP1978178284U patent/JPS581919Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4122545A (en) | 1978-10-24 |
JPS54105223U (ja) | 1979-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS619895A (ja) | 半導体記憶回路 | |
EP0023792B1 (en) | Semiconductor memory device including integrated injection logic memory cells | |
US4027176A (en) | Sense circuit for memory storage system | |
US3394356A (en) | Random access memories employing threshold type devices | |
EP0100160B1 (en) | Semiconductor memory devices with word line discharging circuits | |
US4191899A (en) | Voltage variable integrated circuit capacitor and bootstrap driver circuit | |
KR930014992A (ko) | 하나이상의 메모리 셀을 구비한 반도체 장치 | |
KR910000966B1 (ko) | 반도체 메모리 | |
EP0028157B1 (en) | Semiconductor integrated circuit memory device with integrated injection logic | |
US4347584A (en) | Programmable read-only memory device | |
JPS581919Y2 (ja) | メモリ回路 | |
US4066915A (en) | Memory circuit | |
US4488261A (en) | Field programmable device | |
EP0418794B1 (en) | Semiconductor memory device | |
GB1292355A (en) | Digital data storage circuits using transistors | |
US3533087A (en) | Memory employing transistor storage cells | |
US4398268A (en) | Semiconductor integrated circuit device | |
US4192016A (en) | CMOS-bipolar EAROM | |
US4922411A (en) | Memory cell circuit with supplemental current | |
JPH0210518B2 (ja) | ||
US4745580A (en) | Variable clamped memory cell | |
EP0057556A2 (en) | Static semiconductor memory device | |
JPS593965A (ja) | 半導体記憶装置 | |
US4001868A (en) | Latching driver circuit and structure for a gas panel display | |
US3531658A (en) | Bit-select matrix circuit suitable for integration |