JPS58190620A - Control device for solenoid valve - Google Patents
Control device for solenoid valveInfo
- Publication number
- JPS58190620A JPS58190620A JP7211682A JP7211682A JPS58190620A JP S58190620 A JPS58190620 A JP S58190620A JP 7211682 A JP7211682 A JP 7211682A JP 7211682 A JP7211682 A JP 7211682A JP S58190620 A JPS58190620 A JP S58190620A
- Authority
- JP
- Japan
- Prior art keywords
- solenoid valve
- circuit
- transistor
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Magnetically Actuated Valves (AREA)
- Regulation And Control Of Combustion (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
本発明に、ガス、石油などの燃料を供給し燃焼を制御す
る電磁弁の制御装置に関し、特に電磁弁を制御する電磁
弁制御回路の安全対策に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control device for a solenoid valve that supplies fuel such as gas or oil and controls combustion, and particularly to safety measures for a solenoid valve control circuit that controls the solenoid valve.
従来、ガス燃焼機器に用いられている燃焼制御用電磁弁
は、電源とリレー又はトランジスタなどのスイッチング
素子と、直列接続した構成をとり、前記スイッチング素
子のオン・オフにより制御を行なっていた。この様な方
式では、前記スイッチング素子のショート故障が発生す
れば生ガスの流出による爆発などの事故が発生する危険
がある。Conventionally, combustion control solenoid valves used in gas combustion equipment have a configuration in which a power source and a switching element such as a relay or a transistor are connected in series, and control is performed by turning the switching element on and off. In such a system, if a short-circuit failure occurs in the switching element, there is a risk of an accident such as an explosion due to outflow of raw gas.
この様な事故防止のため、前記スイッチング素子の出力
信号を制御器にもどしく以下リターン信号と記す）、異
常の有無を判定する手段と、異常発生時前記電磁弁への
電源供給を遮断する電源遮断手段を備えた電磁弁制御装
置を考えた。この様な電磁弁制御装置は、電磁弁を制御
するスイッチング素子のオフ・オン状態を常時チェック
しつつ、電磁弁の制御を行なうので高水準の安全性が確
保できる。しかしながら電源投入により動作を開始し、
電磁弁の制御を可能にする電源遮断回路は、スイッチン
グ速度の高速性が要求される。電源遮断回路に遅延があ
れば、電磁弁への電源供給が遅れ、リターン信号が保償
されない。故に異常判定の正常異常判定が困難であると
ともに、誤動作の原因になりやすい。一般に電源遮断回
路には、所定周波数のパルス信号をバンドパス・フィル
タ機能を有するＦＶコ／バータへ入力し、前記Ｆ ／
ｖコンバータの出力でスイッチング素子をオンオフ制御
する方法が利用されている。これは制御器の主にマイク
ロコンピュータを用いることによって、マイクロコンピ
ュータのプログラムで簡単にパルスが生成できるととも
に、このパルス信号とバンドパス・フィルタを組合せる
ことによって、マイクロコンピュータの誤動作、又はプ
ログラム暴走が起った時、マイクロコンピュータの生成
パルスの周波数が変化することを利用し電磁弁への電源
供給を遮断し、安全性を向上させることができるからで
ある。又リターン信号に外乱が重なることによって発生
する正常／異常判定ミスを防止するためにリターン信号
回路に積分要素を符加することが多い。しかし前記積分
要素によって発生するリターン信号の遅延も正常／異常
の判定ミスにつながる。この様な電源投入時の電源遮断
回路で発生する、リターン信号の遅延及び電磁弁駆動回
路の駆動パルス信号の反転毎に発生するリターン信号回
路の遅延時間によって正常／異常の判定ミスを第１図を
用いて説明する。In order to prevent such accidents, there is a means for returning the output signal of the switching element to the controller (hereinafter referred to as a return signal), a means for determining the presence or absence of an abnormality, and a power source that cuts off the power supply to the solenoid valve when an abnormality occurs. We considered a solenoid valve control device equipped with a shutoff means. Such a solenoid valve control device can ensure a high level of safety because it controls the solenoid valve while constantly checking the off/on state of the switching element that controls the solenoid valve. However, it starts operating when the power is turned on,
A power cutoff circuit that enables control of solenoid valves is required to have high switching speed. If there is a delay in the power cutoff circuit, the power supply to the solenoid valve will be delayed and the return signal will not be guaranteed. Therefore, it is difficult to determine whether an abnormality is normal or abnormal, and it is likely to cause malfunction. Generally, in a power cutoff circuit, a pulse signal of a predetermined frequency is input to an FV converter having a bandpass filter function, and the F/V converter has a bandpass filter function.
A method is used in which switching elements are controlled to be turned on or off using the output of a v-converter. By using a microcomputer as the controller, pulses can be easily generated using the microcomputer's program, and by combining this pulse signal with a bandpass filter, malfunctions of the microcomputer or program runaway can be prevented. This is because when an accident occurs, it is possible to improve safety by cutting off the power supply to the solenoid valve by utilizing the change in the frequency of the pulses generated by the microcomputer. Furthermore, an integral element is often added to the return signal circuit in order to prevent errors in determining normality/abnormality caused by disturbances superimposed on the return signal. However, the delay in the return signal caused by the integral element also leads to errors in determining normality/abnormality. The return signal delay that occurs in the power cutoff circuit when the power is turned on, and the delay time of the return signal circuit that occurs every time the drive pulse signal of the solenoid valve drive circuit reverses, can prevent errors in determining normality/abnormality. Explain using.
第１図ａは電源投入時の電源遮断回路遅延を示す。図中
のＰφからＰ５は以下に示すタイミングのタイミングキ
ャートである。図中の１φ”。FIG. 1a shows the power-off circuit delay during power-on. Pφ to P5 in the figure are timing charts of the timings shown below. 1φ" in the figure.
′１”はデジタル電位を示す。ｔは時間を示し、ｔφは
電源投入時間、ｔｌは運転スイッチ操作時間、ｔ２は電
源遮断回路のスイッチング素子オン時間を示す。Ｐφは
マイクロコンピュータ出力を、ＰｌはＦ ／ Ｖコンバ
ータ出力を、Ｐ２け電源遮断回路のスイッチング素子た
とえばリレーの接点出力を示す。時間ｔゆに電源が投入
されたとすれば、以降マイクロコンピータは一定時間食
毎に”１″。'1'' indicates a digital potential. t indicates time, tφ indicates power-on time, tl indicates operation switch operation time, t2 indicates switching element ON time of the power cutoff circuit, Pφ indicates microcomputer output, and Pl indicates The output of the F/V converter is the contact output of a switching element such as a relay in the P2 power cutoff circuit.If the power is turned on at time t, the microcomputer will read "1" every fixed period of time thereafter.
ＩＩ Ｏ”が反転するパルス信号Ｐφを出力し、Ｆ／Ｖ
コンバータへ入カスる。ＰｌけＦ／Ｖコンバータ出力で
時間経過とともに電位が上昇し、時間ｔ２で電源遮断回
路のスイッチング素子をオン（′０”→°′１”）する
。時間ｔ２以前の時間ｔ１で運転スイッチをオンにされ
ると、電磁弁駆動回路のトランジスタ駆動信号Ｐ４は、
時間ｔ２でオン信号（０”→パ１”）を出力する。Ｐ５
はリターン信号であり、ｔ、からｔ２時間は電源遮断回
路のスイッチング素子がオフであるためφ”電位である
。outputs a pulse signal Pφ that inverts F/V
Input to converter. The potential of the P1 F/V converter output increases over time, and at time t2, the switching element of the power cutoff circuit is turned on ('0''→°'1''). When the operation switch is turned on at time t1 before time t2, the transistor drive signal P4 of the solenoid valve drive circuit is
At time t2, an on signal (0"→Pa1") is output. P5
is a return signal, which is at φ'' potential during the time from t to t2 because the switching element of the power cutoff circuit is off.
故に時間ｔ１で駆動信号Ｐ４が１”出力されても、リタ
ーン信号Ｐ５は”１”にならす異常と判定される。第１
図すは運転中の電磁弁駆動信号Ｐ４と、リターン信号Ｐ
５を示す。Ｐｌは駆動信号Ｐ４の遅延状態を示す。駆動
信号Ｐ４とリターン信号２５間には△を時間の遅延が、
スイッチング回路素子の遅れ、ノイズ除却用の積分要素
等を原因に生ずる。Therefore, even if the drive signal P4 is outputted as 1'' at time t1, it is determined that the return signal P5 is set to 1, which is an abnormality.
The figure shows the solenoid valve drive signal P4 during operation and the return signal P
5 is shown. Pl indicates the delay state of the drive signal P4. There is a time delay of △ between the drive signal P4 and the return signal 25,
This occurs due to delays in switching circuit elements, integral elements for noise cancellation, etc.
この遅延時間で正常／異常の判定ミスをおかす。This delay time causes errors in determining normality/abnormality.
本発明は、上記電磁弁制御装置の電磁弁遮断回路の動作
開始時から一定時間、電磁弁駆動回路のリターン信号の
チェックを禁止する手段と、電磁弁駆動信号の反転毎に
一定時間リターン信号のチ罠
ニックを禁止する手段とを槃け、電磁弁駆動用のトラン
ジスタ及び電磁弁の故障に対する安全性をそこなうこと
なく、リターン信号の遅延による誤動作を防止する電磁
弁制御装置を提供するものである。以下本発明の実施例
を図面とともに説明する。The present invention provides means for prohibiting checking of the return signal of the solenoid valve drive circuit for a certain period of time from the start of operation of the solenoid valve cutoff circuit of the solenoid valve control device, and a means for prohibiting the check of the return signal of the solenoid valve drive circuit for a certain period of time every time the solenoid valve drive signal is reversed. To provide a solenoid valve control device that prevents malfunction due to a delay in a return signal without impairing the safety against failure of a transistor for driving a solenoid valve and a solenoid valve by overcoming a means for inhibiting a switch trap. . Embodiments of the present invention will be described below with reference to the drawings.
第２図に本発明の一実施例を示す。図中１は直流電源、
２は電磁弁、３はマイクロコンピュータ、４は電源遮断
回路を示し、バンドパス・フィルタ機能を有するＦ／Ｖ
コンバータ４ａ１ トランジスタ４ｃ、リレー４ｄ、リ
レー４ｄの接点４ｅからなる。５は電磁弁駆動回路でト
ランジスタ５ａと電磁弁２からなる。６はリターン信号
回路で、トランジスタ５ａのコレクタ電位を分割する抵
抗器６ａ、６ｂと過大電圧抑制用ツェナーダイオード６
Ｃからなる。７はインバータ、８はエクスクル−シブ・
オア、９はアンドゲートを、１ｏは運転操作スイッチを
示す。第３図ａ −ｂは第２図中の各主要部のタイミン
グチャート図である。第３図ａ、ｂを用いて第２図の動
作を説明する。ｔφは制御回路に電源を印加した時間を
示す。マイクロコンピュータ３は電源が印加されると、
一定周期ｆのパルス３ａを出力する。出力パルス３ａは
電源遮断回路のＦ／Ｖコンバータ４ａへ入力される。FIG. 2 shows an embodiment of the present invention. 1 in the figure is a DC power supply,
2 is a solenoid valve, 3 is a microcomputer, 4 is a power cutoff circuit, and F/V has a bandpass filter function.
Converter 4a1 consists of a transistor 4c, a relay 4d, and a contact 4e of the relay 4d. Reference numeral 5 denotes a solenoid valve drive circuit, which is composed of a transistor 5a and a solenoid valve 2. 6 is a return signal circuit, which includes resistors 6a and 6b that divide the collector potential of the transistor 5a, and a Zener diode 6 for suppressing excessive voltage.
Consists of C. 7 is an inverter, 8 is an exclusive
OR, 9 indicates an AND gate, and 1o indicates a driving operation switch. 3a and 3b are timing charts of each main part in FIG. 2. FIG. The operation of FIG. 2 will be explained using FIGS. 3a and 3b. tφ indicates the time when power is applied to the control circuit. When power is applied to the microcomputer 3,
A pulse 3a with a constant period f is output. The output pulse 3a is input to the F/V converter 4a of the power cutoff circuit.
Ｆ／Ｖコンバータ４ａはパルス３ａを電圧に変換し、ト
ランジスタ４Ｃのペースへ入力、トランジスタ４Ｃを駆
動して、リレー４ｄをオンさせ、リレー接点４ｅを導通
せしめ電磁弁２へ電源を供給する。ただし、マイクロコ
ンピュータ出力３Ｃのスタートから、電磁弁２へ電源が
供給される時間ｔ２までは、ｔ２−ｔｏの遅延時間が存
在する。時間ｔ２迄のリターン信号は、リターン信号回
路６へ電源が供給されていないので、”ｏ”電位であり
、インバータ７を介し、エクスクルシブ・オアゲート８
で、出力３ｃと比較される。エクスクル−シブオア出力
波形を８ａに、インバータ出力を７８に示す。この時の
エクスクルシブ・オア出力８ａは１”電位であり、異常
を示しているが、入力判定禁止時間Ｔ以内であるため、
アンドゲート９で打ち消され、マイクロコンピュータ人
力３ｃは′０”電位で正常を示す。なお禁止時間Ｔｌ−
１：Ｔ＞ｔ２ に設定されているものとする。運転操
作スイッチ１０を時間ｔ１でオンした例を第３図ａに合
せて示す。運転操作スイッチ１ｏがオンされると、マイ
クロコンピュータ３は電磁弁駆動出力３ｂを出力する。The F/V converter 4a converts the pulse 3a into voltage, inputs it to the pace of the transistor 4C, drives the transistor 4C, turns on the relay 4d, makes the relay contact 4e conductive, and supplies power to the solenoid valve 2. However, from the start of the microcomputer output 3C to the time t2 when power is supplied to the solenoid valve 2, there is a delay time of t2-to. The return signal up to time t2 is at the "o" potential because no power is supplied to the return signal circuit 6, and is passed through the inverter 7 to the exclusive OR gate 8.
and is compared with output 3c. The exclusive OR output waveform is shown at 8a, and the inverter output is shown at 78. At this time, the exclusive OR output 8a is at 1" potential, indicating an abnormality, but since it is within the input judgment prohibition time T,
It is canceled by the AND gate 9, and the microcomputer power 3c shows normality at '0' potential. Note that the inhibited time Tl-
1:T>t2. An example in which the driving operation switch 10 is turned on at time t1 is shown in conjunction with FIG. 3a. When the operation switch 1o is turned on, the microcomputer 3 outputs a solenoid valve drive output 3b.
前配出力３ｂはトランジスタ５ａへ入力され電磁弁２を
駆動する。ただし電磁弁２のオン・オフにかかわらず、
禁止時間内ではリターン信号は打ち消され、異常と判定
されない。禁止時間Ｔ以降ｔ３は電磁弁駆動出力３ｂと
リターン信号３Ｃの一到判定を行なう。この時３ｂと７
ｂは常に一到しており、正常運転を行う。時間ｔ４でト
ランジスタ６ａがショートしたと仮定すれば、電磁弁駆
動出力３ｂにかかわらず電磁弁２は以降オン状態のまま
になる。しかし、電磁弁駆動出力３ｂのＩＩ Ｏ”電位
時に、リターン信号回路は本来°“１”電位になるべき
所を“０”電位になり、出力３ｂとの不−到をエクスク
ル−シブオア８で検知され、マイクロコンピュータの入
力端子３ｃへ入力される。前記不−到時間がｔ６以上連
続するとマイクロコンピュータは異常と判定し、電源遮
断回路へのパルス出力３ａを停止し、電源遮断回路のリ
レー４ｄをオフし、電磁弁駆動回路５への電源供給をリ
レー接点４ｅを開放することにより停止し、電磁弁２を
オフする。トランジスタ６ａがオープン故障しても同様
にリレー４ｄをオフし、電磁弁２への電源供給を停止し
、電磁弁２をオフする。The front output 3b is input to the transistor 5a and drives the solenoid valve 2. However, regardless of whether solenoid valve 2 is on or off,
Within the prohibited time, the return signal is canceled and no abnormality is determined. After the prohibition time T, at t3, the solenoid valve drive output 3b and the return signal 3C are judged at once. At this time 3b and 7
b is always on call and operates normally. Assuming that the transistor 6a is short-circuited at time t4, the solenoid valve 2 remains on thereafter regardless of the solenoid valve drive output 3b. However, when the solenoid valve drive output 3b is at II O" potential, the return signal circuit becomes "0" potential when it should be "1" potential, and the exclusive OR 8 detects the failure to connect with output 3b. is input to the input terminal 3c of the microcomputer.If the unarrival time continues for t6 or more, the microcomputer determines that there is an abnormality, stops the pulse output 3a to the power cutoff circuit, and switches on the relay 4d of the power cutoff circuit. OFF, the power supply to the solenoid valve drive circuit 5 is stopped by opening the relay contact 4e, and the solenoid valve 2 is turned off.Even if the transistor 6a has an open failure, the relay 4d is similarly turned off and the solenoid valve 2 is turned off. The solenoid valve 2 is turned off.
第３図すに、運転中の電磁弁、駆動信号３ｂと、リター
ン信号７ａを示す。電磁弁駆動信号３ｂとリターン信号
７ａには、すでに述べた様に、スイッチング遅れ、及び
第２図リターン信号回路６のノイズ防止用コンデンサＣ
等により遅延が発生する。これを波形８ａに示し、遅延
時間を△ｔとする。この遅延時間を除却するために、駆
動信号３ｂの出力信号を反転させる毎に△ｔ′時間の判
定禁止時間を設け、禁止信号を第２図中のマイクロコン
ピュータ出力端子３ｅより出力し、アンドケート９で打
ち消す。なお禁止時間△ｔ′はｆ）△ｔ′〉△ｔに設定
する。FIG. 3 shows the solenoid valve in operation, the drive signal 3b, and the return signal 7a. As already mentioned, the electromagnetic valve drive signal 3b and the return signal 7a are connected to the switching delay and the noise prevention capacitor C of the return signal circuit 6 in FIG.
Delays may occur due to such reasons. This is shown in waveform 8a, and the delay time is defined as Δt. In order to eliminate this delay time, every time the output signal of the drive signal 3b is inverted, a determination inhibition time of Δt' is provided, and the inhibition signal is output from the microcomputer output terminal 3e in FIG. Cancel with 9. Note that the prohibited time Δt' is set to f) Δt'>Δt.
第４図にマイクロコンピュータ３の動作を示すフローチ
ャートラ記ス。マイクロコンピータ３は、電源投入によ
り、［５ＴＡＲＴＪから動作を開始する。初めに、電源
投入時の禁止時間Ｔタイマ、電磁弁２及び電源遮断回路
用パルス出力のタイマｆとパルス出力反転毎の禁止時間
△ｔ′タイマの設定と記動を含む初期設定を実行する。FIG. 4 is a flowchart showing the operation of the microcomputer 3. The microcomputer 3 starts operating from [5TARTJ] when the power is turned on. First, initial settings including setting and recording of the prohibition time T timer at power-on, the pulse output timer f for the electromagnetic valve 2 and the power cutoff circuit, and the prohibition time Δt' timer for each reversal of the pulse output are performed.
以降ｆタイマガオーバーフローする毎にｆタイマと△ｔ
′タイマの再設定を行ない、主プログラムを実行する。After that, every time the f timer overflows, the f timer and △t
'Reset the timer and run the main program.
なお主プログラム内で運転操作スイッチの入力と負荷制
御信号出力、各種情報の処理を実行する（図示せず）。The main program executes operation switch input, load control signal output, and various information processing (not shown).
主プログラム実行後、ｆタイマオーバーフロー捷での時
間リターン信号のチェックを行う。チェックは、入力端
子３ｃを入力し、次にＴタイマと△ｔ′タイマがオーバ
フローしているか否かを判定する。両方共にタイ・ムオ
ーバーしていれば入力３Ｃと出力３ｂの一到判定を判な
う。After executing the main program, check the time return signal at f timer overflow check. The check is performed by inputting the input terminal 3c and then determining whether or not the T timer and the Δt' timer are overflowing. If the time is over for both, it is determined whether the input 3C and the output 3b have arrived at the same time.
−到していれはカウンタを０にセットし、ｆタイマチェ
ックへもどる。Ｔまたは△ｔ′タイマの一方でもオーバ
していなければ同様にカウンタを０にセットしてｆタイ
マチェックへもどる。もしＴ及びΔｔ′タイマの両方が
オーバーフロー後で３０と３ｂが不−到ならばカウンタ
をインクリメントする。インクリメントの結果カウンタ
がオーバーフローでなければｆタイマチェックへもどる
が、カウンタのオーバーフローが発生すれば、異常と判
定され、全出力をオフし、プログラムを停止する。- When it arrives, set the counter to 0 and return to f timer check. If either the T or Δt' timer has not exceeded, the counter is similarly set to 0 and the process returns to the f timer check. If 30 and 3b are not reached after both T and Δt' timers overflow, increment the counter. If the counter does not overflow as a result of incrementing, the process returns to the f timer check, but if the counter overflows, it is determined that there is an abnormality, all outputs are turned off, and the program is stopped.
なお第２図中で汀、エクスクルーンブオア８とアンドゲ
ート９によりハード的に入力３Ｃと出力３ｂの判定禁止
を示したが、第４図ではマイクロコンピュータに内蔵す
るプログラムで示している。Note that in FIG. 2, prohibition of determination of input 3C and output 3b is shown in hardware using Exclude OR 8 and AND gate 9, but in FIG. 4, this is shown by a program built into the microcomputer.
第６図に他の実施例になる電源投入時の電源遮断回路の
遅延時間の除却を示す。図中３ａは電源遮断［用路用マ
イクロコ／ピユータ出力、４ｂは同電源遮断回路のＦＶ
コンバータ出力、４ｅは同電源遮断回路のリレー接点で
あり、４ｅの”１”電位は電磁弁へ電源を供給している
状態を示す。マイクロコンピュータ出力３ａは、リター
ン信号３ｃが“１”電位からｆ周期のパルスを出力する
ｔφ。FIG. 6 shows another embodiment of eliminating the delay time of the power cutoff circuit when the power is turned on. In the figure, 3a is the power cutoff [microco/computer output for use, 4b is the FV of the same power cutoff circuit.
Converter output 4e is a relay contact of the same power cutoff circuit, and the "1" potential of 4e indicates a state in which power is being supplied to the solenoid valve. The microcomputer output 3a outputs a pulse of f cycles from the return signal 3c at a potential of "1" at tφ.
マイクロコンピュータ３は以降リターン信号３ｃがパ１
”から１００”電位になるまで他の制御を実行せず、待
機する。１１０１１電位検知時間ｔ２以降本来の制御を
実行する。もしｔ２時間以前の１１時間に運転操作スイ
ッチがオンされても、電磁弁駆動１弓路信号を出力せず
、ｔ２時間以降出力を開始する。前記ｔｏからｔ２まで
を待機時間として、電磁弁駆動出力を止め電源遮断回路
の遅延時間の判定ミスを防止する。From then on, the microcomputer 3 changes the return signal 3c to P1.
It waits without executing other controls until the potential reaches "100". 11011 The original control is executed after potential detection time t2. Even if the operation switch is turned on at 11 hours before time t2, the solenoid valve drive 1 arch signal is not outputted, and output starts after time t2. The period from to to t2 is defined as a standby time, and the solenoid valve drive output is stopped to prevent a mistake in determining the delay time of the power cutoff circuit.
前記制御を実行するマイクロコンピュータのフローチャ
ートを第６図に示す。第６図を説明する。A flowchart of the microcomputer that executes the control is shown in FIG. FIG. 6 will be explained.
マイクロコンピュータへ電源が投入されると初めに本来
の制御に必要な初期設定を実行する。次にリターン信号
人力３ＣがＨＴ＝１になる寸で待機する。これは電源遮
断回路がオフになり、回路にリレー接点溶着等の故障が
無い事を判定するために実行する。次にｆタイマを設定
・起動し、電源遮断回路出力３ａを出力しする。これは
電源遮断回路のリレー接点がオンされ、電磁弁駆動回路
へ電源が供給されたと判定するまで行う。電磁弁駆動回
路へ電源が供給されたか否かｌｄ ＩＪターン信号３ｃ
で判定する。以降ｆタイマオーバーフロー毎に主プログ
ラムを、主プログラム実行後ｆタイマオーバーフローま
で駆動信号３ｂとリターン信号３Ｃの一到判定を行う。When the power is turned on to the microcomputer, it first executes the initial settings necessary for the original control. Next, wait until the return signal 3C becomes HT=1. This is done to determine that the power cutoff circuit is turned off and that there is no failure in the circuit, such as relay contact welding. Next, the f timer is set and activated, and the power cutoff circuit output 3a is output. This is continued until the relay contact of the power cutoff circuit is turned on and it is determined that power is supplied to the solenoid valve drive circuit. Whether power is supplied to the solenoid valve drive circuit ld IJ turn signal 3c
Judge by. Thereafter, the main program is checked every time the f timer overflows, and after the main program is executed, the drive signal 3b and the return signal 3C are checked at once until the f timer overflows.
以上の様に本発明の電磁弁制御装置によれば、電磁弁駆
動用トランジスタのコレクタ電位を常時監視することで
、前記トランジスタの故障の発見を可能にするとともに
、異常があれば前記電磁弁への電源供給を遮断し、生ガ
ス流出によるカス中毒、カス爆発等を未然に防止し、燃
焼装置の安全性を高めている。又制御回路への電源投入
時の前記駆動用トランジスタのコレクタ電位監視と、前
記駆動用トランジスタ入力信号反転毎のコレクタ電位監
視を一時禁止することによりノイズに強い電磁弁制御装
置を提供している。As described above, according to the solenoid valve control device of the present invention, by constantly monitoring the collector potential of the solenoid valve driving transistor, it is possible to discover failures in the transistor, and if there is an abnormality, the solenoid valve is The power supply is cut off to prevent sludge poisoning and sludge explosions caused by raw gas leakage, thereby increasing the safety of the combustion equipment. Further, by temporarily prohibiting the monitoring of the collector potential of the driving transistor when the power is turned on to the control circuit and the monitoring of the collector potential every time the driving transistor input signal is inverted, a solenoid valve control device that is resistant to noise is provided.
また電磁弁をパルス駆動することにより消費電力を低減
させる効果が得られる。Further, by pulse-driving the solenoid valve, it is possible to reduce power consumption.
第１図ａ、ｂは従来の電磁弁制御装置のタイミは
ングチャート図、第２図ね本発明の電磁弁制御装置の一
実施例を示す回路図、第３図ａ、ｂは第１図の各部のタ
イミング図、第４図は第２図に示したマイクロコンピュ
ータのフローチャート、第６図は他の実施例の電磁弁制
御装置のタイミング図、第６図は第６図に示したマイク
ロコンピュータのフローチャートを示す。
１・・・・・・直流電源、２・・・・・・電磁弁、３・
・・・・・マイクロコンビーータ（制御回路）、４・・
・・・・電源遮断回路、４Ｃ・・・・・・トランジスタ
、４ｄ・・・・・・リレー（スイッチング手段）、５・
・・・・・電磁弁駆動回路、５ａ・・・・・・トランジ
スタ、６・・・・・・リターン信号回路、８・・・・°
エクスクルーシブオアゲート（比較器）、１゜・・・・
・・運転操作スイッチ。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
図
→ｔ（ｓｅｃ］
第４図
第６図1A and 1B are timing charts of a conventional solenoid valve control device, FIG. 2 is a circuit diagram showing an embodiment of the solenoid valve control device of the present invention, and FIGS. 4 is a flowchart of the microcomputer shown in FIG. 2, FIG. 6 is a timing diagram of a solenoid valve control device of another embodiment, and FIG. 6 is a flowchart of the microcomputer shown in FIG. 6. The flowchart is shown below. 1...DC power supply, 2...Solenoid valve, 3.
...Micro converter (control circuit), 4...
...Power cutoff circuit, 4C...Transistor, 4d...Relay (switching means), 5.
... Solenoid valve drive circuit, 5a ... Transistor, 6 ... Return signal circuit, 8 ... °
Exclusive or gate (comparator), 1°...
・・Driving operation switch. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 3
Figure → t (sec) Figure 4 Figure 6
Claims (4)
の他方にトランジスタを接続した電磁弁駆動回路と、前
記トランジスタの入力信号と出力信号を比較する比較器
と制御回路を有し、制御回路は、前記トランジスタの入
力部にパルス信号を印加し、前記比較器の出力信号を入
力して前記電源遮断回路のスイッチング手段を割膜を備
えた電磁弁の制御装置。(1) Between the power source and the solenoid valve that controls the supply of fuel, there is a power cutoff circuit with ten stages (2' switch), a solenoid valve drive circuit with a transistor connected to the other side of the solenoid valve, and a has a comparator and a control circuit for comparing an input signal and an output signal of the transistor, and the control circuit applies a pulse signal to the input part of the transistor and inputs the output signal of the comparator to switch the power cutoff circuit. A control device for a solenoid valve equipped with a membrane.
路のスイッチング手段の制御を一時禁止するときを、制
御回路の動作開始より一定時間とする特許請求の範囲第
１項記載の電磁弁の制御装置。(2) The solenoid valve according to claim 1, wherein the control circuit temporarily inhibits control of the switching means of the power cutoff circuit by the output signal of the comparator at a certain time from the start of operation of the control circuit. Control device.
路のスイッチング手段の制御を一時禁止するときを、制
御回路の動作開始より、電磁弁駆動回路のトランジスタ
の出力信号のオフ信号が入力されるまでとする特許請求
の範囲第１項記載の電磁弁の制御装置。(3) When the control circuit temporarily prohibits control of the switching means of the power cutoff circuit by the output signal of the comparator, the off signal of the output signal of the transistor of the solenoid valve drive circuit is inputted from the start of operation of the control circuit. A control device for a solenoid valve according to claim 1, wherein:
路のスイッチング手段の制御を一時禁止するときを、電
磁弁駆動回路のトランジスタへの入力部へ印加するパル
ス信号が反転してから一定時間とする特許請求の範囲第
１項、第２項または第３項記載の電磁弁の制御装置。(4) The control circuit temporarily prohibits control of the switching means of the power cutoff circuit by the output signal of the comparator for a certain period of time after the pulse signal applied to the input part of the transistor of the solenoid valve drive circuit is reversed. A control device for a solenoid valve according to claim 1, 2, or 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7211682A JPS58190620A (en) | 1982-04-28 | 1982-04-28 | Control device for solenoid valve |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7211682A JPS58190620A (en) | 1982-04-28 | 1982-04-28 | Control device for solenoid valve |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58190620A true JPS58190620A (en) | 1983-11-07 |
Family
ID=13480061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7211682A Pending JPS58190620A (en) | 1982-04-28 | 1982-04-28 | Control device for solenoid valve |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190620A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109677A (en) * | 1983-11-14 | 1985-06-15 | Nanao:Kk | Solenoid valve driving device |
| EP0152109A2 (en) * | 1984-02-15 | 1985-08-21 | Fireye, Inc. | Microcomputer driven fail-safe device with short circuit detection for electronic control circuitry |
| JPH0242101U (en) * | 1988-09-09 | 1990-03-23 | ||
| JPH0442977U (en) * | 1990-08-10 | 1992-04-13 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104642A (en) * | 1975-03-12 | 1976-09-16 | Mitsubishi Electric Corp | NENSHOBAANASEIGYO SOCHI |
| JPS5599661A (en) * | 1979-01-05 | 1980-07-29 | Hitachi Ltd | Digital output circuit |
-
1982
- 1982-04-28 JP JP7211682A patent/JPS58190620A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104642A (en) * | 1975-03-12 | 1976-09-16 | Mitsubishi Electric Corp | NENSHOBAANASEIGYO SOCHI |
| JPS5599661A (en) * | 1979-01-05 | 1980-07-29 | Hitachi Ltd | Digital output circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109677A (en) * | 1983-11-14 | 1985-06-15 | Nanao:Kk | Solenoid valve driving device |
| EP0152109A2 (en) * | 1984-02-15 | 1985-08-21 | Fireye, Inc. | Microcomputer driven fail-safe device with short circuit detection for electronic control circuitry |
| JPH0242101U (en) * | 1988-09-09 | 1990-03-23 | ||
| JPH0442977U (en) * | 1990-08-10 | 1992-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08159924A (en) | Electronic control device carried on vehicle, and fault-detection method for the device | |
| JPS58190620A (en) | Control device for solenoid valve | |
| JP4094827B2 (en) | Drive control device | |
| US11656276B2 (en) | Monitoring circuit and method for function monitoring | |
| JP2994959B2 (en) | Plant safety protection equipment | |
| JPS58190621A (en) | Controller for solenoid valve | |
| JPS61102171A (en) | Retry controller for inverter | |
| JP3256639B2 (en) | Digital relay device | |
| JPS63347B2 (en) | ||
| CN111532925B (en) | Elevator power supply protection method | |
| JPS6235917A (en) | On-vehicle electronic controller | |
| JPS6142220A (en) | Method of restarting digital protection relay | |
| JP2543616B2 (en) | Overvoltage protection device | |
| JPH0143650Y2 (en) | ||
| JPH0125896Y2 (en) | ||
| JPH0231888Y2 (en) | ||
| JPH0235537B2 (en) | ||
| JPH0811670B2 (en) | Elevator power supply detection device | |
| JPS5891986A (en) | Solenoid valve control device | |
| SU1320516A1 (en) | Device for automatic control of pumping set | |
| JPH07231674A (en) | Method of controlling inverter device using self extinguishing semiconductor element | |
| JPH0327922B2 (en) | ||
| EP1247342B1 (en) | Circuit and method for input to failsafe "and" gate | |
| JP2699761B2 (en) | Microcomputer external output circuit | |
| JP2565898Y2 (en) | Magnetron control circuit |