JPS58188666A - Ink jet printer - Google Patents
Ink jet printerInfo
- Publication number
- JPS58188666A JPS58188666A JP7168982A JP7168982A JPS58188666A JP S58188666 A JPS58188666 A JP S58188666A JP 7168982 A JP7168982 A JP 7168982A JP 7168982 A JP7168982 A JP 7168982A JP S58188666 A JPS58188666 A JP S58188666A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- orifices
- orifice
- data
- inkjet printer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/07—Ink jet characterised by jet control
- B41J2/13—Ink jet characterised by jet control for inclination of printed pattern
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はマルチノズルを備えたインクジェットプリンタ
に関し、特にオンディマント型のマルチノズルインクジ
ェットプリンタに係る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an inkjet printer equipped with multiple nozzles, and particularly to an on-demand type multi-nozzle inkjet printer.
一般にオンディマント型インクジェットプリンタは、1
画素に対して1ノズル(オリフィス)であり、このだめ
記録速度を上げるためにも複数のノズルを縦方向に配置
している。また記録制御においても、これらのノズルを
縦一列に配列するのが好しい。Generally, on-demand inkjet printers have 1
There is one nozzle (orifice) per pixel, and a plurality of nozzles are arranged vertically in order to increase the recording speed. Also in recording control, it is preferable to arrange these nozzles in a vertical line.
しかし、オンディマント型インクジェットプリタは縦一
列上に各ノズル(オリアイス)を配列して記録ヘッドを
構成することは実装上非常に難しくまた各ノズルから均
一な粒子が噴出されない等の問題がある。However, in an on-demand type inkjet printer, it is very difficult to implement the recording head by arranging the nozzles (oriices) in a single vertical line, and there are problems in that uniform particles are not ejected from each nozzle.
本発明は上記の問題を解決したインクジェットプリンタ
を提供するものである。The present invention provides an inkjet printer that solves the above problems.
以下、本発明について図の一実施例と共に詳細に説明す
る。Hereinafter, the present invention will be described in detail with reference to an embodiment shown in the drawings.
第1図は本発明インクジェット記録装置の概略を示して
おり、フレーム1a、1bにはプラテン2が回転自在に
支持され、このプラテン2は回転機構(図示せず)に連
結されて行方向に記録媒体を移動させるように成してい
る。FIG. 1 schematically shows an inkjet recording apparatus of the present invention, in which a platen 2 is rotatably supported by frames 1a and 1b, and this platen 2 is connected to a rotation mechanism (not shown) to perform recording in the row direction. It is configured to move the medium.
またフレーム1a、1bにはキャリッジシャフト8がプ
ラテン2と平行に設けられ、このキャリッジシャフト3
.8にはキャリッジ7がプラテン2の前面を移動自在に
支持されている。そして、パルスモータ5の回転軸に連
結するドラム6と7’ −リ4a、4bに張設するワイ
ヤー19がキャリッジ7に取付けられ、このパルスモー
タ5の回転によさらにキャリッジ7のプラテン2側には
後述する印字ヘッド8が設けられている。9は信号ケー
ブルである。Further, a carriage shaft 8 is provided in the frames 1a and 1b in parallel with the platen 2, and this carriage shaft 3
.. A carriage 7 is movably supported at 8 on the front surface of the platen 2. Then, a wire 19 is attached to the carriage 7, which is stretched across the drums 6 and 7' 4a and 4b, which are connected to the rotating shaft of the pulse motor 5, and as the pulse motor 5 rotates, the wire 19 is further extended to the platen 2 side of the carriage 7. A print head 8, which will be described later, is provided. 9 is a signal cable.
上記印字ヘッド8は第2図に示すように複数のオリフィ
ス181〜187が水平方向に対して順次傾斜して配列
され、隣接するオリフィス間は8画素に相当する間隔と
なっている。As shown in FIG. 2, in the print head 8, a plurality of orifices 181 to 187 are arranged sequentially obliquely with respect to the horizontal direction, and the distance between adjacent orifices corresponds to eight pixels.
第3図には上記印字ヘッド801つのオリフィスを示し
ており、印字ヘッド8は各要素をエツチング等によって
形成してなる部材10〜12を溶接等によって構成され
ている。そして部材】1にはオリフィス13が形成され
、このオリフィス13は部材12に形成する圧力室16
に連通されている。またオリフィス13の前方には部材
10に形成するスリット孔14が設けられている。この
スリット孔14はインクタンクに連通ずる導入路と連通
されている。又、上記圧力室16の側面にはピエゾ素子
17が取付けられ信号印加によって機械振動される。FIG. 3 shows one orifice of the print head 80, and the print head 8 is constructed by welding, etc. members 10 to 12, each of which is formed by etching or the like. An orifice 13 is formed in the member 1, and this orifice 13 is connected to a pressure chamber 16 formed in the member 12.
is communicated with. Further, a slit hole 14 formed in the member 10 is provided in front of the orifice 13. This slit hole 14 communicates with an introduction path that communicates with the ink tank. Further, a piezo element 17 is attached to the side surface of the pressure chamber 16 and is mechanically vibrated by applying a signal.
1儒C動される。1 Confucianism is moved.
インク粒子が形成され、そしてスリット孔14へ押出す
。この押出しによって、スリット孔14よりインク粒子
が媒体に向けて噴射される。このように構成されるイン
ク噴出部が本例では7ドツト設けられている。Ink particles are formed and extruded into the slit holes 14. By this extrusion, ink particles are ejected from the slit hole 14 toward the medium. In this example, seven dots of ink ejecting portions configured as described above are provided.
次に第4図のブロック回路構成について説明する0
21は印字データ処理回路であり、keyボードあるい
はデータ処理装置からの印字データを供給するインター
フェイス回路20と、上記印字データの中の文字コード
より対応の文字パターン(本例では7×7)を発生する
文字パターン発生器22(以下CGという)と、上記印
字データの中のグラフィックデータおよびCG22から
の文字ノ(ターンを記録位置に対応して記憶するデータ
メモリ23(以下DMという)が接続されている。Next, the block circuit configuration of FIG. 4 will be explained. 0 21 is a print data processing circuit, which corresponds to the interface circuit 20 that supplies print data from the key board or data processing device and the character code in the print data. A character pattern generator 22 (hereinafter referred to as CG) that generates a character pattern (7×7 in this example), and a character pattern generator 22 (hereinafter referred to as CG) that generates a character pattern (7×7 in this example), and stores graphic data in the print data and character numbers (turns) from the CG 22 in correspondence with recording positions. A data memory 23 (hereinafter referred to as DM) is connected thereto.
上記DM2.3は少なくとも1ラインxnド・ントの容
量を備えると共に上記した振動子17の駆動制御回路2
4に接続しており、キャリッジ7の移動に同期して印字
データを供給する。The DM 2.3 has a capacity of at least 1 line x n dont, and the drive control circuit 2 for the vibrator 17 described above.
4, and supplies print data in synchronization with the movement of the carriage 7.
”%%械振動によりオリフィス18のところで25は振
動子17のドライバーであり、記録ドツトがある時に駆
動パルスをゲートする。26はパルスモータ駆動回路で
あり、27はパルス発生回路である。25 is a driver for the vibrator 17 at the orifice 18 due to mechanical vibration, and gates the drive pulse when there is a recording dot. 26 is a pulse motor drive circuit, and 27 is a pulse generation circuit.
第5図には上記振動子制御回路24の具体例を示してお
シ、0M2Bからは印字データとしてり、〜D7が並列
に出力され、D、出力はドライバー25の11に印加さ
れ、またD2は8ビツトシフトレジスタ31を介してド
ライバー25の12に印加され、D8は16ビツトシフ
トレジスタ32ヲ介してI8に、D4は24ビツトシフ
トレジスタ33を介してI4に、D5は32ビツトシフ
トレジスタ34を介してI5に、D6は40ビツトシフ
トレジスタ35を介してI5に、D7は48ビツトシフ
トレジスタ36を介してI7に夫々接続される。各シフ
トレジスタ31〜36はクロック発生回路からのクロッ
ク信号が供給されている。FIG. 5 shows a specific example of the vibrator control circuit 24, in which 0M2B is used as print data, ~D7 are output in parallel, D and output are applied to 11 of the driver 25, and D2 is applied to 12 of the driver 25 via the 8-bit shift register 31, D8 is applied to I8 via the 16-bit shift register 32, D4 is applied to I4 via the 24-bit shift register 33, and D5 is applied to the 32-bit shift register 34. D6 is connected to I5 through a 40-bit shift register 35, and D7 is connected to I7 through a 48-bit shift register 36. Each shift register 31-36 is supplied with a clock signal from a clock generation circuit.
第6図に示すような文字を記録する場合の動作を説明す
ると、この文字(AとB)の文字コードが順次インター
フェイス回路20を介して処理回路21に供給され、そ
してCG22に供給されて対応する文字パターンを順次
発生させると共に該文字パターンを0M28に記憶する
。このD M2Rには第7図に示されるように記憶され
る。To explain the operation when recording characters as shown in FIG. 6, the character codes of these characters (A and B) are sequentially supplied to the processing circuit 21 via the interface circuit 20, and then supplied to the CG 22 for processing. The character patterns are sequentially generated and the character patterns are stored in 0M28. The data is stored in this DM2R as shown in FIG.
印字制御においてはパルスモータ5に駆動ノ<パルスを
印加し、キャリッジ7を走行させる。キャリッジ7が記
録媒体の印字開始位置に到達すると(これはパルスをカ
ウントすることによって検知されるであろう)、第7図
に示すようにDM23のa1番地(bl〜b7のデータ
)より上記ノ(パルスに同期して読出され、振動子制御
回路24へ供給する。In printing control, a driving pulse is applied to the pulse motor 5 to cause the carriage 7 to travel. When the carriage 7 reaches the print start position on the recording medium (this will be detected by counting pulses), the above information is read from address a1 (data from bl to b7) of the DM 23, as shown in FIG. (Read out in synchronization with the pulse and supplied to the vibrator control circuit 24.
この回路24ではDlのオリフィス181だけが駆動可
能となり、ドツト信号有りであれば粒子が噴出され、記
録される。そして、次の)(ルスに同期して82番地の
データ以後・(ルスに同期して順次aB、 a4・・・
と読出される0又、D2〜D7は各シフトレジスタ3
1〜36に順次供給され、上記パルスに同期するクロッ
ク信号によって順次シフトされる。これらのクロ・7り
信以上のようにしてDM27よりa1番地、a2番地・
・・と読出されて記録されるが、第2ドツト(オリアイ
ス182)は、第1ドツトが水平方向に8ビツト記録さ
れた後(つまり第7図のblの行8ビット分)に、シフ
トレジスタ31より順次出力され、第3〜第7はそれぞ
れ直上のドツト行に対し8ドツト遅延した後に出力され
る。これは第2図に示しだように、印字ヘッドの各オリ
フィス間は8ドツトに相当するだめ記録媒体には丁度縦
一列となって記録される。In this circuit 24, only the Dl orifice 181 can be driven, and if there is a dot signal, particles are ejected and recorded. Then, after the data at address 82 in synchronization with the next) (Synchronization with the Ruth), sequentially aB, a4...
Also, D2 to D7 are read as 0 in each shift register 3.
1 to 36 and are sequentially shifted by a clock signal synchronized with the above pulse. As described above, address a1, a2, etc. from DM27.
..., but the second dot (oriice 182) is recorded in the shift register after 8 bits of the first dot are recorded in the horizontal direction (that is, 8 bits of row BL in FIG. 7). 31, and the third to seventh dots are output after being delayed by 8 dots with respect to the dot row immediately above. As shown in FIG. 2, the space between each orifice of the print head corresponds to 8 dots, and the dots are recorded in exactly one vertical line on the recording medium.
上記実施例では振動子制御回路24に遅延用の166ビ
ツトのシフトレジスタなるものが必要となる。次に、よ
り簡単な他の実施例について説明する。In the above embodiment, the vibrator control circuit 24 requires a 166-bit shift register for delay. Next, another simpler embodiment will be described.
第8図にこの実施例の振動子制御回路24の具体例を示
している。FIG. 8 shows a specific example of the vibrator control circuit 24 of this embodiment.
DM2Bの出力端DI’l〜DI8には7つのシフトレ
ジスタ40〜46が並列接続され、Dlは各シフトレジ
スタの第1ビツト+D12は第2ビツト。Seven shift registers 40 to 46 are connected in parallel to the output terminals DI'1 to DI8 of DM2B, where D1 is the first bit of each shift register and D12 is the second bit.
Dl8は第8ビツトeD+4は第4ビ・ントDI5は第
1ビツト+D12は第6ビツト、Dl7は第7ビノト。DI8 is the 8th bit, eD+4 is the 4th bit, DI5 is the 1st bit+D12 is the 6th bit, and Dl7 is the 7th bit.
Dl8は第8ビツトに各々パラレルインプットされてい
る。またシフトレジスタ40は、ドライノ;−25の1
11(第5図の11に相当)、41は112゜42はI
+s、4Bは114.44は1.5.45は116及び
46は117にシリアル出力するODM23は第9図に
示すように、各オリフィスに対応するドツト情報ごとに
エリアが設けられ、各エリアには記録パターンの列方向
に、b1ピットよりb8ビットごとに順に記憶されてい
る。D18 is input in parallel to the 8th bit. In addition, the shift register 40 is 1 of Dryno;-25.
11 (corresponds to 11 in Figure 5), 41 is 112°, 42 is I
+s, 4B is serially output to 114. are sequentially stored every b8 bits from the b1 pit in the column direction of the recording pattern.
前記各エリアは記録装置のプラテン長さ方向の1ライン
分(1ライン512ビツト)の記憶容量を有し、第1オ
リフイスを取って見れば、列方向の記録パターンは、e
′OOO”アドレスのbl、b2・・・b9″001”
アドレスのbl、 b2・・・b8.”03F”アドレ
スのbl、b2・・・b8の順に記録することになる。Each area has a storage capacity of one line (512 bits per line) in the length direction of the platen of the recording device, and if you take the first orifice, the recording pattern in the column direction is e.
'OOO' address bl, b2...b9''001''
Address bl, b2...b8. The data will be recorded in the order of bl, b2...b8 of the "03F" address.
又、データ処理回路21の内部には8進カウンタを備え
ており、印字開始位置より・くルスモータの駆動パルス
に同期するパルスを順次カウントする0
第10図はDM23から上記シフトレジスタ群40〜4
6に記録データを転送制御する動作フo −を示し、数
回においてlDMAは0M28のアドレスデータを示す
。Furthermore, the data processing circuit 21 is provided with an octal counter, which sequentially counts pulses synchronized with the drive pulses of the pulse motor from the print start position.
6 shows an operation format for controlling the transfer of recording data, and IDMA shows address data of 0M28 several times.
この第10図のフローチャートは先の8ピツトカウンタ
が8ビツトカウントした後の次のパルスモータの駆動パ
ルスが発生される間に高速度に処理されるものである。The flowchart in FIG. 10 is processed at high speed while the next pulse motor drive pulse is generated after the previous 8-bit counter has counted 8 bits.
第8図の各シフトレジスタ40〜46は初期時に全てリ
セットされ、入力トリガ信号によってDIl〜I)is
のデータが導入される。The shift registers 40 to 46 in FIG. 8 are all reset at the initial stage, and DIl to I) is
data will be introduced.
lDMAは0M28のアドレスデータであり、初期はリ
セットされていて第9図における第1オリフイスのエリ
ア”ooo”を示している。そして、キャリッジが印字
開始位置に達する前に第10図の処理がまず実行される
。lDMA is address data of 0M28, which is initially reset and indicates the area "ooo" of the first orifice in FIG. Then, before the carriage reaches the print start position, the process shown in FIG. 10 is first executed.
即ち、lDMAのデータがオリフィス181の記録エリ
アにあるか判定される(100ステツプ)0これは先に
説明したようにオリフィス間には8ドットの間隔がある
ため、オリフィス181が先行して8ドツト分記録し続
いてオリフィス182,188・・・181.182.
183・・・181,182,188・・・と順次記録
開始される。That is, it is determined whether the IDMA data is in the recording area of the orifice 181 (100 steps)0 This is because as explained earlier, there is an interval of 8 dots between the orifices, so the orifice 181 precedes the 8 dots. Minutes are recorded and then the orifices 182, 188...181, 182.
Recording is started sequentially as 183...181, 182, 188...
従って、以下説明する各ジャッジ100.103゜10
6・・・180は予めテーブルに記憶する各オリフィス
ごとのエリアに該当するか判定している。Therefore, each judge described below100.103゜10
6...180, it is determined whether the area corresponds to the area for each orifice stored in the table in advance.
前記のlDMAは第9図の先頭″ooo”をアドレスし
、オリフィス18.に対応するエリアであることから1
01ステツプへ進行し、シフトレジスタ40にアドレス
“000”の1バイトデータが転送される。続いてlD
MAに“3F”加算する(102ステツプ)0この結果
、lDMAはオリフィス182のエリアの先頭アドレス
の一1バイトのアドレス(08F)となる。続いてジャ
ッジ103でI I)ILLAはオリフィス182のエ
リアに該当するか判定される。今は、異なるためステッ
プ105へ進行し、更に“+8F”を行う(オリフィス
183のエリアの先頭アドレスの一2バイトのアドレス
”OBE”となる)。Said IDMA addresses the beginning "ooo" in FIG. 9, and the orifice 18. 1 because it is an area corresponding to
The program advances to step 01, and 1-byte data at address "000" is transferred to the shift register 40. Then LD
Add "3F" to MA (step 102) 0 As a result, IDMA becomes the address (08F) of 1 byte of the start address of the area of orifice 182. Subsequently, the judge 103 determines whether II) ILLA corresponds to the area of the orifice 182. Since it is different now, the process proceeds to step 105 and further performs "+8F" (the address "OBE" is the 2-byte address of the first address of the area of the orifice 183).
更にジャッジ106へ進行してlDMAがオリフィス1
88のエリアに該当するか判定される。今は異なるため
ステップ108へと進行し、上記同様にI DMAを6
+8F”する。Further, proceed to judge 106 and IDMA is orifice 1.
It is determined whether the area corresponds to 88 areas. Since it is different now, proceed to step 108 and set the I DMA to 6 in the same way as above.
+8F”.
このように処理されることによりシフトレジスタ40だ
けが第9図の”ooo”アドレスの1バイトが記憶され
、他のシフトレジスタ41〜46にリセットされたまま
の状態となる。最後のステップ184でlDMAよりn
を減じる。このnは本例では(3FX6’)−1であり
、これはlDMAが1℃01”となして181の次の列
のピットbl−bgのアドレス位置へ設定するものであ
る。By processing in this manner, only the shift register 40 stores the 1 byte at the address "ooo" in FIG. 9, leaving the other shift registers 41 to 46 in a reset state. n from lDMA in the final step 184
decrease. In this example, n is (3FX6')-1, which is set to the address position of pit bl-bg in the next column of 181, with IDMA set to 1°C01''.
この状態でキャリッジが記録開始位置に達すると、パル
スモータの駆動パルスに同期するクロック信号によって
シフトされ、ドライバー25に入力されるl11”のビ
ットの対応する振動子が駆動され、記録される。When the carriage reaches the recording start position in this state, the vibrator corresponding to the l11'' bit, which is shifted and input to the driver 25 by a clock signal synchronized with the drive pulse of the pulse motor, is driven and recorded.
このようにして8ビット分記録されると再び第10図の
処理が実行される。After 8 bits have been recorded in this way, the process shown in FIG. 10 is executed again.
この時ジャッジ100ではlDMAはl001”となっ
ており、ステップ101へ進行し、上記と同様にオリフ
ィス181のエリアの2バイト目のデータがシフトレジ
スタ40に転送される。そしてジャッジ10BではlD
MAが”040”となっており、オリフィス182エリ
ア内のアドレスであるためステップ104を進行し、シ
フトレジスタ41に第9図の“040”のアドレスのデ
ータが転送される。以下上記と同様な動作で順次記録さ
れる。At this time, in the judge 100, lDMA is 1001'', and the process proceeds to step 101, where the second byte of data in the area of orifice 181 is transferred to the shift register 40 in the same way as above.Then, in judge 10B, lDMA is
Since the MA is "040" and the address is within the orifice 182 area, the process proceeds to step 104, and the data at the address "040" in FIG. 9 is transferred to the shift register 41. Thereafter, the data are sequentially recorded in the same manner as above.
従って、オリフィス181がエリアの8バイト目のデー
タを記録する時に他の全てのオリフィスは対応のエリア
から転送されて記録されることになる。つまりオリフィ
ス181がエリアの8バイト目を記録する時、オリフィ
ス187がエリアの1バイト目を記録する。Therefore, when the orifice 181 records the 8th byte of data in the area, all other orifices will be transferred from the corresponding area and recorded. That is, when the orifice 181 records the 8th byte of the area, the orifice 187 records the 1st byte of the area.
又逆に記録媒体の右端近傍になると、上記と反対にオリ
フィス181より順次記録ドツトがなくなり、各ジャッ
ジが否定される。この時各シフトレジスタには新たにデ
ータ入力されないのでリセット状態が続くことになる。Conversely, near the right end of the recording medium, the recording dots disappear one after another from the orifice 181, contrary to the above, and each judgment is denied. At this time, since no new data is input to each shift register, the reset state continues.
以上のように本発明は記録ヘッドを構成して制御するこ
とによって記録画素としてはなんらずれることがなく記
録される。As described above, according to the present invention, by configuring and controlling the print head, the print pixels are printed without any deviation.
第1図は本発明インクジェットプリンタの記録部の構成
を示す図、第2図は同プリンタの記録ヘッドの正面図、
第8図は同プリンタの記録ヘッドの構成断面図、第4図
は同プリンタの制御回路を示すブロック図、第5図は第
4図のデータメモリと振動子制御回路の関連構成を具体
的に示す図、第6図は記録パターンを示す図、第7図は
データメモリの具体的構成を示す図、第8図は第5図の
他の実施例を示す図、第9図は第8図に関連したデータ
メモリの具体的構成を示す図、第10図は第9図の動作
を示すフローチャートである。
2ニブラテン、5:パルスモータ、7:キャリッジ、8
:印字ヘッド、181〜187:オリフィス、21:印
字データ処理回路、22:文字パターン発生回路、23
:データメモリ、24:駆動制御回路、25ニドライバ
ー、26:パルスモータ駆動回路、27:パルス発生回
路。
第1図
第2図
第3図
停4図FIG. 1 is a diagram showing the configuration of the recording section of the inkjet printer of the present invention, and FIG. 2 is a front view of the recording head of the printer.
Figure 8 is a cross-sectional view of the configuration of the recording head of the same printer, Figure 4 is a block diagram showing the control circuit of the printer, and Figure 5 specifically shows the related configuration of the data memory and vibrator control circuit in Figure 4. 6 is a diagram showing the recording pattern, FIG. 7 is a diagram showing the specific structure of the data memory, FIG. 8 is a diagram showing another embodiment of FIG. 5, and FIG. 9 is a diagram showing the example shown in FIG. FIG. 10 is a flowchart showing the operation of FIG. 9. 2 Nibraten, 5: Pulse motor, 7: Carriage, 8
: Print head, 181-187: Orifice, 21: Print data processing circuit, 22: Character pattern generation circuit, 23
: data memory, 24: drive control circuit, 25 driver, 26: pulse motor drive circuit, 27: pulse generation circuit. Figure 1 Figure 2 Figure 3 Stop Figure 4
Claims (1)
の相対的な水平方向移動によって記録するインクジェッ
トプリンタにおいて、 前記記録ヘッドに、記録パターンの行に沿う方向に所定
間隔置いて複数のインク噴出用のオリフィスを備えると
共に前記複数のオリフィスはさらに上下方向に対しても
相互に間隔を置いて設けられて傾斜して配列構成し、他
方前記各オリフィスに対応して夫々独立してインク噴出
を行わせる駆動回路と前記回路に接続されて記録パター
ンデータを送るデータメモリを備えると共に記録ヘッド
と記録媒体との相対的移動に同期して各オリフィスに対
応する記録パターンデータを前記データメモリから選択
的に取出す制御手段を有したインクジェットプリンタ。 2、前記制御手段は各オリスイスの行に沿う方向の間隔
に相当する遅延手段を有することを特徴とする特許請求
の範囲第1項記載のインクジェットプリンタ。 3、前記データメモリは各オリフィスに対応するパター
ンデータごとに区分して記録パターンデータを記憶保持
する構成となしたことを特徴とする特許請求の範囲第1
項記載のインクジェットプリンタ。[Claims] 1. An inkjet printer that performs recording by relative horizontal movement between a recording head equipped with an ink jetting means and a recording medium, comprising: an inkjet printer that is arranged on the recording head at a predetermined interval in a direction along the rows of a recording pattern; The orifice is provided with a plurality of orifices for ejecting ink, and the plurality of orifices are arranged in an inclined manner and spaced apart from each other in the vertical direction, and on the other hand, each of the orifices is arranged independently corresponding to each of the orifices. The drive circuit includes a drive circuit that ejects ink, and a data memory that is connected to the circuit and sends print pattern data.The data memory also sends print pattern data corresponding to each orifice in synchronization with relative movement between the print head and the print medium. An inkjet printer having control means for selectively retrieving from memory. 2. The inkjet printer according to claim 1, wherein the control means has a delay means corresponding to an interval in the direction along the row of each orimeter. 3. The data memory is configured to store and hold recorded pattern data in sections for each pattern data corresponding to each orifice.
Inkjet printer as described in section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7168982A JPS58188666A (en) | 1982-04-29 | 1982-04-29 | Ink jet printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7168982A JPS58188666A (en) | 1982-04-29 | 1982-04-29 | Ink jet printer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58188666A true JPS58188666A (en) | 1983-11-04 |
Family
ID=13467764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7168982A Pending JPS58188666A (en) | 1982-04-29 | 1982-04-29 | Ink jet printer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58188666A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61103283A (en) * | 1984-10-26 | 1986-05-21 | Canon Inc | Information input-output device |
US5621440A (en) * | 1989-04-28 | 1997-04-15 | Canon Kabushiki Kaisha | Bidirectional recording device and method for producing consistent images |
-
1982
- 1982-04-29 JP JP7168982A patent/JPS58188666A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61103283A (en) * | 1984-10-26 | 1986-05-21 | Canon Inc | Information input-output device |
US5621440A (en) * | 1989-04-28 | 1997-04-15 | Canon Kabushiki Kaisha | Bidirectional recording device and method for producing consistent images |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0072110B1 (en) | Ink jet dot printer | |
US4059183A (en) | Dot matrix printer with slanted print head and modular skewing of dot pattern information | |
JPS6215353B2 (en) | ||
KR100395838B1 (en) | Inkjet Printers and Their Driving Methods | |
JPH0691882A (en) | Operation method of ink jet printer | |
US5692108A (en) | Odd/even stroke control for reduced video data clocking | |
JPS6222792B2 (en) | ||
JPS58188666A (en) | Ink jet printer | |
JPS58190159A (en) | Color recorder | |
WO2008035553A1 (en) | Ink jet head driving apparatus | |
JPS6142633B2 (en) | ||
US5793939A (en) | Print controlling apparatus | |
JPS5876282A (en) | Bold-faced character print system for dot printer | |
JP4114085B2 (en) | Ink jet printer and driving method thereof | |
JPH0958019A (en) | Image forming equipment | |
JPS6142632B2 (en) | ||
JP2713728B2 (en) | Liquid jet recording device | |
JPH0421449A (en) | Multi-nozzle ink jet head | |
JPH0359832B2 (en) | ||
JPH02198848A (en) | Ink-jet recorder | |
EP0185652B1 (en) | Ink jet dot printing head | |
JP4261794B2 (en) | Inkjet recording device | |
JPS5931468B2 (en) | inkjet printer | |
JP2000168064A (en) | Method and apparatus for ink jet recording | |
JPS61192557A (en) | Recording apparatus |