JPS58188666A - Ink jet printer - Google Patents

Abstract

PURPOSE:To inject uniform particles from a nozzle, by a method wherein plural orifices are arranged in special constitution and recording pattern data corresponding to each orifices are taken out from data memory in synchronous relation to the mutual movement of a recording head and a recording medium. CONSTITUTION:Plural orifices 181-187 are obliquely arranged to a recording head 8 so as to leave predetermined intervals in the direction along the line of a recording pattern and to further leave mutual intervals in vertical directions. On the other hand, corresponding to each orifices 181-187, drive circuits for carrying out ink injection and data memories connected to the aforementioned circuits and sending recording pattern data are provided respectively independently and, in sychronous relation to the mutuall movement of the recording head 8 and a recording medium, recording pattern data corresponding to each orifices 181-187 are selectively taken out from the aforementioned data memories 23 and recorded by the mutual movement of the recording head and the recording medium in a horizontal direction.

Description

【発明の詳細な説明】 本発明はマルチノズルを備えたインクジェットプリンタ
に関し、特にオンディマント型のマルチノズルインクジ
ェットプリンタに係る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an inkjet printer equipped with multiple nozzles, and particularly to an on-demand type multi-nozzle inkjet printer.

一般にオンディマント型インクジェットプリンタは、１
画素に対して１ノズル（オリフィス）であり、このだめ
記録速度を上げるためにも複数のノズルを縦方向に配置
している。また記録制御においても、これらのノズルを
縦一列に配列するのが好しい。Generally, on-demand inkjet printers have 1
There is one nozzle (orifice) per pixel, and a plurality of nozzles are arranged vertically in order to increase the recording speed. Also in recording control, it is preferable to arrange these nozzles in a vertical line.

しかし、オンディマント型インクジェットプリタは縦一
列上に各ノズル（オリアイス）を配列して記録ヘッドを
構成することは実装上非常に難しくまた各ノズルから均
一な粒子が噴出されない等の問題がある。However, in an on-demand type inkjet printer, it is very difficult to implement the recording head by arranging the nozzles (oriices) in a single vertical line, and there are problems in that uniform particles are not ejected from each nozzle.

本発明は上記の問題を解決したインクジェットプリンタ
を提供するものである。The present invention provides an inkjet printer that solves the above problems.

以下、本発明について図の一実施例と共に詳細に説明す
る。Hereinafter, the present invention will be described in detail with reference to an embodiment shown in the drawings.

第１図は本発明インクジェット記録装置の概略を示して
おり、フレーム１ａ、１ｂにはプラテン２が回転自在に
支持され、このプラテン２は回転機構（図示せず）に連
結されて行方向に記録媒体を移動させるように成してい
る。FIG. 1 schematically shows an inkjet recording apparatus of the present invention, in which a platen 2 is rotatably supported by frames 1a and 1b, and this platen 2 is connected to a rotation mechanism (not shown) to perform recording in the row direction. It is configured to move the medium.

またフレーム１ａ、１ｂにはキャリッジシャフト８がプ
ラテン２と平行に設けられ、このキャリッジシャフト３
．８にはキャリッジ７がプラテン２の前面を移動自在に
支持されている。そして、パルスモータ５の回転軸に連
結するドラム６と７’　−リ４ａ、４ｂに張設するワイ
ヤー１９がキャリッジ７に取付けられ、このパルスモー
タ５の回転によさらにキャリッジ７のプラテン２側には
後述する印字ヘッド８が設けられている。９は信号ケー
ブルである。Further, a carriage shaft 8 is provided in the frames 1a and 1b in parallel with the platen 2, and this carriage shaft 3
．． A carriage 7 is movably supported at 8 on the front surface of the platen 2. Then, a wire 19 is attached to the carriage 7, which is stretched across the drums 6 and 7' 4a and 4b, which are connected to the rotating shaft of the pulse motor 5, and as the pulse motor 5 rotates, the wire 19 is further extended to the platen 2 side of the carriage 7. A print head 8, which will be described later, is provided. 9 is a signal cable.

上記印字ヘッド８は第２図に示すように複数のオリフィ
ス１８１〜１８７が水平方向に対して順次傾斜して配列
され、隣接するオリフィス間は８画素に相当する間隔と
なっている。As shown in FIG. 2, in the print head 8, a plurality of orifices 181 to 187 are arranged sequentially obliquely with respect to the horizontal direction, and the distance between adjacent orifices corresponds to eight pixels.

第３図には上記印字ヘッド８０１つのオリフィスを示し
ており、印字ヘッド８は各要素をエツチング等によって
形成してなる部材１０〜１２を溶接等によって構成され
ている。そして部材】１にはオリフィス１３が形成され
、このオリフィス１３は部材１２に形成する圧力室１６
に連通されている。またオリフィス１３の前方には部材
１０に形成するスリット孔１４が設けられている。この
スリット孔１４はインクタンクに連通ずる導入路と連通
されている。又、上記圧力室１６の側面にはピエゾ素子
１７が取付けられ信号印加によって機械振動される。FIG. 3 shows one orifice of the print head 80, and the print head 8 is constructed by welding, etc. members 10 to 12, each of which is formed by etching or the like. An orifice 13 is formed in the member 1, and this orifice 13 is connected to a pressure chamber 16 formed in the member 12.
is communicated with. Further, a slit hole 14 formed in the member 10 is provided in front of the orifice 13. This slit hole 14 communicates with an introduction path that communicates with the ink tank. Further, a piezo element 17 is attached to the side surface of the pressure chamber 16 and is mechanically vibrated by applying a signal.

１儒Ｃ動される。1 Confucianism is moved.

インク粒子が形成され、そしてスリット孔１４へ押出す
。この押出しによって、スリット孔１４よりインク粒子
が媒体に向けて噴射される。このように構成されるイン
ク噴出部が本例では７ドツト設けられている。Ink particles are formed and extruded into the slit holes 14. By this extrusion, ink particles are ejected from the slit hole 14 toward the medium. In this example, seven dots of ink ejecting portions configured as described above are provided.

次に第４図のブロック回路構成について説明する０ ２１は印字データ処理回路であり、ｋｅｙボードあるい
はデータ処理装置からの印字データを供給するインター
フェイス回路２０と、上記印字データの中の文字コード
より対応の文字パターン（本例では７×７）を発生する
文字パターン発生器２２（以下ＣＧという）と、上記印
字データの中のグラフィックデータおよびＣＧ２２から
の文字ノ（ターンを記録位置に対応して記憶するデータ
メモリ２３（以下ＤＭという）が接続されている。Next, the block circuit configuration of FIG. 4 will be explained. 0 21 is a print data processing circuit, which corresponds to the interface circuit 20 that supplies print data from the key board or data processing device and the character code in the print data. A character pattern generator 22 (hereinafter referred to as CG) that generates a character pattern (7×7 in this example), and a character pattern generator 22 (hereinafter referred to as CG) that generates a character pattern (7×7 in this example), and stores graphic data in the print data and character numbers (turns) from the CG 22 in correspondence with recording positions. A data memory 23 (hereinafter referred to as DM) is connected thereto.

上記ＤＭ２．３は少なくとも１ラインｘｎド・ントの容
量を備えると共に上記した振動子１７の駆動制御回路２
４に接続しており、キャリッジ７の移動に同期して印字
データを供給する。The DM 2.3 has a capacity of at least 1 line x n dont, and the drive control circuit 2 for the vibrator 17 described above.
4, and supplies print data in synchronization with the movement of the carriage 7.

”％％械振動によりオリフィス１８のところで２５は振
動子１７のドライバーであり、記録ドツトがある時に駆
動パルスをゲートする。２６はパルスモータ駆動回路で
あり、２７はパルス発生回路である。25 is a driver for the vibrator 17 at the orifice 18 due to mechanical vibration, and gates the drive pulse when there is a recording dot. 26 is a pulse motor drive circuit, and 27 is a pulse generation circuit.

第５図には上記振動子制御回路２４の具体例を示してお
シ、０Ｍ２Ｂからは印字データとしてり、〜Ｄ７が並列
に出力され、Ｄ、出力はドライバー２５の１１に印加さ
れ、またＤ２は８ビツトシフトレジスタ３１を介してド
ライバー２５の１２に印加され、Ｄ８は１６ビツトシフ
トレジスタ３２ヲ介してＩ８に、Ｄ４は２４ビツトシフ
トレジスタ３３を介してＩ４に、Ｄ５は３２ビツトシフ
トレジスタ３４を介してＩ５に、Ｄ６は４０ビツトシフ
トレジスタ３５を介してＩ５に、Ｄ７は４８ビツトシフ
トレジスタ３６を介してＩ７に夫々接続される。各シフ
トレジスタ３１〜３６はクロック発生回路からのクロッ
ク信号が供給されている。FIG. 5 shows a specific example of the vibrator control circuit 24, in which 0M2B is used as print data, ~D7 are output in parallel, D and output are applied to 11 of the driver 25, and D2 is applied to 12 of the driver 25 via the 8-bit shift register 31, D8 is applied to I8 via the 16-bit shift register 32, D4 is applied to I4 via the 24-bit shift register 33, and D5 is applied to the 32-bit shift register 34. D6 is connected to I5 through a 40-bit shift register 35, and D7 is connected to I7 through a 48-bit shift register 36. Each shift register 31-36 is supplied with a clock signal from a clock generation circuit.

第６図に示すような文字を記録する場合の動作を説明す
ると、この文字（ＡとＢ）の文字コードが順次インター
フェイス回路２０を介して処理回路２１に供給され、そ
してＣＧ２２に供給されて対応する文字パターンを順次
発生させると共に該文字パターンを０Ｍ２８に記憶する
。このＤ　Ｍ２Ｒには第７図に示されるように記憶され
る。To explain the operation when recording characters as shown in FIG. 6, the character codes of these characters (A and B) are sequentially supplied to the processing circuit 21 via the interface circuit 20, and then supplied to the CG 22 for processing. The character patterns are sequentially generated and the character patterns are stored in 0M28. The data is stored in this DM2R as shown in FIG.

印字制御においてはパルスモータ５に駆動ノ＜パルスを
印加し、キャリッジ７を走行させる。キャリッジ７が記
録媒体の印字開始位置に到達すると（これはパルスをカ
ウントすることによって検知されるであろう）、第７図
に示すようにＤＭ２３のａ１番地（ｂｌ〜ｂ７のデータ
）より上記ノ（パルスに同期して読出され、振動子制御
回路２４へ供給する。In printing control, a driving pulse is applied to the pulse motor 5 to cause the carriage 7 to travel. When the carriage 7 reaches the print start position on the recording medium (this will be detected by counting pulses), the above information is read from address a1 (data from bl to b7) of the DM 23, as shown in FIG. (Read out in synchronization with the pulse and supplied to the vibrator control circuit 24.

この回路２４ではＤｌのオリフィス１８１だけが駆動可
能となり、ドツト信号有りであれば粒子が噴出され、記
録される。そして、次の）（ルスに同期して８２番地の
データ以後・（ルスに同期して順次ａＢ、　ａ４・・・
　と読出される０又、Ｄ２〜Ｄ７は各シフトレジスタ３
１〜３６に順次供給され、上記パルスに同期するクロッ
ク信号によって順次シフトされる。これらのクロ・７り
信以上のようにしてＤＭ２７よりａ１番地、ａ２番地・
・・と読出されて記録されるが、第２ドツト（オリアイ
ス１８２）は、第１ドツトが水平方向に８ビツト記録さ
れた後（つまり第７図のｂｌの行８ビット分）に、シフ
トレジスタ３１より順次出力され、第３〜第７はそれぞ
れ直上のドツト行に対し８ドツト遅延した後に出力され
る。これは第２図に示しだように、印字ヘッドの各オリ
フィス間は８ドツトに相当するだめ記録媒体には丁度縦
一列となって記録される。In this circuit 24, only the Dl orifice 181 can be driven, and if there is a dot signal, particles are ejected and recorded. Then, after the data at address 82 in synchronization with the next) (Synchronization with the Ruth), sequentially aB, a4...
Also, D2 to D7 are read as 0 in each shift register 3.
1 to 36 and are sequentially shifted by a clock signal synchronized with the above pulse. As described above, address a1, a2, etc. from DM27.
..., but the second dot (oriice 182) is recorded in the shift register after 8 bits of the first dot are recorded in the horizontal direction (that is, 8 bits of row BL in FIG. 7). 31, and the third to seventh dots are output after being delayed by 8 dots with respect to the dot row immediately above. As shown in FIG. 2, the space between each orifice of the print head corresponds to 8 dots, and the dots are recorded in exactly one vertical line on the recording medium.

上記実施例では振動子制御回路２４に遅延用の１６６ビ
ツトのシフトレジスタなるものが必要となる。次に、よ
り簡単な他の実施例について説明する。In the above embodiment, the vibrator control circuit 24 requires a 166-bit shift register for delay. Next, another simpler embodiment will be described.

第８図にこの実施例の振動子制御回路２４の具体例を示
している。FIG. 8 shows a specific example of the vibrator control circuit 24 of this embodiment.

ＤＭ２Ｂの出力端ＤＩ’ｌ〜ＤＩ８には７つのシフトレ
ジスタ４０〜４６が並列接続され、Ｄｌは各シフトレジ
スタの第１ビツト＋Ｄ１２は第２ビツト。Seven shift registers 40 to 46 are connected in parallel to the output terminals DI'1 to DI8 of DM2B, where D1 is the first bit of each shift register and D12 is the second bit.

Ｄｌ８は第８ビツトｅＤ＋４は第４ビ・ントＤＩ５は第
１ビツト＋Ｄ１２は第６ビツト、Ｄｌ７は第７ビノト。DI8 is the 8th bit, eD+4 is the 4th bit, DI5 is the 1st bit+D12 is the 6th bit, and Dl7 is the 7th bit.

Ｄｌ８は第８ビツトに各々パラレルインプットされてい
る。またシフトレジスタ４０は、ドライノ；−２５の１
１１（第５図の１１に相当）、４１は１１２゜４２はＩ
＋ｓ、４Ｂは１１４．４４は１．５．４５は１１６及び
４６は１１７にシリアル出力するＯＤＭ２３は第９図に
示すように、各オリフィスに対応するドツト情報ごとに
エリアが設けられ、各エリアには記録パターンの列方向
に、ｂ１ピットよりｂ８ビットごとに順に記憶されてい
る。D18 is input in parallel to the 8th bit. In addition, the shift register 40 is 1 of Dryno;-25.
11 (corresponds to 11 in Figure 5), 41 is 112°, 42 is I
+s, 4B is serially output to 114. are sequentially stored every b8 bits from the b1 pit in the column direction of the recording pattern.

前記各エリアは記録装置のプラテン長さ方向の１ライン
分（１ライン５１２ビツト）の記憶容量を有し、第１オ
リフイスを取って見れば、列方向の記録パターンは、ｅ
′ＯＯＯ”アドレスのｂｌ、ｂ２・・・ｂ９″００１”
アドレスのｂｌ、　ｂ２・・・ｂ８．”０３Ｆ”アドレ
スのｂｌ、ｂ２・・・ｂ８の順に記録することになる。Each area has a storage capacity of one line (512 bits per line) in the length direction of the platen of the recording device, and if you take the first orifice, the recording pattern in the column direction is e.
'OOO' address bl, b2...b9''001''
Address bl, b2...b8. The data will be recorded in the order of bl, b2...b8 of the "03F" address.

又、データ処理回路２１の内部には８進カウンタを備え
ており、印字開始位置より・くルスモータの駆動パルス
に同期するパルスを順次カウントする０ 第１０図はＤＭ２３から上記シフトレジスタ群４０〜４
６に記録データを転送制御する動作フｏ　−を示し、数
回においてｌＤＭＡは０Ｍ２８のアドレスデータを示す
。Furthermore, the data processing circuit 21 is provided with an octal counter, which sequentially counts pulses synchronized with the drive pulses of the pulse motor from the print start position.
6 shows an operation format for controlling the transfer of recording data, and IDMA shows address data of 0M28 several times.

この第１０図のフローチャートは先の８ピツトカウンタ
が８ビツトカウントした後の次のパルスモータの駆動パ
ルスが発生される間に高速度に処理されるものである。The flowchart in FIG. 10 is processed at high speed while the next pulse motor drive pulse is generated after the previous 8-bit counter has counted 8 bits.

第８図の各シフトレジスタ４０〜４６は初期時に全てリ
セットされ、入力トリガ信号によってＤＩｌ〜Ｉ）ｉｓ
のデータが導入される。The shift registers 40 to 46 in FIG. 8 are all reset at the initial stage, and DIl to I) is
data will be introduced.

ｌＤＭＡは０Ｍ２８のアドレスデータであり、初期はリ
セットされていて第９図における第１オリフイスのエリ
ア”ｏｏｏ”を示している。そして、キャリッジが印字
開始位置に達する前に第１０図の処理がまず実行される
。lDMA is address data of 0M28, which is initially reset and indicates the area "ooo" of the first orifice in FIG. Then, before the carriage reaches the print start position, the process shown in FIG. 10 is first executed.

即ち、ｌＤＭＡのデータがオリフィス１８１の記録エリ
アにあるか判定される（１００ステツプ）０これは先に
説明したようにオリフィス間には８ドットの間隔がある
ため、オリフィス１８１が先行して８ドツト分記録し続
いてオリフィス１８２，１８８・・・１８１．１８２．
１８３・・・１８１，１８２，１８８・・・と順次記録
開始される。That is, it is determined whether the IDMA data is in the recording area of the orifice 181 (100 steps)0 This is because as explained earlier, there is an interval of 8 dots between the orifices, so the orifice 181 precedes the 8 dots. Minutes are recorded and then the orifices 182, 188...181, 182.
Recording is started sequentially as 183...181, 182, 188...

従って、以下説明する各ジャッジ１００．１０３゜１０
６・・・１８０は予めテーブルに記憶する各オリフィス
ごとのエリアに該当するか判定している。Therefore, each judge described below100.103゜10
6...180, it is determined whether the area corresponds to the area for each orifice stored in the table in advance.

前記のｌＤＭＡは第９図の先頭″ｏｏｏ”をアドレスし
、オリフィス１８．に対応するエリアであることから１
０１ステツプへ進行し、シフトレジスタ４０にアドレス
“０００”の１バイトデータが転送される。続いてｌＤ
ＭＡに“３Ｆ”加算する（１０２ステツプ）０この結果
、ｌＤＭＡはオリフィス１８２のエリアの先頭アドレス
の一１バイトのアドレス（０８Ｆ）となる。続いてジャ
ッジ１０３でＩ　Ｉ）ＩＬＬＡはオリフィス１８２のエ
リアに該当するか判定される。今は、異なるためステッ
プ１０５へ進行し、更に“＋８Ｆ”を行う（オリフィス
１８３のエリアの先頭アドレスの一２バイトのアドレス
”ＯＢＥ”となる）。Said IDMA addresses the beginning "ooo" in FIG. 9, and the orifice 18. 1 because it is an area corresponding to
The program advances to step 01, and 1-byte data at address "000" is transferred to the shift register 40. Then LD
Add "3F" to MA (step 102) 0 As a result, IDMA becomes the address (08F) of 1 byte of the start address of the area of orifice 182. Subsequently, the judge 103 determines whether II) ILLA corresponds to the area of the orifice 182. Since it is different now, the process proceeds to step 105 and further performs "+8F" (the address "OBE" is the 2-byte address of the first address of the area of the orifice 183).

更にジャッジ１０６へ進行してｌＤＭＡがオリフィス１
８８のエリアに該当するか判定される。今は異なるため
ステップ１０８へと進行し、上記同様にＩ　ＤＭＡを６
＋８Ｆ”する。Further, proceed to judge 106 and IDMA is orifice 1.
It is determined whether the area corresponds to 88 areas. Since it is different now, proceed to step 108 and set the I DMA to 6 in the same way as above.
+8F”.

このように処理されることによりシフトレジスタ４０だ
けが第９図の”ｏｏｏ”アドレスの１バイトが記憶され
、他のシフトレジスタ４１〜４６にリセットされたまま
の状態となる。最後のステップ１８４でｌＤＭＡよりｎ
を減じる。このｎは本例では（３ＦＸ６’）−１であり
、これはｌＤＭＡが１℃０１”となして１８１の次の列
のピットｂｌ−ｂｇのアドレス位置へ設定するものであ
る。By processing in this manner, only the shift register 40 stores the 1 byte at the address "ooo" in FIG. 9, leaving the other shift registers 41 to 46 in a reset state. n from lDMA in the final step 184
decrease. In this example, n is (3FX6')-1, which is set to the address position of pit bl-bg in the next column of 181, with IDMA set to 1°C01''.

この状態でキャリッジが記録開始位置に達すると、パル
スモータの駆動パルスに同期するクロック信号によって
シフトされ、ドライバー２５に入力されるｌ１１”のビ
ットの対応する振動子が駆動され、記録される。When the carriage reaches the recording start position in this state, the vibrator corresponding to the l11'' bit, which is shifted and input to the driver 25 by a clock signal synchronized with the drive pulse of the pulse motor, is driven and recorded.

このようにして８ビット分記録されると再び第１０図の
処理が実行される。After 8 bits have been recorded in this way, the process shown in FIG. 10 is executed again.

この時ジャッジ１００ではｌＤＭＡはｌ００１”となっ
ており、ステップ１０１へ進行し、上記と同様にオリフ
ィス１８１のエリアの２バイト目のデータがシフトレジ
スタ４０に転送される。そしてジャッジ１０ＢではｌＤ
ＭＡが”０４０”となっており、オリフィス１８２エリ
ア内のアドレスであるためステップ１０４を進行し、シ
フトレジスタ４１に第９図の“０４０”のアドレスのデ
ータが転送される。以下上記と同様な動作で順次記録さ
れる。At this time, in the judge 100, lDMA is 1001'', and the process proceeds to step 101, where the second byte of data in the area of orifice 181 is transferred to the shift register 40 in the same way as above.Then, in judge 10B, lDMA is
Since the MA is "040" and the address is within the orifice 182 area, the process proceeds to step 104, and the data at the address "040" in FIG. 9 is transferred to the shift register 41. Thereafter, the data are sequentially recorded in the same manner as above.

従って、オリフィス１８１がエリアの８バイト目のデー
タを記録する時に他の全てのオリフィスは対応のエリア
から転送されて記録されることになる。つまりオリフィ
ス１８１がエリアの８バイト目を記録する時、オリフィ
ス１８７がエリアの１バイト目を記録する。Therefore, when the orifice 181 records the 8th byte of data in the area, all other orifices will be transferred from the corresponding area and recorded. That is, when the orifice 181 records the 8th byte of the area, the orifice 187 records the 1st byte of the area.

又逆に記録媒体の右端近傍になると、上記と反対にオリ
フィス１８１より順次記録ドツトがなくなり、各ジャッ
ジが否定される。この時各シフトレジスタには新たにデ
ータ入力されないのでリセット状態が続くことになる。Conversely, near the right end of the recording medium, the recording dots disappear one after another from the orifice 181, contrary to the above, and each judgment is denied. At this time, since no new data is input to each shift register, the reset state continues.

以上のように本発明は記録ヘッドを構成して制御するこ
とによって記録画素としてはなんらずれることがなく記
録される。As described above, according to the present invention, by configuring and controlling the print head, the print pixels are printed without any deviation.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明インクジェットプリンタの記録部の構成
を示す図、第２図は同プリンタの記録ヘッドの正面図、
第８図は同プリンタの記録ヘッドの構成断面図、第４図
は同プリンタの制御回路を示すブロック図、第５図は第
４図のデータメモリと振動子制御回路の関連構成を具体
的に示す図、第６図は記録パターンを示す図、第７図は
データメモリの具体的構成を示す図、第８図は第５図の
他の実施例を示す図、第９図は第８図に関連したデータ
メモリの具体的構成を示す図、第１０図は第９図の動作
を示すフローチャートである。 ２ニブラテン、５：パルスモータ、７：キャリッジ、８
：印字ヘッド、１８１〜１８７：オリフィス、２１：印
字データ処理回路、２２：文字パターン発生回路、２３
：データメモリ、２４：駆動制御回路、２５ニドライバ
ー、２６：パルスモータ駆動回路、２７：パルス発生回
路。 第１図 第２図 第３図 停４図FIG. 1 is a diagram showing the configuration of the recording section of the inkjet printer of the present invention, and FIG. 2 is a front view of the recording head of the printer.
Figure 8 is a cross-sectional view of the configuration of the recording head of the same printer, Figure 4 is a block diagram showing the control circuit of the printer, and Figure 5 specifically shows the related configuration of the data memory and vibrator control circuit in Figure 4. 6 is a diagram showing the recording pattern, FIG. 7 is a diagram showing the specific structure of the data memory, FIG. 8 is a diagram showing another embodiment of FIG. 5, and FIG. 9 is a diagram showing the example shown in FIG. FIG. 10 is a flowchart showing the operation of FIG. 9. 2 Nibraten, 5: Pulse motor, 7: Carriage, 8
: Print head, 181-187: Orifice, 21: Print data processing circuit, 22: Character pattern generation circuit, 23
: data memory, 24: drive control circuit, 25 driver, 26: pulse motor drive circuit, 27: pulse generation circuit. Figure 1 Figure 2 Figure 3 Stop Figure 4

Claims (1)

【特許請求の範囲】 １、　インク噴出手段を備えた記録ヘッドと記録媒体と
の相対的な水平方向移動によって記録するインクジェッ
トプリンタにおいて、 前記記録ヘッドに、記録パターンの行に沿う方向に所定
間隔置いて複数のインク噴出用のオリフィスを備えると
共に前記複数のオリフィスはさらに上下方向に対しても
相互に間隔を置いて設けられて傾斜して配列構成し、他
方前記各オリフィスに対応して夫々独立してインク噴出
を行わせる駆動回路と前記回路に接続されて記録パター
ンデータを送るデータメモリを備えると共に記録ヘッド
と記録媒体との相対的移動に同期して各オリフィスに対
応する記録パターンデータを前記データメモリから選択
的に取出す制御手段を有したインクジェットプリンタ。 ２、前記制御手段は各オリスイスの行に沿う方向の間隔
に相当する遅延手段を有することを特徴とする特許請求
の範囲第１項記載のインクジェットプリンタ。 ３、前記データメモリは各オリフィスに対応するパター
ンデータごとに区分して記録パターンデータを記憶保持
する構成となしたことを特徴とする特許請求の範囲第１
項記載のインクジェットプリンタ。[Claims] 1. An inkjet printer that performs recording by relative horizontal movement between a recording head equipped with an ink jetting means and a recording medium, comprising: an inkjet printer that is arranged on the recording head at a predetermined interval in a direction along the rows of a recording pattern; The orifice is provided with a plurality of orifices for ejecting ink, and the plurality of orifices are arranged in an inclined manner and spaced apart from each other in the vertical direction, and on the other hand, each of the orifices is arranged independently corresponding to each of the orifices. The drive circuit includes a drive circuit that ejects ink, and a data memory that is connected to the circuit and sends print pattern data.The data memory also sends print pattern data corresponding to each orifice in synchronization with relative movement between the print head and the print medium. An inkjet printer having control means for selectively retrieving from memory. 2. The inkjet printer according to claim 1, wherein the control means has a delay means corresponding to an interval in the direction along the row of each orimeter. 3. The data memory is configured to store and hold recorded pattern data in sections for each pattern data corresponding to each orifice.
Inkjet printer as described in section.