JPS58171737A - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JPS58171737A JPS58171737A JP5492282A JP5492282A JPS58171737A JP S58171737 A JPS58171737 A JP S58171737A JP 5492282 A JP5492282 A JP 5492282A JP 5492282 A JP5492282 A JP 5492282A JP S58171737 A JPS58171737 A JP S58171737A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- film
- film layer
- insulating film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/08—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using electrostatic charge injection; Record carriers therefor
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高密度記憶でかっ書込消去が眠気的にで^る半
導体不揮発性ディスクメモリに関する。
導体不揮発性ディスクメモリに関する。
従来、ディスクメモリとして磁気ディスクが広く用いら
れており、比較的新しいもの“とじては、光学的ディス
ク更には電子ビームを用いたディスク等がある。これら
のうち、磁気ディスクは記憶の書込消去が比較的容易な
ものの記憶容量が小さい欠点があり、光学的ディスクは
記憶容量は大きいが記憶の書き換えができないという短
所を持っている。また電子ビームを用いるB E A
M O、Sでは記憶の非破壊読出しがむずかしい。これ
に対して、高密度記憶が可能でかつ、電気的に高速で書
込消去、記憶の非破壊読出しがで^るディスクメモリと
して半導体ディスクメモリが提案されている(公開特許
公報昭55−150268 )(S、 Iwamura
、 Y、 N15hida 、 and K、 Ha
shimoto。
れており、比較的新しいもの“とじては、光学的ディス
ク更には電子ビームを用いたディスク等がある。これら
のうち、磁気ディスクは記憶の書込消去が比較的容易な
ものの記憶容量が小さい欠点があり、光学的ディスクは
記憶容量は大きいが記憶の書き換えができないという短
所を持っている。また電子ビームを用いるB E A
M O、Sでは記憶の非破壊読出しがむずかしい。これ
に対して、高密度記憶が可能でかつ、電気的に高速で書
込消去、記憶の非破壊読出しがで^るディスクメモリと
して半導体ディスクメモリが提案されている(公開特許
公報昭55−150268 )(S、 Iwamura
、 Y、 N15hida 、 and K、 Ha
shimoto。
IEEE Trans 、 Electron De
vices 、 ED−28。
vices 、 ED−28。
854(1981))。この−例であるN08(N1t
ride −Oxide−8emiconductor
)型ディスクメモリは上記公開特許公報に於いて明ら
かにされているように30mφディスクで最大1011
ピントまで記憶容量を持たせられる可能性があり、
記憶の書込消去は電気的パルスで容易に行なえ、記憶の
読出しも容量測定を用いて非破壊的にできるという多く
の利点を有しておりビデオデスクまたは大容量メモリと
して極めて有望である。しかし、該NO8型メモリの実
用上の1つの大きな問題点として記憶保持期間が1年程
度と短かいことが挙げられる。本発明の目的はかかる半
導体ディスクメモリの問題点を軽減乃至は除井する新規
なり導体ディスクメモリを提供することにある。。
ride −Oxide−8emiconductor
)型ディスクメモリは上記公開特許公報に於いて明ら
かにされているように30mφディスクで最大1011
ピントまで記憶容量を持たせられる可能性があり、
記憶の書込消去は電気的パルスで容易に行なえ、記憶の
読出しも容量測定を用いて非破壊的にできるという多く
の利点を有しておりビデオデスクまたは大容量メモリと
して極めて有望である。しかし、該NO8型メモリの実
用上の1つの大きな問題点として記憶保持期間が1年程
度と短かいことが挙げられる。本発明の目的はかかる半
導体ディスクメモリの問題点を軽減乃至は除井する新規
なり導体ディスクメモリを提供することにある。。
半導体ティスフメモリについては公開特許公報(昭55
−150268 )に於いて詳細な説明がなされている
ので、ここでは本発明の理解を助ける範囲内で簡単に説
明を行なう。第1図には一例とし゛CNO8型ディスク
メモリの断面模式図を示した。このディスクメモ、すf
i、EEPROM(Electrically Era
sable Programable Read On
lyMemory )素子の代表であるM N OS
(Metal −Nitride −0xide −8
emiconductor )素子のゲート絶縁膜と四
球の構造を有するディスクで、n型またはp型のノリコ
ン基板上に約20への酸化ンリコン膜と、史にその上に
約500への窒化/リコ/膜とを形成したものである。
−150268 )に於いて詳細な説明がなされている
ので、ここでは本発明の理解を助ける範囲内で簡単に説
明を行なう。第1図には一例とし゛CNO8型ディスク
メモリの断面模式図を示した。このディスクメモ、すf
i、EEPROM(Electrically Era
sable Programable Read On
lyMemory )素子の代表であるM N OS
(Metal −Nitride −0xide −8
emiconductor )素子のゲート絶縁膜と四
球の構造を有するディスクで、n型またはp型のノリコ
ン基板上に約20への酸化ンリコン膜と、史にその上に
約500への窒化/リコ/膜とを形成したものである。
ここでの記憶の書込消去Vま金属電極を有するスタイラ
ス13をディスク表面に接触または極めて接近させ、基
板ノリコン10と該金属電極との間に電圧14を印加す
ることで窒化膜層への電荷の注入および放出を制御して
行なう。この結果として得られた書込状態を第2図(a
)に、消去状態を第2図(b)にそれぞれ模式的に示し
た。窒化膜層22が負に帯電した場合が書込状態、窒化
膜・層27が正に帯電した場合が消去状態である(状況
によっては逆に定義しても構わない)。この書込消去の
状態の違いは、検出用のスタイラス(書込消去の除用い
たものでもよい)23.28と/リコン基板20.25
との間の容駄値の違いとして検出できる。第2図はノリ
コノ基根としてn型を想定したが、この場合書込状態で
は第2図(a)に破線で示した空乏層24が形成される
。この結果、書込状態で測定される全容袖値C7’は、
酸化/リコ/膜21と窒化/リコン膜22との絶縁膜合
成容量CIと前期空乏層の容量CDとの直列合成容量と
なりcr −(cr」−CI)戸である。これに対して
第2図(b)の消去状態では空乏層は存在しないのでC
T−CIとなる。/リコ/基板の濃度が極めて高くCI
))CIになる場合を除けば、上記2状態は容は測定に
より容易に分別しうる。例えば、ノリコノ基板不純物濃
度として2 X 1017crn=の場合、書込状態と
消去状態との容駄値の比は最大で12となる。
ス13をディスク表面に接触または極めて接近させ、基
板ノリコン10と該金属電極との間に電圧14を印加す
ることで窒化膜層への電荷の注入および放出を制御して
行なう。この結果として得られた書込状態を第2図(a
)に、消去状態を第2図(b)にそれぞれ模式的に示し
た。窒化膜層22が負に帯電した場合が書込状態、窒化
膜・層27が正に帯電した場合が消去状態である(状況
によっては逆に定義しても構わない)。この書込消去の
状態の違いは、検出用のスタイラス(書込消去の除用い
たものでもよい)23.28と/リコン基板20.25
との間の容駄値の違いとして検出できる。第2図はノリ
コノ基根としてn型を想定したが、この場合書込状態で
は第2図(a)に破線で示した空乏層24が形成される
。この結果、書込状態で測定される全容袖値C7’は、
酸化/リコ/膜21と窒化/リコン膜22との絶縁膜合
成容量CIと前期空乏層の容量CDとの直列合成容量と
なりcr −(cr」−CI)戸である。これに対して
第2図(b)の消去状態では空乏層は存在しないのでC
T−CIとなる。/リコ/基板の濃度が極めて高くCI
))CIになる場合を除けば、上記2状態は容は測定に
より容易に分別しうる。例えば、ノリコノ基板不純物濃
度として2 X 1017crn=の場合、書込状態と
消去状態との容駄値の比は最大で12となる。
記憶の書込消去に際して、電荷は/リコン基板より注入
されたり、/リコン基板に放出されたりしてその結果、
窒化ノリコン膜層は正又は負に帯電する。この注入捷た
は放出される電荷は、ノリコノ基板と窒化ンリコ/膜と
の間にある極めて薄い酸化ノリコン膜を通るトンネル電
流として流れる。例えば、20への酸化/リコン膜と5
00への窒化膜より成るNO8型ディスクメモリで書込
または消去を、例えば該メモリへのビデオ記憶でおおむ
ね要求される速度である1 00 nsで完了する為に
は、少なくとも士40Vの電圧を印加することになる。
されたり、/リコン基板に放出されたりしてその結果、
窒化ノリコン膜層は正又は負に帯電する。この注入捷た
は放出される電荷は、ノリコノ基板と窒化ンリコ/膜と
の間にある極めて薄い酸化ノリコン膜を通るトンネル電
流として流れる。例えば、20への酸化/リコン膜と5
00への窒化膜より成るNO8型ディスクメモリで書込
または消去を、例えば該メモリへのビデオ記憶でおおむ
ね要求される速度である1 00 nsで完了する為に
は、少なくとも士40Vの電圧を印加することになる。
前述した記憶保持性の問題は、この様に書込または消去
を行なうことによって窒化シリコン膜中や窒化シリコン
と酸化シリコンとの界面にトラップされた電荷が減少す
ることに対応する。本NO8型ディスクメモリの場合、
主として酸化シリコン膜中を書込消去の場合とは逆方向
に流れるトノネル電流がこのトラップ電荷の減少に寄与
していると考えられている。MNO8型メモリ、に関す
る種々の研究では、書込捷たは消去状態におけるトラッ
プ電荷は酸化シリコンと窒化シリコンの界面からみて窒
化シリコン層のかなり奥深くまで分布することが知られ
ている。この結果は本NO8型ディスクメモリにも適用
できるとみられるが、−L述の様な逆方向トンネル電流
によるトラップ電荷の減少を考えた場合、特に酸化/リ
コ/と窒化シリコンとの界面近傍の電荷が基板シリコン
側へ放出されるものとみられる。従って、電荷分布を窒
化シリコンのより深くにできれば、記憶保持特性は改善
されるものと期待で轡る。また、記憶の劣化は記憶読出
しの際、ディスクの表面からスタイラス電極側への放出
としても現われる。このためスタイラス電極側への電流
に対する障壁を設けることも記憶保持特性の向上に寄与
するものと考えられる。かかる2点を同時に満たす半導
体ディスクメモリとして本発明による0NO8(Oxi
de−Nitride−Oxide−8emicond
uctor )型ディスクメモリを以下図面を用いて詳
細な説明を行なう。
を行なうことによって窒化シリコン膜中や窒化シリコン
と酸化シリコンとの界面にトラップされた電荷が減少す
ることに対応する。本NO8型ディスクメモリの場合、
主として酸化シリコン膜中を書込消去の場合とは逆方向
に流れるトノネル電流がこのトラップ電荷の減少に寄与
していると考えられている。MNO8型メモリ、に関す
る種々の研究では、書込捷たは消去状態におけるトラッ
プ電荷は酸化シリコンと窒化シリコンの界面からみて窒
化シリコン層のかなり奥深くまで分布することが知られ
ている。この結果は本NO8型ディスクメモリにも適用
できるとみられるが、−L述の様な逆方向トンネル電流
によるトラップ電荷の減少を考えた場合、特に酸化/リ
コ/と窒化シリコンとの界面近傍の電荷が基板シリコン
側へ放出されるものとみられる。従って、電荷分布を窒
化シリコンのより深くにできれば、記憶保持特性は改善
されるものと期待で轡る。また、記憶の劣化は記憶読出
しの際、ディスクの表面からスタイラス電極側への放出
としても現われる。このためスタイラス電極側への電流
に対する障壁を設けることも記憶保持特性の向上に寄与
するものと考えられる。かかる2点を同時に満たす半導
体ディスクメモリとして本発明による0NO8(Oxi
de−Nitride−Oxide−8emicond
uctor )型ディスクメモリを以下図面を用いて詳
細な説明を行なう。
第3図は本発明による0NO8型デイスクメモリの断面
模式図である。本構造の特徴は、前記NO8型ディスク
メモリの表面上に更に酸化シリコン膜層(以後トップ酸
化膜と呼ぶ)を付加したことにある。また後に述べるよ
うに、上記構造ではNO8型ディスクメモリに比べ、窒
化ノリコン膜を薄く形成することも可能になる特徴があ
る。該0NO8型デイスクメモリについては、公開特許
公報昭55−150268でNO8型ディスクメモリに
関して説明されている実用上の仕様や利点がほぼそのま
ま適用でき、しかも記憶保持特性が大幅に改善される。
模式図である。本構造の特徴は、前記NO8型ディスク
メモリの表面上に更に酸化シリコン膜層(以後トップ酸
化膜と呼ぶ)を付加したことにある。また後に述べるよ
うに、上記構造ではNO8型ディスクメモリに比べ、窒
化ノリコン膜を薄く形成することも可能になる特徴があ
る。該0NO8型デイスクメモリについては、公開特許
公報昭55−150268でNO8型ディスクメモリに
関して説明されている実用上の仕様や利点がほぼそのま
ま適用でき、しかも記憶保持特性が大幅に改善される。
更に、書込消去電圧化も可能である。
0NO8型デイスクメモリは従来のNO8型ディスクメ
モリと類似したプロセスで容易に形成で衣る。すなわち
、n型またはp型のノリコ/基板上に低温熱酸化または
分圧酸素を用いた熱酸化等で酸化/リコ/膜31(以後
トンネル酸化膜と呼ぶ)を例えば20人形成し、その上
に常圧または減圧またはプラズマCV D (Chem
ical VaporDeposition )法で窒
化シリコン膜32を従来通!1l150〇八〜1000
八程度か乃至は従来よりも薄くかつ制御性良く500八
以下例えば100八程度テホジノトし、史にこの窒化シ
リコン膜の一部を水蒸気パイロンエニック酸化を含む)
雰囲気または高圧酸素雰囲気で熱酸化してトップ酸化膜
33を形成する。第4図には、oNosNO8型ディス
クメモリを調べる目的でこのディスクに−γルミのドツ
トを蒸着しく以後ゲート電極と呼ぶ)M ON OS
(Metak−Oxide−Nitrid−Oxide
−8・・m1conductor )構造キャパンタ
を形成した時のゲート電極への印加電圧とフラットバン
ド電圧の変化(メモリヒステリ/ス曲線)の−例を示し
た。。
モリと類似したプロセスで容易に形成で衣る。すなわち
、n型またはp型のノリコ/基板上に低温熱酸化または
分圧酸素を用いた熱酸化等で酸化/リコ/膜31(以後
トンネル酸化膜と呼ぶ)を例えば20人形成し、その上
に常圧または減圧またはプラズマCV D (Chem
ical VaporDeposition )法で窒
化シリコン膜32を従来通!1l150〇八〜1000
八程度か乃至は従来よりも薄くかつ制御性良く500八
以下例えば100八程度テホジノトし、史にこの窒化シ
リコン膜の一部を水蒸気パイロンエニック酸化を含む)
雰囲気または高圧酸素雰囲気で熱酸化してトップ酸化膜
33を形成する。第4図には、oNosNO8型ディス
クメモリを調べる目的でこのディスクに−γルミのドツ
トを蒸着しく以後ゲート電極と呼ぶ)M ON OS
(Metak−Oxide−Nitrid−Oxide
−8・・m1conductor )構造キャパンタ
を形成した時のゲート電極への印加電圧とフラットバン
ド電圧の変化(メモリヒステリ/ス曲線)の−例を示し
た。。
第4図でトップ酸化膜を形成していないのが曲線40で
、トンネル酸化膜厚23人、窒化/リコ/膜厚461八
(ノリコン基板V″ip型(1001fある。曲線41
はこのサンプルを酸化して60へのトップ酸化膜を形成
したものである。、トップ酸化膜を形成することでメモ
リヒステリ/ス曲線全体が正極側に移動したことと、メ
モリ上ステ9フフ曲1fjのフラットバンド電圧の差で
あるウィンド幅が犬缶〈なったことが特徴である。この
9471幅の増大は、■酸化ノリコノの誘電率が窒化ノ
リコ/の誘電率−の約1/2と小さいため、oNos構
造の方がNO8構造の場合よりも絶縁膜容量が小さく、
その結果同一のトラップ電荷量に対するメモ99471
幅が犬Aくなる ■トップ酸化膜と窒化シリコン膜との
界面付近に新たなトラップが発生し、全体としてのトラ
ップ密度が0NO8構造では大缶くなる、上記2つの効
果による。また正極側へのシフトは上述■のトラップが
主として電子トラップであることを意味している。第5
図には第4図で示したサンプルでの記憶保持特性を示し
た。測定中ゲート電極とシリコン基板とは短絡した。5
0a、50bがMNO8構造、51a。
、トンネル酸化膜厚23人、窒化/リコ/膜厚461八
(ノリコン基板V″ip型(1001fある。曲線41
はこのサンプルを酸化して60へのトップ酸化膜を形成
したものである。、トップ酸化膜を形成することでメモ
リヒステリ/ス曲線全体が正極側に移動したことと、メ
モリ上ステ9フフ曲1fjのフラットバンド電圧の差で
あるウィンド幅が犬缶〈なったことが特徴である。この
9471幅の増大は、■酸化ノリコノの誘電率が窒化ノ
リコ/の誘電率−の約1/2と小さいため、oNos構
造の方がNO8構造の場合よりも絶縁膜容量が小さく、
その結果同一のトラップ電荷量に対するメモ99471
幅が犬Aくなる ■トップ酸化膜と窒化シリコン膜との
界面付近に新たなトラップが発生し、全体としてのトラ
ップ密度が0NO8構造では大缶くなる、上記2つの効
果による。また正極側へのシフトは上述■のトラップが
主として電子トラップであることを意味している。第5
図には第4図で示したサンプルでの記憶保持特性を示し
た。測定中ゲート電極とシリコン基板とは短絡した。5
0a、50bがMNO8構造、51a。
51bがMONO8構造である、前述の通り、トップ酸
化膜を形成することで窒化シリコンと酸化シリコンの界
面付近という窒化シリコン層の奥深くに新たなトラップ
が発生し、そこへの電荷の注入が行なわれだ結果として
MONO8構造の51a51bでは記憶保持特性の尺幅
な改善がみられた。
化膜を形成することで窒化シリコンと酸化シリコンの界
面付近という窒化シリコン層の奥深くに新たなトラップ
が発生し、そこへの電荷の注入が行なわれだ結果として
MONO8構造の51a51bでは記憶保持特性の尺幅
な改善がみられた。
51a、51bでは少なくとも10年以上の記憶保持は
全く問題がない。第6図には0NO3構造のエネルギー
バンド図を示す。窒化シリコン膜61の両側に酸化シリ
コン膜60.62によるボテ/ンヤルエネルギー障壁が
形成され、窒化シリコン中のトラップに注入された電荷
が良く保持されることになる。特にトップ酸化111N
60による障壁でゲート電極を通しての電荷の放出が
抑制される効果があることからこれも第5図で示したM
ONO8構造のMNO8構造に対する記憶保持特性の優
位性に寄与しているものと考えられろ。
全く問題がない。第6図には0NO3構造のエネルギー
バンド図を示す。窒化シリコン膜61の両側に酸化シリ
コン膜60.62によるボテ/ンヤルエネルギー障壁が
形成され、窒化シリコン中のトラップに注入された電荷
が良く保持されることになる。特にトップ酸化111N
60による障壁でゲート電極を通しての電荷の放出が
抑制される効果があることからこれも第5図で示したM
ONO8構造のMNO8構造に対する記憶保持特性の優
位性に寄与しているものと考えられろ。
この様に0NO8型デイスクメモリは従来のNO8型デ
ィスクメモリの記憶保持特性を顕著に改善するものであ
るが、同時に0NO8構造は書込消去の低電圧化をも可
能にするものである。まず従来型のNO8型ディスクメ
モリの構造で、その低電圧書込消去の方策として容易に
考え得ることは(D酸化/リコイ膜を20八以下に薄く
してトンネル電流が流れ易くする、■窒化シリコン膜を
薄くすることでより低い印加電比でもトンネル電流を制
限するボテンシャル障壁の実効幅を低減てきるようにす
る、■スタイラス電極とディスク表面とのギャップを小
さくしてこの部分での電圧低1:を減少させる等が挙げ
られる。この内■についてはシリコノ基板表面にもとも
と約10への自然酸化膜が存在することから、20八以
下での制御は極めて困難である。寸だ、書込または消去
状態で窒化/リコノ膜層中に蓄積された電荷が、自らの
電界によりシリコン基板中に放出される過程が起こりや
すくなり、記憶の保持特性が急速に悪化することになる
。■につぃて&′i窒化膜自身の特性で、窒化シリコン
膜のトラッピ/グディスタ/ス(窒化シリコン膜が電荷
をトラップする特性を示す喰)の2倍約190八を境に
して、それ以下の膜厚では書込または消去時に大半の電
荷は窒化シリコン膜層中にトラップされることなく、ス
タイラス電極側に流れることになる。また、スタイラス
電極がディスク表面に接触していなくて、この様な電流
が流れない場合でも、書込状態と消去状態との分別が難
かしくなる問題がある。この問題は極めて単純化して説
明すると以下の通りである。
ィスクメモリの記憶保持特性を顕著に改善するものであ
るが、同時に0NO8構造は書込消去の低電圧化をも可
能にするものである。まず従来型のNO8型ディスクメ
モリの構造で、その低電圧書込消去の方策として容易に
考え得ることは(D酸化/リコイ膜を20八以下に薄く
してトンネル電流が流れ易くする、■窒化シリコン膜を
薄くすることでより低い印加電比でもトンネル電流を制
限するボテンシャル障壁の実効幅を低減てきるようにす
る、■スタイラス電極とディスク表面とのギャップを小
さくしてこの部分での電圧低1:を減少させる等が挙げ
られる。この内■についてはシリコノ基板表面にもとも
と約10への自然酸化膜が存在することから、20八以
下での制御は極めて困難である。寸だ、書込または消去
状態で窒化/リコノ膜層中に蓄積された電荷が、自らの
電界によりシリコン基板中に放出される過程が起こりや
すくなり、記憶の保持特性が急速に悪化することになる
。■につぃて&′i窒化膜自身の特性で、窒化シリコン
膜のトラッピ/グディスタ/ス(窒化シリコン膜が電荷
をトラップする特性を示す喰)の2倍約190八を境に
して、それ以下の膜厚では書込または消去時に大半の電
荷は窒化シリコン膜層中にトラップされることなく、ス
タイラス電極側に流れることになる。また、スタイラス
電極がディスク表面に接触していなくて、この様な電流
が流れない場合でも、書込状態と消去状態との分別が難
かしくなる問題がある。この問題は極めて単純化して説
明すると以下の通りである。
窒化シリコン膜を前述した190八程度以下にした場合
、この中に蓄積されの電荷量。はほぼ窒化ノリコン嘆厚
tNに比例するが、一方絶縁膜の容重Cはその膜の厚さ
に反比例する。ここで第4図に示した様なメモリウィン
ドを考えるなら、書込状態と消去状態でのフラットバッ
ド電圧のシフトはΔV−ΔQ/coetN2となり窒化
シリコン膜厚の減少とともにその2乗に比例して小さく
なる。■については、窒化シリコン膜をCVD法で形成
する限り表面粗さの問題が残り、またスタイラスとディ
スクとの間が機械的相対運動であることがらギャップを
小さくすることには困難がある。
、この中に蓄積されの電荷量。はほぼ窒化ノリコン嘆厚
tNに比例するが、一方絶縁膜の容重Cはその膜の厚さ
に反比例する。ここで第4図に示した様なメモリウィン
ドを考えるなら、書込状態と消去状態でのフラットバッ
ド電圧のシフトはΔV−ΔQ/coetN2となり窒化
シリコン膜厚の減少とともにその2乗に比例して小さく
なる。■については、窒化シリコン膜をCVD法で形成
する限り表面粗さの問題が残り、またスタイラスとディ
スクとの間が機械的相対運動であることがらギャップを
小さくすることには困難がある。
この様にどの対策もそれぞれに問題があるが、本発明の
0NO8構造によれば、第6図に示した様にトップ酸化
膜によるボテンシャル障壁が形成されたことで、窒化シ
リコン膜を前述した190八以下にしても、トラッピノ
グディスタンスの問題は除去される。更にトップ酸化膜
と窒化シリコン膜との界面に発生するトラップによって
メモリウィンド減少の問題も解決される。この0NO8
構造では窒化シリコン膜厚1o八以上でメモリウィンド
のとれることが実験的に確かめられた。第7図には窒化
ノリコン嘆厚65八で、トップ酸化膜厚を変化させた場
合の記憶保持特性(ここでは第5図に示した様な直線で
、これを外挿しメモリウィンド幅がOになる時とする)
を示したが、トップ酸化膜厚がIOA以上で記憶保持特
性向上の効果がみもれ、この膜厚が大きい程記憶保持特
性は良好になる。この様に100八以下の窒化シリコン
膜厚に於い−Cも0NO8構造では適当なトップ酸化膜
厚を選ぶことにより10年(3X 10’5ec)以」
二の記憶保持を達成することが容易である。しかも、例
えばトンネル酸化膜厚23人、窒化/リコ/膜II6〇
人、トップ酸化膜厚3oへの場合100nsでV)書込
および消去に要する電圧は±15Vとなり、従来のNO
8型ディスクメモリに比べて大幅に低電圧化できること
になる。ただしこの電圧はトップ酸化膜を厚くすること
およびスタイラス電極とディスクとのギャップによって
は若干高くする必要がある。
0NO8構造によれば、第6図に示した様にトップ酸化
膜によるボテンシャル障壁が形成されたことで、窒化シ
リコン膜を前述した190八以下にしても、トラッピノ
グディスタンスの問題は除去される。更にトップ酸化膜
と窒化シリコン膜との界面に発生するトラップによって
メモリウィンド減少の問題も解決される。この0NO8
構造では窒化シリコン膜厚1o八以上でメモリウィンド
のとれることが実験的に確かめられた。第7図には窒化
ノリコン嘆厚65八で、トップ酸化膜厚を変化させた場
合の記憶保持特性(ここでは第5図に示した様な直線で
、これを外挿しメモリウィンド幅がOになる時とする)
を示したが、トップ酸化膜厚がIOA以上で記憶保持特
性向上の効果がみもれ、この膜厚が大きい程記憶保持特
性は良好になる。この様に100八以下の窒化シリコン
膜厚に於い−Cも0NO8構造では適当なトップ酸化膜
厚を選ぶことにより10年(3X 10’5ec)以」
二の記憶保持を達成することが容易である。しかも、例
えばトンネル酸化膜厚23人、窒化/リコ/膜II6〇
人、トップ酸化膜厚3oへの場合100nsでV)書込
および消去に要する電圧は±15Vとなり、従来のNO
8型ディスクメモリに比べて大幅に低電圧化できること
になる。ただしこの電圧はトップ酸化膜を厚くすること
およびスタイラス電極とディスクとのギャップによって
は若干高くする必要がある。
最後にスタイラスと0NO8型デイスクメモリとの機械
的接触の問題に触れておく。従来のNO8型ディスクメ
モリでは、ディスクの表面が極めて硬度の高い窒化シリ
コンであるため、機械的摩擦による磨耗の問題はほとん
ど無かった。これに対してONOS型ディスクメモリで
は表面が数10人の薄い酸化シリコン膜に被われている
為、その機械的劣化に対する対策が必要である。その方
法として、(1)スタイラスと0NO8型デイスク間の
倣小ギャップを機械的(または流体力学的)に制御して
直接の摩擦を避ける ■ON O’ S型ディスクの表
面を更に極めて薄い、例えば、窒化/リコ/膜で被って
保護する ■スタイラスとONOS型ディスクの間に適
当な潤滑体を注入する、等が考えられる。これらのうち
、■は技術的に困難な点があり、■は取扱上の利便の点
で問題がある。その意味で■は有力な対策で、かつ形成
方法も前記の方法で0NO8型デイスクを形成した後、
窒化シリコンを再度デポジットするもので極めて容易と
t4える。ディスクメモリとしての特性は、書込消去電
圧の多少の上昇をもたらすものの、例えば前述の±15
Vで書込消去可能な0NO3型デイスクメモリに60へ
の保護窒化シリコン膜を付加した場合、書込消去電圧が
±20 Vになる程度である。寸だ、この新たな保護窒
化膜層を形成することによる他の特性の変化は無視しう
ろ程度のものである。
的接触の問題に触れておく。従来のNO8型ディスクメ
モリでは、ディスクの表面が極めて硬度の高い窒化シリ
コンであるため、機械的摩擦による磨耗の問題はほとん
ど無かった。これに対してONOS型ディスクメモリで
は表面が数10人の薄い酸化シリコン膜に被われている
為、その機械的劣化に対する対策が必要である。その方
法として、(1)スタイラスと0NO8型デイスク間の
倣小ギャップを機械的(または流体力学的)に制御して
直接の摩擦を避ける ■ON O’ S型ディスクの表
面を更に極めて薄い、例えば、窒化/リコ/膜で被って
保護する ■スタイラスとONOS型ディスクの間に適
当な潤滑体を注入する、等が考えられる。これらのうち
、■は技術的に困難な点があり、■は取扱上の利便の点
で問題がある。その意味で■は有力な対策で、かつ形成
方法も前記の方法で0NO8型デイスクを形成した後、
窒化シリコンを再度デポジットするもので極めて容易と
t4える。ディスクメモリとしての特性は、書込消去電
圧の多少の上昇をもたらすものの、例えば前述の±15
Vで書込消去可能な0NO3型デイスクメモリに60へ
の保護窒化シリコン膜を付加した場合、書込消去電圧が
±20 Vになる程度である。寸だ、この新たな保護窒
化膜層を形成することによる他の特性の変化は無視しう
ろ程度のものである。
以上の様1/こ0NO8型デイスクメモリでは従来のN
O8型ディスクメモリよりも良好な記憶保持特性が得ら
れ、かつまた記憶の書込消去に要する電圧も低電圧化で
きるという大きなメリットがある。筐だここでviON
O8型ONO8メモリに限定して説明を行なったが、例
えばM I OS (Metal−In5ulator
−0xide’ −Sem1conductor )
型のEEPROMで用いられている酸化アルミや酸化タ
ノタルや酸化チタン等を電荷蓄積層として窒化/リコ/
の代わりに用いても良く、この場合トップ酸化膜の代わ
りとして、例えば、 O’V D法により窒化シリコン
膜を形成すればON OS rbvディスクで得られた
のと同様の効宋が得られる。
O8型ディスクメモリよりも良好な記憶保持特性が得ら
れ、かつまた記憶の書込消去に要する電圧も低電圧化で
きるという大きなメリットがある。筐だここでviON
O8型ONO8メモリに限定して説明を行なったが、例
えばM I OS (Metal−In5ulator
−0xide’ −Sem1conductor )
型のEEPROMで用いられている酸化アルミや酸化タ
ノタルや酸化チタン等を電荷蓄積層として窒化/リコ/
の代わりに用いても良く、この場合トップ酸化膜の代わ
りとして、例えば、 O’V D法により窒化シリコン
膜を形成すればON OS rbvディスクで得られた
のと同様の効宋が得られる。
第1図は従来のNO8型ディスクメモリの断面図、第2
図(a) 、 (b)はNOSディスクの書込および消
去状態を説明する断面図、第3図は本発明による0NO
8型デイスクメモリの断面図、第4図はMONO8構造
キャパ/りとMNO8構造キャパ/りのメモリヒステリ
メス曲線図、第5図はMONO8構造キャパンタとMN
O8構造キャパンタとの記憶保持特性図、第6図は0N
O8構造のエネルギーバンド図、第7図はMONO8構
造キャパ/りの記憶保持時間とトップ酸化膜厚との関係
を示した特性図である。 10.20.25.30・・・・・・・・ノリコン基板
11.21.26,31.33 酸化/リコ/膜12
.22,27.32・・・・・・・・窒化/リコン嘆1
3.23.28.34・ スタイラス14.35・
・ ・・・ 電源 60.62・・ −・・ ・ 酸化シリコン61・・
・・ ・ ・ ・・・・・・ 窒化/リコ/63・・
・・・・・・・・・・・ ・・ /リコノ第2図 (a) (b) 第3図 第6図
図(a) 、 (b)はNOSディスクの書込および消
去状態を説明する断面図、第3図は本発明による0NO
8型デイスクメモリの断面図、第4図はMONO8構造
キャパ/りとMNO8構造キャパ/りのメモリヒステリ
メス曲線図、第5図はMONO8構造キャパンタとMN
O8構造キャパンタとの記憶保持特性図、第6図は0N
O8構造のエネルギーバンド図、第7図はMONO8構
造キャパ/りの記憶保持時間とトップ酸化膜厚との関係
を示した特性図である。 10.20.25.30・・・・・・・・ノリコン基板
11.21.26,31.33 酸化/リコ/膜12
.22,27.32・・・・・・・・窒化/リコン嘆1
3.23.28.34・ スタイラス14.35・
・ ・・・ 電源 60.62・・ −・・ ・ 酸化シリコン61・・
・・ ・ ・ ・・・・・・ 窒化/リコ/63・・
・・・・・・・・・・・ ・・ /リコノ第2図 (a) (b) 第3図 第6図
Claims (11)
- (1) ディスク状の半導体基板上に第1の絶縁膜層
を形成し、その上に第2の絶縁膜層を形成し、その上に
第3の絶縁膜層を形成した積層構造を有することを特徴
とする半導体不揮発性記憶装置。 - (2)半導体基板はシリコンであることを特徴とする特
許請求の範囲第1項記載の半導体不揮発性記憶装置。 - (3)第1の絶縁膜層は酸化ンリコ/であることを特徴
とする特許請求の範囲・窮1項記載の半導体不揮発性記
憶装置。 - (4)第2の絶縁膜層は窒化シリコンであることを特徴
とする特許請求の範囲第1項記載の半導体不揮発性記憶
装置。 - (5)第3の絶縁膜層は酸化シリコンであることを特徴
とする特許請求の範囲第1項記載の半導体不揮発性記憶
装置。 - (6) ディスク状の半導体基板上に第1の絶@膜層
を形成し、その上に第2の絶縁膜層を形成し、その上に
第3の絶縁膜層を形成し、その上に、第4の絶縁膜層を
形成した積層構造を有することを特徴とする半導体不揮
発性記憶装置。 - (7)半導体基板はノリコンであることを特徴とする特
許請求の範囲第6項記載の半導体不揮発性記憶装置。 - (8)第1の絶縁膜層は酸化シリコンであることを特徴
とする特許請求の範囲第6項記載の半導体不揮発性記憶
装置δ。 - (9)第2の絶縁膜層は窒化シリコンであることを特徴
とする特許請求の範囲第6項記載の半導体不揮発性記憶
装置。 - (10)第3の絶縁膜層は酸化シリコンであることを特
徴とする特許請求の範囲第6項記載の半導体不揮発性記
憶装置。 - (11)第4の絶縁膜層は窒化シリコンであることを特
徴とする特許請求の範囲第6項記載の半導体不揮発性記
憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5492282A JPS58171737A (ja) | 1982-04-02 | 1982-04-02 | 半導体不揮発性記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5492282A JPS58171737A (ja) | 1982-04-02 | 1982-04-02 | 半導体不揮発性記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58171737A true JPS58171737A (ja) | 1983-10-08 |
Family
ID=12984105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5492282A Pending JPS58171737A (ja) | 1982-04-02 | 1982-04-02 | 半導体不揮発性記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58171737A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171053A (ja) * | 1983-03-18 | 1984-09-27 | Toshiba Corp | 情報記録媒体 |
EP0143470A2 (en) * | 1983-11-30 | 1985-06-05 | Kabushiki Kaisha Toshiba | Information recording medium |
EP0560757A1 (en) * | 1989-06-23 | 1993-09-22 | Univ Leland Stanford Junior | METHOD AND APPARATUS FOR STORING DIGITAL INFORMATION IN THE FORM OF STORED LOADS. |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49116982A (ja) * | 1973-12-14 | 1974-11-08 | ||
JPS5587490A (en) * | 1978-12-25 | 1980-07-02 | Toshiba Corp | Non-voratile semiconductor memory device |
JPS55150268A (en) * | 1979-05-14 | 1980-11-22 | Nippon Hoso Kyokai <Nhk> | Semiconductor disk memory device |
-
1982
- 1982-04-02 JP JP5492282A patent/JPS58171737A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49116982A (ja) * | 1973-12-14 | 1974-11-08 | ||
JPS5587490A (en) * | 1978-12-25 | 1980-07-02 | Toshiba Corp | Non-voratile semiconductor memory device |
JPS55150268A (en) * | 1979-05-14 | 1980-11-22 | Nippon Hoso Kyokai <Nhk> | Semiconductor disk memory device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171053A (ja) * | 1983-03-18 | 1984-09-27 | Toshiba Corp | 情報記録媒体 |
JPH0150979B2 (ja) * | 1983-03-18 | 1989-11-01 | Tokyo Shibaura Electric Co | |
EP0143470A2 (en) * | 1983-11-30 | 1985-06-05 | Kabushiki Kaisha Toshiba | Information recording medium |
EP0143470A3 (en) * | 1983-11-30 | 1987-11-25 | Kabushiki Kaisha Toshiba | Information recording medium |
EP0560757A1 (en) * | 1989-06-23 | 1993-09-22 | Univ Leland Stanford Junior | METHOD AND APPARATUS FOR STORING DIGITAL INFORMATION IN THE FORM OF STORED LOADS. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4334196B2 (ja) | フラッシュメモリデバイスの製造方法 | |
US5838039A (en) | Semiconductor memory having a tunneling region | |
US4340953A (en) | Information recording medium and recording and reproducing system using the same | |
US7402492B2 (en) | Method of manufacturing a memory device having improved erasing characteristics | |
TW201001622A (en) | Floating gate memory device with interpoly charge trapping structure | |
JP4102345B2 (ja) | 強誘電膜を含む記録媒体、それを用いた不揮発性メモリ素子、および、その不揮発性メモリ素子のデータ記録/再生方法 | |
JP2006114902A (ja) | 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法 | |
JP2009135291A (ja) | 半導体メモリ装置 | |
JPS58171737A (ja) | 半導体不揮発性記憶装置 | |
JP4703116B2 (ja) | 記憶素子およびその製造方法 | |
GB1590044A (en) | Non-volatile long memory for fast signals | |
KR100379415B1 (ko) | 강유전체 기록 매체 및 그 제조 방법 | |
JP2588311B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JPH09307073A (ja) | メモリ装置 | |
JPS59171053A (ja) | 情報記録媒体 | |
US7602693B2 (en) | Data recording apparatus | |
JPS6367783A (ja) | 半導体記憶装置 | |
JPS6235572A (ja) | 半導体不揮発性メモリ素子 | |
JP2002100687A (ja) | 半導体記憶素子 | |
JP3614231B2 (ja) | 半導体記憶素子および半導体記憶装置 | |
JPH0358188B2 (ja) | ||
JPS5931231B2 (ja) | 浮遊ゲ−ト形不揮発性半導体メモリ | |
JPS60117435A (ja) | 情報記録媒体 | |
KR19990029181A (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
JPH0442450A (ja) | 記憶媒体 |