JPS58171737A - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JPS58171737A JPS58171737A JP5492282A JP5492282A JPS58171737A JP S58171737 A JPS58171737 A JP S58171737A JP 5492282 A JP5492282 A JP 5492282A JP 5492282 A JP5492282 A JP 5492282A JP S58171737 A JPS58171737 A JP S58171737A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- film
- film layer
- insulating film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/08—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using electrostatic charge injection; Record carriers therefor
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高密度記憶でかっ書込消去が眠気的にで＾る半
導体不揮発性ディスクメモリに関する。
導体不揮発性ディスクメモリに関する。
従来、ディスクメモリとして磁気ディスクが広く用いら
れており、比較的新しいもの“とじては、光学的ディス
ク更には電子ビームを用いたディスク等がある。これら
のうち、磁気ディスクは記憶の書込消去が比較的容易な
ものの記憶容量が小さい欠点があり、光学的ディスクは
記憶容量は大きいが記憶の書き換えができないという短
所を持っている。また電子ビームを用いるＢ Ｅ Ａ
Ｍ Ｏ、Ｓでは記憶の非破壊読出しがむずかしい。これ
に対して、高密度記憶が可能でかつ、電気的に高速で書
込消去、記憶の非破壊読出しがで＾るディスクメモリと
して半導体ディスクメモリが提案されている（公開特許
公報昭５５−１５０２６８ ）（Ｓ、 Ｉｗａｍｕｒａ
、 Ｙ、 Ｎ１５ｈｉｄａ 、 ａｎｄ Ｋ、 Ｈａ
ｓｈｉｍｏｔｏ。
れており、比較的新しいもの“とじては、光学的ディス
ク更には電子ビームを用いたディスク等がある。これら
のうち、磁気ディスクは記憶の書込消去が比較的容易な
ものの記憶容量が小さい欠点があり、光学的ディスクは
記憶容量は大きいが記憶の書き換えができないという短
所を持っている。また電子ビームを用いるＢ Ｅ Ａ
Ｍ Ｏ、Ｓでは記憶の非破壊読出しがむずかしい。これ
に対して、高密度記憶が可能でかつ、電気的に高速で書
込消去、記憶の非破壊読出しがで＾るディスクメモリと
して半導体ディスクメモリが提案されている（公開特許
公報昭５５−１５０２６８ ）（Ｓ、 Ｉｗａｍｕｒａ
、 Ｙ、 Ｎ１５ｈｉｄａ 、 ａｎｄ Ｋ、 Ｈａ
ｓｈｉｍｏｔｏ。
ＩＥＥＥ Ｔｒａｎｓ 、 Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅｓ 、 ＥＤ−２８。
ｖｉｃｅｓ 、 ＥＤ−２８。
８５４（１９８１））。この−例であるＮ０８（Ｎ１ｔ
ｒｉｄｅ −Ｏｘｉｄｅ−８ｅｍｉｃｏｎｄｕｃｔｏｒ
）型ディスクメモリは上記公開特許公報に於いて明ら
かにされているように３０ｍφディスクで最大１０１１
ピントまで記憶容量を持たせられる可能性があり、
記憶の書込消去は電気的パルスで容易に行なえ、記憶の
読出しも容量測定を用いて非破壊的にできるという多く
の利点を有しておりビデオデスクまたは大容量メモリと
して極めて有望である。しかし、該ＮＯ８型メモリの実
用上の１つの大きな問題点として記憶保持期間が１年程
度と短かいことが挙げられる。本発明の目的はかかる半
導体ディスクメモリの問題点を軽減乃至は除井する新規
なり導体ディスクメモリを提供することにある。。
ｒｉｄｅ −Ｏｘｉｄｅ−８ｅｍｉｃｏｎｄｕｃｔｏｒ
）型ディスクメモリは上記公開特許公報に於いて明ら
かにされているように３０ｍφディスクで最大１０１１
ピントまで記憶容量を持たせられる可能性があり、
記憶の書込消去は電気的パルスで容易に行なえ、記憶の
読出しも容量測定を用いて非破壊的にできるという多く
の利点を有しておりビデオデスクまたは大容量メモリと
して極めて有望である。しかし、該ＮＯ８型メモリの実
用上の１つの大きな問題点として記憶保持期間が１年程
度と短かいことが挙げられる。本発明の目的はかかる半
導体ディスクメモリの問題点を軽減乃至は除井する新規
なり導体ディスクメモリを提供することにある。。
半導体ティスフメモリについては公開特許公報（昭５５
−１５０２６８ ）に於いて詳細な説明がなされている
ので、ここでは本発明の理解を助ける範囲内で簡単に説
明を行なう。第１図には一例とし゛ＣＮＯ８型ディスク
メモリの断面模式図を示した。このディスクメモ、すｆ
ｉ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａ
ｓａｂｌｅ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏｎ
ｌｙＭｅｍｏｒｙ ）素子の代表であるＭ Ｎ ＯＳ
（Ｍｅｔａｌ −Ｎｉｔｒｉｄｅ −０ｘｉｄｅ −８
ｅｍｉｃｏｎｄｕｃｔｏｒ ）素子のゲート絶縁膜と四
球の構造を有するディスクで、ｎ型またはｐ型のノリコ
ン基板上に約２０への酸化ンリコン膜と、史にその上に
約５００への窒化／リコ／膜とを形成したものである。
−１５０２６８ ）に於いて詳細な説明がなされている
ので、ここでは本発明の理解を助ける範囲内で簡単に説
明を行なう。第１図には一例とし゛ＣＮＯ８型ディスク
メモリの断面模式図を示した。このディスクメモ、すｆ
ｉ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａ
ｓａｂｌｅ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏｎ
ｌｙＭｅｍｏｒｙ ）素子の代表であるＭ Ｎ ＯＳ
（Ｍｅｔａｌ −Ｎｉｔｒｉｄｅ −０ｘｉｄｅ −８
ｅｍｉｃｏｎｄｕｃｔｏｒ ）素子のゲート絶縁膜と四
球の構造を有するディスクで、ｎ型またはｐ型のノリコ
ン基板上に約２０への酸化ンリコン膜と、史にその上に
約５００への窒化／リコ／膜とを形成したものである。
ここでの記憶の書込消去Ｖま金属電極を有するスタイラ
ス１３をディスク表面に接触または極めて接近させ、基
板ノリコン１０と該金属電極との間に電圧１４を印加す
ることで窒化膜層への電荷の注入および放出を制御して
行なう。この結果として得られた書込状態を第２図（ａ
）に、消去状態を第２図（ｂ）にそれぞれ模式的に示し
た。窒化膜層２２が負に帯電した場合が書込状態、窒化
膜・層２７が正に帯電した場合が消去状態である（状況
によっては逆に定義しても構わない）。この書込消去の
状態の違いは、検出用のスタイラス（書込消去の除用い
たものでもよい）２３．２８と／リコン基板２０．２５
との間の容駄値の違いとして検出できる。第２図はノリ
コノ基根としてｎ型を想定したが、この場合書込状態で
は第２図（ａ）に破線で示した空乏層２４が形成される
。この結果、書込状態で測定される全容袖値Ｃ７’は、
酸化／リコ／膜２１と窒化／リコン膜２２との絶縁膜合
成容量ＣＩと前期空乏層の容量ＣＤとの直列合成容量と
なりｃｒ −（ｃｒ」−ＣＩ）戸である。これに対して
第２図（ｂ）の消去状態では空乏層は存在しないのでＣ
Ｔ−ＣＩとなる。／リコ／基板の濃度が極めて高くＣＩ
））ＣＩになる場合を除けば、上記２状態は容は測定に
より容易に分別しうる。例えば、ノリコノ基板不純物濃
度として２ Ｘ １０１７ｃｒｎ＝の場合、書込状態と
消去状態との容駄値の比は最大で１２となる。
ス１３をディスク表面に接触または極めて接近させ、基
板ノリコン１０と該金属電極との間に電圧１４を印加す
ることで窒化膜層への電荷の注入および放出を制御して
行なう。この結果として得られた書込状態を第２図（ａ
）に、消去状態を第２図（ｂ）にそれぞれ模式的に示し
た。窒化膜層２２が負に帯電した場合が書込状態、窒化
膜・層２７が正に帯電した場合が消去状態である（状況
によっては逆に定義しても構わない）。この書込消去の
状態の違いは、検出用のスタイラス（書込消去の除用い
たものでもよい）２３．２８と／リコン基板２０．２５
との間の容駄値の違いとして検出できる。第２図はノリ
コノ基根としてｎ型を想定したが、この場合書込状態で
は第２図（ａ）に破線で示した空乏層２４が形成される
。この結果、書込状態で測定される全容袖値Ｃ７’は、
酸化／リコ／膜２１と窒化／リコン膜２２との絶縁膜合
成容量ＣＩと前期空乏層の容量ＣＤとの直列合成容量と
なりｃｒ −（ｃｒ」−ＣＩ）戸である。これに対して
第２図（ｂ）の消去状態では空乏層は存在しないのでＣ
Ｔ−ＣＩとなる。／リコ／基板の濃度が極めて高くＣＩ
））ＣＩになる場合を除けば、上記２状態は容は測定に
より容易に分別しうる。例えば、ノリコノ基板不純物濃
度として２ Ｘ １０１７ｃｒｎ＝の場合、書込状態と
消去状態との容駄値の比は最大で１２となる。
記憶の書込消去に際して、電荷は／リコン基板より注入
されたり、／リコン基板に放出されたりしてその結果、
窒化ノリコン膜層は正又は負に帯電する。この注入捷た
は放出される電荷は、ノリコノ基板と窒化ンリコ／膜と
の間にある極めて薄い酸化ノリコン膜を通るトンネル電
流として流れる。例えば、２０への酸化／リコン膜と５
００への窒化膜より成るＮＯ８型ディスクメモリで書込
または消去を、例えば該メモリへのビデオ記憶でおおむ
ね要求される速度である１ ００ ｎｓで完了する為に
は、少なくとも士４０Ｖの電圧を印加することになる。
されたり、／リコン基板に放出されたりしてその結果、
窒化ノリコン膜層は正又は負に帯電する。この注入捷た
は放出される電荷は、ノリコノ基板と窒化ンリコ／膜と
の間にある極めて薄い酸化ノリコン膜を通るトンネル電
流として流れる。例えば、２０への酸化／リコン膜と５
００への窒化膜より成るＮＯ８型ディスクメモリで書込
または消去を、例えば該メモリへのビデオ記憶でおおむ
ね要求される速度である１ ００ ｎｓで完了する為に
は、少なくとも士４０Ｖの電圧を印加することになる。
前述した記憶保持性の問題は、この様に書込または消去
を行なうことによって窒化シリコン膜中や窒化シリコン
と酸化シリコンとの界面にトラップされた電荷が減少す
ることに対応する。本ＮＯ８型ディスクメモリの場合、
主として酸化シリコン膜中を書込消去の場合とは逆方向
に流れるトノネル電流がこのトラップ電荷の減少に寄与
していると考えられている。ＭＮＯ８型メモリ、に関す
る種々の研究では、書込捷たは消去状態におけるトラッ
プ電荷は酸化シリコンと窒化シリコンの界面からみて窒
化シリコン層のかなり奥深くまで分布することが知られ
ている。この結果は本ＮＯ８型ディスクメモリにも適用
できるとみられるが、−Ｌ述の様な逆方向トンネル電流
によるトラップ電荷の減少を考えた場合、特に酸化／リ
コ／と窒化シリコンとの界面近傍の電荷が基板シリコン
側へ放出されるものとみられる。従って、電荷分布を窒
化シリコンのより深くにできれば、記憶保持特性は改善
されるものと期待で轡る。また、記憶の劣化は記憶読出
しの際、ディスクの表面からスタイラス電極側への放出
としても現われる。このためスタイラス電極側への電流
に対する障壁を設けることも記憶保持特性の向上に寄与
するものと考えられる。かかる２点を同時に満たす半導
体ディスクメモリとして本発明による０ＮＯ８（Ｏｘｉ
ｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−８ｅｍｉｃｏｎｄ
ｕｃｔｏｒ ）型ディスクメモリを以下図面を用いて詳
細な説明を行なう。
を行なうことによって窒化シリコン膜中や窒化シリコン
と酸化シリコンとの界面にトラップされた電荷が減少す
ることに対応する。本ＮＯ８型ディスクメモリの場合、
主として酸化シリコン膜中を書込消去の場合とは逆方向
に流れるトノネル電流がこのトラップ電荷の減少に寄与
していると考えられている。ＭＮＯ８型メモリ、に関す
る種々の研究では、書込捷たは消去状態におけるトラッ
プ電荷は酸化シリコンと窒化シリコンの界面からみて窒
化シリコン層のかなり奥深くまで分布することが知られ
ている。この結果は本ＮＯ８型ディスクメモリにも適用
できるとみられるが、−Ｌ述の様な逆方向トンネル電流
によるトラップ電荷の減少を考えた場合、特に酸化／リ
コ／と窒化シリコンとの界面近傍の電荷が基板シリコン
側へ放出されるものとみられる。従って、電荷分布を窒
化シリコンのより深くにできれば、記憶保持特性は改善
されるものと期待で轡る。また、記憶の劣化は記憶読出
しの際、ディスクの表面からスタイラス電極側への放出
としても現われる。このためスタイラス電極側への電流
に対する障壁を設けることも記憶保持特性の向上に寄与
するものと考えられる。かかる２点を同時に満たす半導
体ディスクメモリとして本発明による０ＮＯ８（Ｏｘｉ
ｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−８ｅｍｉｃｏｎｄ
ｕｃｔｏｒ ）型ディスクメモリを以下図面を用いて詳
細な説明を行なう。
第３図は本発明による０ＮＯ８型デイスクメモリの断面
模式図である。本構造の特徴は、前記ＮＯ８型ディスク
メモリの表面上に更に酸化シリコン膜層（以後トップ酸
化膜と呼ぶ）を付加したことにある。また後に述べるよ
うに、上記構造ではＮＯ８型ディスクメモリに比べ、窒
化ノリコン膜を薄く形成することも可能になる特徴があ
る。該０ＮＯ８型デイスクメモリについては、公開特許
公報昭５５−１５０２６８でＮＯ８型ディスクメモリに
関して説明されている実用上の仕様や利点がほぼそのま
ま適用でき、しかも記憶保持特性が大幅に改善される。
模式図である。本構造の特徴は、前記ＮＯ８型ディスク
メモリの表面上に更に酸化シリコン膜層（以後トップ酸
化膜と呼ぶ）を付加したことにある。また後に述べるよ
うに、上記構造ではＮＯ８型ディスクメモリに比べ、窒
化ノリコン膜を薄く形成することも可能になる特徴があ
る。該０ＮＯ８型デイスクメモリについては、公開特許
公報昭５５−１５０２６８でＮＯ８型ディスクメモリに
関して説明されている実用上の仕様や利点がほぼそのま
ま適用でき、しかも記憶保持特性が大幅に改善される。
更に、書込消去電圧化も可能である。
０ＮＯ８型デイスクメモリは従来のＮＯ８型ディスクメ
モリと類似したプロセスで容易に形成で衣る。すなわち
、ｎ型またはｐ型のノリコ／基板上に低温熱酸化または
分圧酸素を用いた熱酸化等で酸化／リコ／膜３１（以後
トンネル酸化膜と呼ぶ）を例えば２０人形成し、その上
に常圧または減圧またはプラズマＣＶ Ｄ （Ｃｈｅｍ
ｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ ）法で窒
化シリコン膜３２を従来通！１ｌ１５０〇八〜１０００
八程度か乃至は従来よりも薄くかつ制御性良く５００八
以下例えば１００八程度テホジノトし、史にこの窒化シ
リコン膜の一部を水蒸気パイロンエニック酸化を含む）
雰囲気または高圧酸素雰囲気で熱酸化してトップ酸化膜
３３を形成する。第４図には、ｏＮｏｓＮＯ８型ディス
クメモリを調べる目的でこのディスクに−γルミのドツ
トを蒸着しく以後ゲート電極と呼ぶ）Ｍ ＯＮ ＯＳ
（Ｍｅｔａｋ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄ−Ｏｘｉｄｅ
−８・・ｍ１ｃｏｎｄｕｃｔｏｒ ）構造キャパンタ
を形成した時のゲート電極への印加電圧とフラットバン
ド電圧の変化（メモリヒステリ／ス曲線）の−例を示し
た。。
モリと類似したプロセスで容易に形成で衣る。すなわち
、ｎ型またはｐ型のノリコ／基板上に低温熱酸化または
分圧酸素を用いた熱酸化等で酸化／リコ／膜３１（以後
トンネル酸化膜と呼ぶ）を例えば２０人形成し、その上
に常圧または減圧またはプラズマＣＶ Ｄ （Ｃｈｅｍ
ｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ ）法で窒
化シリコン膜３２を従来通！１ｌ１５０〇八〜１０００
八程度か乃至は従来よりも薄くかつ制御性良く５００八
以下例えば１００八程度テホジノトし、史にこの窒化シ
リコン膜の一部を水蒸気パイロンエニック酸化を含む）
雰囲気または高圧酸素雰囲気で熱酸化してトップ酸化膜
３３を形成する。第４図には、ｏＮｏｓＮＯ８型ディス
クメモリを調べる目的でこのディスクに−γルミのドツ
トを蒸着しく以後ゲート電極と呼ぶ）Ｍ ＯＮ ＯＳ
（Ｍｅｔａｋ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄ−Ｏｘｉｄｅ
−８・・ｍ１ｃｏｎｄｕｃｔｏｒ ）構造キャパンタ
を形成した時のゲート電極への印加電圧とフラットバン
ド電圧の変化（メモリヒステリ／ス曲線）の−例を示し
た。。
第４図でトップ酸化膜を形成していないのが曲線４０で
、トンネル酸化膜厚２３人、窒化／リコ／膜厚４６１八
（ノリコン基板Ｖ″ｉｐ型（１００１ｆある。曲線４１
はこのサンプルを酸化して６０へのトップ酸化膜を形成
したものである。、トップ酸化膜を形成することでメモ
リヒステリ／ス曲線全体が正極側に移動したことと、メ
モリ上ステ９フフ曲１ｆｊのフラットバンド電圧の差で
あるウィンド幅が犬缶〈なったことが特徴である。この
９４７１幅の増大は、■酸化ノリコノの誘電率が窒化ノ
リコ／の誘電率−の約１／２と小さいため、ｏＮｏｓ構
造の方がＮＯ８構造の場合よりも絶縁膜容量が小さく、
その結果同一のトラップ電荷量に対するメモ９９４７１
幅が犬Ａくなる ■トップ酸化膜と窒化シリコン膜との
界面付近に新たなトラップが発生し、全体としてのトラ
ップ密度が０ＮＯ８構造では大缶くなる、上記２つの効
果による。また正極側へのシフトは上述■のトラップが
主として電子トラップであることを意味している。第５
図には第４図で示したサンプルでの記憶保持特性を示し
た。測定中ゲート電極とシリコン基板とは短絡した。５
０ａ、５０ｂがＭＮＯ８構造、５１ａ。
、トンネル酸化膜厚２３人、窒化／リコ／膜厚４６１八
（ノリコン基板Ｖ″ｉｐ型（１００１ｆある。曲線４１
はこのサンプルを酸化して６０へのトップ酸化膜を形成
したものである。、トップ酸化膜を形成することでメモ
リヒステリ／ス曲線全体が正極側に移動したことと、メ
モリ上ステ９フフ曲１ｆｊのフラットバンド電圧の差で
あるウィンド幅が犬缶〈なったことが特徴である。この
９４７１幅の増大は、■酸化ノリコノの誘電率が窒化ノ
リコ／の誘電率−の約１／２と小さいため、ｏＮｏｓ構
造の方がＮＯ８構造の場合よりも絶縁膜容量が小さく、
その結果同一のトラップ電荷量に対するメモ９９４７１
幅が犬Ａくなる ■トップ酸化膜と窒化シリコン膜との
界面付近に新たなトラップが発生し、全体としてのトラ
ップ密度が０ＮＯ８構造では大缶くなる、上記２つの効
果による。また正極側へのシフトは上述■のトラップが
主として電子トラップであることを意味している。第５
図には第４図で示したサンプルでの記憶保持特性を示し
た。測定中ゲート電極とシリコン基板とは短絡した。５
０ａ、５０ｂがＭＮＯ８構造、５１ａ。
５１ｂがＭＯＮＯ８構造である、前述の通り、トップ酸
化膜を形成することで窒化シリコンと酸化シリコンの界
面付近という窒化シリコン層の奥深くに新たなトラップ
が発生し、そこへの電荷の注入が行なわれだ結果として
ＭＯＮＯ８構造の５１ａ５１ｂでは記憶保持特性の尺幅
な改善がみられた。
化膜を形成することで窒化シリコンと酸化シリコンの界
面付近という窒化シリコン層の奥深くに新たなトラップ
が発生し、そこへの電荷の注入が行なわれだ結果として
ＭＯＮＯ８構造の５１ａ５１ｂでは記憶保持特性の尺幅
な改善がみられた。
５１ａ、５１ｂでは少なくとも１０年以上の記憶保持は
全く問題がない。第６図には０ＮＯ３構造のエネルギー
バンド図を示す。窒化シリコン膜６１の両側に酸化シリ
コン膜６０．６２によるボテ／ンヤルエネルギー障壁が
形成され、窒化シリコン中のトラップに注入された電荷
が良く保持されることになる。特にトップ酸化１１１Ｎ
６０による障壁でゲート電極を通しての電荷の放出が
抑制される効果があることからこれも第５図で示したＭ
ＯＮＯ８構造のＭＮＯ８構造に対する記憶保持特性の優
位性に寄与しているものと考えられろ。
全く問題がない。第６図には０ＮＯ３構造のエネルギー
バンド図を示す。窒化シリコン膜６１の両側に酸化シリ
コン膜６０．６２によるボテ／ンヤルエネルギー障壁が
形成され、窒化シリコン中のトラップに注入された電荷
が良く保持されることになる。特にトップ酸化１１１Ｎ
６０による障壁でゲート電極を通しての電荷の放出が
抑制される効果があることからこれも第５図で示したＭ
ＯＮＯ８構造のＭＮＯ８構造に対する記憶保持特性の優
位性に寄与しているものと考えられろ。
この様に０ＮＯ８型デイスクメモリは従来のＮＯ８型デ
ィスクメモリの記憶保持特性を顕著に改善するものであ
るが、同時に０ＮＯ８構造は書込消去の低電圧化をも可
能にするものである。まず従来型のＮＯ８型ディスクメ
モリの構造で、その低電圧書込消去の方策として容易に
考え得ることは（Ｄ酸化／リコイ膜を２０八以下に薄く
してトンネル電流が流れ易くする、■窒化シリコン膜を
薄くすることでより低い印加電比でもトンネル電流を制
限するボテンシャル障壁の実効幅を低減てきるようにす
る、■スタイラス電極とディスク表面とのギャップを小
さくしてこの部分での電圧低１：を減少させる等が挙げ
られる。この内■についてはシリコノ基板表面にもとも
と約１０への自然酸化膜が存在することから、２０八以
下での制御は極めて困難である。寸だ、書込または消去
状態で窒化／リコノ膜層中に蓄積された電荷が、自らの
電界によりシリコン基板中に放出される過程が起こりや
すくなり、記憶の保持特性が急速に悪化することになる
。■につぃて＆′ｉ窒化膜自身の特性で、窒化シリコン
膜のトラッピ／グディスタ／ス（窒化シリコン膜が電荷
をトラップする特性を示す喰）の２倍約１９０八を境に
して、それ以下の膜厚では書込または消去時に大半の電
荷は窒化シリコン膜層中にトラップされることなく、ス
タイラス電極側に流れることになる。また、スタイラス
電極がディスク表面に接触していなくて、この様な電流
が流れない場合でも、書込状態と消去状態との分別が難
かしくなる問題がある。この問題は極めて単純化して説
明すると以下の通りである。
ィスクメモリの記憶保持特性を顕著に改善するものであ
るが、同時に０ＮＯ８構造は書込消去の低電圧化をも可
能にするものである。まず従来型のＮＯ８型ディスクメ
モリの構造で、その低電圧書込消去の方策として容易に
考え得ることは（Ｄ酸化／リコイ膜を２０八以下に薄く
してトンネル電流が流れ易くする、■窒化シリコン膜を
薄くすることでより低い印加電比でもトンネル電流を制
限するボテンシャル障壁の実効幅を低減てきるようにす
る、■スタイラス電極とディスク表面とのギャップを小
さくしてこの部分での電圧低１：を減少させる等が挙げ
られる。この内■についてはシリコノ基板表面にもとも
と約１０への自然酸化膜が存在することから、２０八以
下での制御は極めて困難である。寸だ、書込または消去
状態で窒化／リコノ膜層中に蓄積された電荷が、自らの
電界によりシリコン基板中に放出される過程が起こりや
すくなり、記憶の保持特性が急速に悪化することになる
。■につぃて＆′ｉ窒化膜自身の特性で、窒化シリコン
膜のトラッピ／グディスタ／ス（窒化シリコン膜が電荷
をトラップする特性を示す喰）の２倍約１９０八を境に
して、それ以下の膜厚では書込または消去時に大半の電
荷は窒化シリコン膜層中にトラップされることなく、ス
タイラス電極側に流れることになる。また、スタイラス
電極がディスク表面に接触していなくて、この様な電流
が流れない場合でも、書込状態と消去状態との分別が難
かしくなる問題がある。この問題は極めて単純化して説
明すると以下の通りである。
窒化シリコン膜を前述した１９０八程度以下にした場合
、この中に蓄積されの電荷量。はほぼ窒化ノリコン嘆厚
ｔＮに比例するが、一方絶縁膜の容重Ｃはその膜の厚さ
に反比例する。ここで第４図に示した様なメモリウィン
ドを考えるなら、書込状態と消去状態でのフラットバッ
ド電圧のシフトはΔＶ−ΔＱ／ｃｏｅｔＮ２となり窒化
シリコン膜厚の減少とともにその２乗に比例して小さく
なる。■については、窒化シリコン膜をＣＶＤ法で形成
する限り表面粗さの問題が残り、またスタイラスとディ
スクとの間が機械的相対運動であることがらギャップを
小さくすることには困難がある。
、この中に蓄積されの電荷量。はほぼ窒化ノリコン嘆厚
ｔＮに比例するが、一方絶縁膜の容重Ｃはその膜の厚さ
に反比例する。ここで第４図に示した様なメモリウィン
ドを考えるなら、書込状態と消去状態でのフラットバッ
ド電圧のシフトはΔＶ−ΔＱ／ｃｏｅｔＮ２となり窒化
シリコン膜厚の減少とともにその２乗に比例して小さく
なる。■については、窒化シリコン膜をＣＶＤ法で形成
する限り表面粗さの問題が残り、またスタイラスとディ
スクとの間が機械的相対運動であることがらギャップを
小さくすることには困難がある。
この様にどの対策もそれぞれに問題があるが、本発明の
０ＮＯ８構造によれば、第６図に示した様にトップ酸化
膜によるボテンシャル障壁が形成されたことで、窒化シ
リコン膜を前述した１９０八以下にしても、トラッピノ
グディスタンスの問題は除去される。更にトップ酸化膜
と窒化シリコン膜との界面に発生するトラップによって
メモリウィンド減少の問題も解決される。この０ＮＯ８
構造では窒化シリコン膜厚１ｏ八以上でメモリウィンド
のとれることが実験的に確かめられた。第７図には窒化
ノリコン嘆厚６５八で、トップ酸化膜厚を変化させた場
合の記憶保持特性（ここでは第５図に示した様な直線で
、これを外挿しメモリウィンド幅がＯになる時とする）
を示したが、トップ酸化膜厚がＩＯＡ以上で記憶保持特
性向上の効果がみもれ、この膜厚が大きい程記憶保持特
性は良好になる。この様に１００八以下の窒化シリコン
膜厚に於い−Ｃも０ＮＯ８構造では適当なトップ酸化膜
厚を選ぶことにより１０年（３Ｘ １０’５ｅｃ）以」
二の記憶保持を達成することが容易である。しかも、例
えばトンネル酸化膜厚２３人、窒化／リコ／膜ＩＩ６〇
人、トップ酸化膜厚３ｏへの場合１００ｎｓでＶ）書込
および消去に要する電圧は±１５Ｖとなり、従来のＮＯ
８型ディスクメモリに比べて大幅に低電圧化できること
になる。ただしこの電圧はトップ酸化膜を厚くすること
およびスタイラス電極とディスクとのギャップによって
は若干高くする必要がある。
０ＮＯ８構造によれば、第６図に示した様にトップ酸化
膜によるボテンシャル障壁が形成されたことで、窒化シ
リコン膜を前述した１９０八以下にしても、トラッピノ
グディスタンスの問題は除去される。更にトップ酸化膜
と窒化シリコン膜との界面に発生するトラップによって
メモリウィンド減少の問題も解決される。この０ＮＯ８
構造では窒化シリコン膜厚１ｏ八以上でメモリウィンド
のとれることが実験的に確かめられた。第７図には窒化
ノリコン嘆厚６５八で、トップ酸化膜厚を変化させた場
合の記憶保持特性（ここでは第５図に示した様な直線で
、これを外挿しメモリウィンド幅がＯになる時とする）
を示したが、トップ酸化膜厚がＩＯＡ以上で記憶保持特
性向上の効果がみもれ、この膜厚が大きい程記憶保持特
性は良好になる。この様に１００八以下の窒化シリコン
膜厚に於い−Ｃも０ＮＯ８構造では適当なトップ酸化膜
厚を選ぶことにより１０年（３Ｘ １０’５ｅｃ）以」
二の記憶保持を達成することが容易である。しかも、例
えばトンネル酸化膜厚２３人、窒化／リコ／膜ＩＩ６〇
人、トップ酸化膜厚３ｏへの場合１００ｎｓでＶ）書込
および消去に要する電圧は±１５Ｖとなり、従来のＮＯ
８型ディスクメモリに比べて大幅に低電圧化できること
になる。ただしこの電圧はトップ酸化膜を厚くすること
およびスタイラス電極とディスクとのギャップによって
は若干高くする必要がある。
最後にスタイラスと０ＮＯ８型デイスクメモリとの機械
的接触の問題に触れておく。従来のＮＯ８型ディスクメ
モリでは、ディスクの表面が極めて硬度の高い窒化シリ
コンであるため、機械的摩擦による磨耗の問題はほとん
ど無かった。これに対してＯＮＯＳ型ディスクメモリで
は表面が数１０人の薄い酸化シリコン膜に被われている
為、その機械的劣化に対する対策が必要である。その方
法として、（１）スタイラスと０ＮＯ８型デイスク間の
倣小ギャップを機械的（または流体力学的）に制御して
直接の摩擦を避ける ■ＯＮ Ｏ’ Ｓ型ディスクの表
面を更に極めて薄い、例えば、窒化／リコ／膜で被って
保護する ■スタイラスとＯＮＯＳ型ディスクの間に適
当な潤滑体を注入する、等が考えられる。これらのうち
、■は技術的に困難な点があり、■は取扱上の利便の点
で問題がある。その意味で■は有力な対策で、かつ形成
方法も前記の方法で０ＮＯ８型デイスクを形成した後、
窒化シリコンを再度デポジットするもので極めて容易と
ｔ４える。ディスクメモリとしての特性は、書込消去電
圧の多少の上昇をもたらすものの、例えば前述の±１５
Ｖで書込消去可能な０ＮＯ３型デイスクメモリに６０へ
の保護窒化シリコン膜を付加した場合、書込消去電圧が
±２０ Ｖになる程度である。寸だ、この新たな保護窒
化膜層を形成することによる他の特性の変化は無視しう
ろ程度のものである。
的接触の問題に触れておく。従来のＮＯ８型ディスクメ
モリでは、ディスクの表面が極めて硬度の高い窒化シリ
コンであるため、機械的摩擦による磨耗の問題はほとん
ど無かった。これに対してＯＮＯＳ型ディスクメモリで
は表面が数１０人の薄い酸化シリコン膜に被われている
為、その機械的劣化に対する対策が必要である。その方
法として、（１）スタイラスと０ＮＯ８型デイスク間の
倣小ギャップを機械的（または流体力学的）に制御して
直接の摩擦を避ける ■ＯＮ Ｏ’ Ｓ型ディスクの表
面を更に極めて薄い、例えば、窒化／リコ／膜で被って
保護する ■スタイラスとＯＮＯＳ型ディスクの間に適
当な潤滑体を注入する、等が考えられる。これらのうち
、■は技術的に困難な点があり、■は取扱上の利便の点
で問題がある。その意味で■は有力な対策で、かつ形成
方法も前記の方法で０ＮＯ８型デイスクを形成した後、
窒化シリコンを再度デポジットするもので極めて容易と
ｔ４える。ディスクメモリとしての特性は、書込消去電
圧の多少の上昇をもたらすものの、例えば前述の±１５
Ｖで書込消去可能な０ＮＯ３型デイスクメモリに６０へ
の保護窒化シリコン膜を付加した場合、書込消去電圧が
±２０ Ｖになる程度である。寸だ、この新たな保護窒
化膜層を形成することによる他の特性の変化は無視しう
ろ程度のものである。
以上の様１／こ０ＮＯ８型デイスクメモリでは従来のＮ
Ｏ８型ディスクメモリよりも良好な記憶保持特性が得ら
れ、かつまた記憶の書込消去に要する電圧も低電圧化で
きるという大きなメリットがある。筐だここでｖｉＯＮ
Ｏ８型ＯＮＯ８メモリに限定して説明を行なったが、例
えばＭ Ｉ ＯＳ （Ｍｅｔａｌ−Ｉｎ５ｕｌａｔｏｒ
−０ｘｉｄｅ’ −Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）
型のＥＥＰＲＯＭで用いられている酸化アルミや酸化タ
ノタルや酸化チタン等を電荷蓄積層として窒化／リコ／
の代わりに用いても良く、この場合トップ酸化膜の代わ
りとして、例えば、 Ｏ’Ｖ Ｄ法により窒化シリコン
膜を形成すればＯＮ ＯＳ ｒｂｖディスクで得られた
のと同様の効宋が得られる。
Ｏ８型ディスクメモリよりも良好な記憶保持特性が得ら
れ、かつまた記憶の書込消去に要する電圧も低電圧化で
きるという大きなメリットがある。筐だここでｖｉＯＮ
Ｏ８型ＯＮＯ８メモリに限定して説明を行なったが、例
えばＭ Ｉ ＯＳ （Ｍｅｔａｌ−Ｉｎ５ｕｌａｔｏｒ
−０ｘｉｄｅ’ −Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ）
型のＥＥＰＲＯＭで用いられている酸化アルミや酸化タ
ノタルや酸化チタン等を電荷蓄積層として窒化／リコ／
の代わりに用いても良く、この場合トップ酸化膜の代わ
りとして、例えば、 Ｏ’Ｖ Ｄ法により窒化シリコン
膜を形成すればＯＮ ＯＳ ｒｂｖディスクで得られた
のと同様の効宋が得られる。
第１図は従来のＮＯ８型ディスクメモリの断面図、第２
図（ａ） 、 （ｂ）はＮＯＳディスクの書込および消
去状態を説明する断面図、第３図は本発明による０ＮＯ
８型デイスクメモリの断面図、第４図はＭＯＮＯ８構造
キャパ／りとＭＮＯ８構造キャパ／りのメモリヒステリ
メス曲線図、第５図はＭＯＮＯ８構造キャパンタとＭＮ
Ｏ８構造キャパンタとの記憶保持特性図、第６図は０Ｎ
Ｏ８構造のエネルギーバンド図、第７図はＭＯＮＯ８構
造キャパ／りの記憶保持時間とトップ酸化膜厚との関係
を示した特性図である。 １０．２０．２５．３０・・・・・・・・ノリコン基板
１１．２１．２６，３１．３３ 酸化／リコ／膜１２
．２２，２７．３２・・・・・・・・窒化／リコン嘆１
３．２３．２８．３４・ スタイラス１４．３５・
・ ・・・ 電源 ６０．６２・・ −・・ ・ 酸化シリコン６１・・
・・ ・ ・ ・・・・・・ 窒化／リコ／６３・・
・・・・・・・・・・・ ・・ ／リコノ第２図 （ａ） （ｂ） 第３図 第６図
図（ａ） 、 （ｂ）はＮＯＳディスクの書込および消
去状態を説明する断面図、第３図は本発明による０ＮＯ
８型デイスクメモリの断面図、第４図はＭＯＮＯ８構造
キャパ／りとＭＮＯ８構造キャパ／りのメモリヒステリ
メス曲線図、第５図はＭＯＮＯ８構造キャパンタとＭＮ
Ｏ８構造キャパンタとの記憶保持特性図、第６図は０Ｎ
Ｏ８構造のエネルギーバンド図、第７図はＭＯＮＯ８構
造キャパ／りの記憶保持時間とトップ酸化膜厚との関係
を示した特性図である。 １０．２０．２５．３０・・・・・・・・ノリコン基板
１１．２１．２６，３１．３３ 酸化／リコ／膜１２
．２２，２７．３２・・・・・・・・窒化／リコン嘆１
３．２３．２８．３４・ スタイラス１４．３５・
・ ・・・ 電源 ６０．６２・・ −・・ ・ 酸化シリコン６１・・
・・ ・ ・ ・・・・・・ 窒化／リコ／６３・・
・・・・・・・・・・・ ・・ ／リコノ第２図 （ａ） （ｂ） 第３図 第６図
Claims (11)
- （１） ディスク状の半導体基板上に第１の絶縁膜層
を形成し、その上に第２の絶縁膜層を形成し、その上に
第３の絶縁膜層を形成した積層構造を有することを特徴
とする半導体不揮発性記憶装置。 - （２）半導体基板はシリコンであることを特徴とする特
許請求の範囲第１項記載の半導体不揮発性記憶装置。 - （３）第１の絶縁膜層は酸化ンリコ／であることを特徴
とする特許請求の範囲・窮１項記載の半導体不揮発性記
憶装置。 - （４）第２の絶縁膜層は窒化シリコンであることを特徴
とする特許請求の範囲第１項記載の半導体不揮発性記憶
装置。 - （５）第３の絶縁膜層は酸化シリコンであることを特徴
とする特許請求の範囲第１項記載の半導体不揮発性記憶
装置。 - （６） ディスク状の半導体基板上に第１の絶＠膜層
を形成し、その上に第２の絶縁膜層を形成し、その上に
第３の絶縁膜層を形成し、その上に、第４の絶縁膜層を
形成した積層構造を有することを特徴とする半導体不揮
発性記憶装置。 - （７）半導体基板はノリコンであることを特徴とする特
許請求の範囲第６項記載の半導体不揮発性記憶装置。 - （８）第１の絶縁膜層は酸化シリコンであることを特徴
とする特許請求の範囲第６項記載の半導体不揮発性記憶
装置δ。 - （９）第２の絶縁膜層は窒化シリコンであることを特徴
とする特許請求の範囲第６項記載の半導体不揮発性記憶
装置。 - （１０）第３の絶縁膜層は酸化シリコンであることを特
徴とする特許請求の範囲第６項記載の半導体不揮発性記
憶装置。 - （１１）第４の絶縁膜層は窒化シリコンであることを特
徴とする特許請求の範囲第６項記載の半導体不揮発性記
憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5492282A JPS58171737A (ja) | 1982-04-02 | 1982-04-02 | 半導体不揮発性記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5492282A JPS58171737A (ja) | 1982-04-02 | 1982-04-02 | 半導体不揮発性記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58171737A true JPS58171737A (ja) | 1983-10-08 |
Family
ID=12984105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5492282A Pending JPS58171737A (ja) | 1982-04-02 | 1982-04-02 | 半導体不揮発性記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171737A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171053A (ja) * | 1983-03-18 | 1984-09-27 | Toshiba Corp | 情報記録媒体 |
| EP0143470A2 (en) * | 1983-11-30 | 1985-06-05 | Kabushiki Kaisha Toshiba | Information recording medium |
| EP0560757A1 (en) * | 1989-06-23 | 1993-09-22 | Univ Leland Stanford Junior | METHOD AND APPARATUS FOR STORING DIGITAL INFORMATION IN THE FORM OF STORED LOADS. |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116982A (ja) * | 1973-12-14 | 1974-11-08 | ||
| JPS5587490A (en) * | 1978-12-25 | 1980-07-02 | Toshiba Corp | Non-voratile semiconductor memory device |
| JPS55150268A (en) * | 1979-05-14 | 1980-11-22 | Nippon Hoso Kyokai <Nhk> | Semiconductor disk memory device |
-
1982
- 1982-04-02 JP JP5492282A patent/JPS58171737A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116982A (ja) * | 1973-12-14 | 1974-11-08 | ||
| JPS5587490A (en) * | 1978-12-25 | 1980-07-02 | Toshiba Corp | Non-voratile semiconductor memory device |
| JPS55150268A (en) * | 1979-05-14 | 1980-11-22 | Nippon Hoso Kyokai <Nhk> | Semiconductor disk memory device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171053A (ja) * | 1983-03-18 | 1984-09-27 | Toshiba Corp | 情報記録媒体 |
| JPH0150979B2 (ja) * | 1983-03-18 | 1989-11-01 | Tokyo Shibaura Electric Co | |
| EP0143470A2 (en) * | 1983-11-30 | 1985-06-05 | Kabushiki Kaisha Toshiba | Information recording medium |
| EP0143470A3 (en) * | 1983-11-30 | 1987-11-25 | Kabushiki Kaisha Toshiba | Information recording medium |
| EP0560757A1 (en) * | 1989-06-23 | 1993-09-22 | Univ Leland Stanford Junior | METHOD AND APPARATUS FOR STORING DIGITAL INFORMATION IN THE FORM OF STORED LOADS. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4334196B2 (ja) | フラッシュメモリデバイスの製造方法 | |
| US5838039A (en) | Semiconductor memory having a tunneling region | |
| US4340953A (en) | Information recording medium and recording and reproducing system using the same | |
| US7402492B2 (en) | Method of manufacturing a memory device having improved erasing characteristics | |
| TW201001622A (en) | Floating gate memory device with interpoly charge trapping structure | |
| JP4102345B2 (ja) | 強誘電膜を含む記録媒体、それを用いた不揮発性メモリ素子、および、その不揮発性メモリ素子のデータ記録／再生方法 | |
| JP2006114902A (ja) | 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法 | |
| JP2009135291A (ja) | 半導体メモリ装置 | |
| JPS58171737A (ja) | 半導体不揮発性記憶装置 | |
| JP4703116B2 (ja) | 記憶素子およびその製造方法 | |
| GB1590044A (en) | Non-volatile long memory for fast signals | |
| KR100379415B1 (ko) | 강유전체 기록 매체 및 그 제조 방법 | |
| JP2588311B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH09307073A (ja) | メモリ装置 | |
| JPS59171053A (ja) | 情報記録媒体 | |
| US7602693B2 (en) | Data recording apparatus | |
| JPS6367783A (ja) | 半導体記憶装置 | |
| JPS6235572A (ja) | 半導体不揮発性メモリ素子 | |
| JP2002100687A (ja) | 半導体記憶素子 | |
| JP3614231B2 (ja) | 半導体記憶素子および半導体記憶装置 | |
| JPH0358188B2 (ja) | ||
| JPS5931231B2 (ja) | 浮遊ゲ−ト形不揮発性半導体メモリ | |
| JPS60117435A (ja) | 情報記録媒体 | |
| KR19990029181A (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
| JPH0442450A (ja) | 記憶媒体 |