JPS5816321A - Fault discriminating system for input and output controller - Google Patents

Abstract

PURPOSE:To discriminate a faulty input/output controller, by displaying the faulty controller by a lamp and with the output of a flip-flop circuit which is provided at a fault discriminating circuit. CONSTITUTION:A mode signal of a central controller CC, a data bus line 21 and a mode signal 22 of an input/output device IO are connected to the decoders 500, 501 and 502, respectively. FFs 515-518 are set based on the address of an input/output controller IOC given from the CC, the mode signal given from the CC and a transfer request signal given from each IOC. These FFs are then reset according to the end of the signal or the end of the received signal in the starting sequence of the CC. Then lamps 519-521 are lit up by the output of each FF. With such formation, a lmap corresponding to a faulty IOC is lit up. Thus the faulty IOC can be discriminated.

Description

【発明の詳細な説明】 本発明は、情報処理システムにおいて動作中の複数の入
出力制御装置のうち障害のものを識別する危めの入出力
制御装置障害識別方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input/output control device failure identification method for identifying a faulty input/output control device among a plurality of input/output control devices operating in an information processing system.

例えば、複数の入出力装置（以下、ＩＯという、］ｔ−
使用している電子交換システムにおいて、その入出力制
御装置（以下、ＩＯＣという、）に障害が発生し′ｆｉ
−場合、一般に、中央制御装置（以下、ＣＣという、）
のソフトウェア処理によって障害を検出し、当該■０の
システムに及はず影響度に応じ、その切離し、予備系切
替え等の処理を行っている。For example, multiple input/output devices (hereinafter referred to as IO)
If a failure occurs in the input/output control device (hereinafter referred to as IOC) of the electronic exchange system you are using,
- In general, the central control unit (hereinafter referred to as CC)
The failure is detected by software processing, and depending on the degree of impact on the system in question (2), processes such as disconnection and switching to a standby system are performed.

この場合、その障害内容をタイプアウトする仁とができ
れば、障害の修復が容易であるが、タイプアウトするこ
とができないような障害状態であったり、または上記ソ
フトウェア処理では検出することができなｈような障害
状態であることなどもあり、そのようなときには、障害
探索が非常に困難となる。In this case, it would be easy to repair the fault if it were possible to type out the details of the fault, but the fault may be in such a state that it cannot be typed out, or it cannot be detected by the software processing described above. In such cases, it becomes extremely difficult to search for the fault.

したがって、従来は、上記ソフトウェア処理による障害
検出とともに、ま九は別途に、ハードウェアによる障害
検出をするために、個々のＩＯＫ応じ、その動作シーケ
ンスごとの特有のタイ建ング監視を行うなどの方式がと
られていた。Therefore, in the past, in addition to the above-mentioned fault detection by software processing, in order to detect faults by hardware, methods such as monitoring specific tie construction for each operation sequence according to each IOK were used. was taken.

しかしながら、この従来方式は、ＩＯＣの状態の論理を
とるのが非常に複雑となるので、その経済的実現が困難
であった。However, in this conventional method, the logic of the IOC state is very complicated, so it is difficult to realize it economically.

本発明の目的は、上記した従来技術の欠点をなくシ、簡
単な論理で経済的に障害のＩＯＣを識別することができ
る入出力制御装置障害識別方式を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide an input/output control device fault identification method that eliminates the above-described drawbacks of the prior art and can economically identify a faulty IOC using simple logic.

本発明の特徴は、中央制御装置と各入出力制御装置との
各動作シーケンスに係る各信号を取り込み、その状態を
上記各入出力制御装置対応のフリップ７０ツブにセット
することができる障害識別回路により、上記中央制御装
置からの入出力装置アドレスに基づき、上記各フリップ
フロップを上記中央制御装置からの各中央制御装置モー
ド信号および上記各入出力制御装置からの転送要求信号
に従ってセットし、また、その信号終了または上記中央
制御装置の起動シーケンスにおける中央制御装置レシー
ブ信号の終了に従ってリセットし、上記各動作シーケン
スに応じて上記各７リツプ７０ツブの出力をランプ表示
せしめるようにした入出力制御装置障害識別方式にある
。A feature of the present invention is a fault identification circuit that can take in each signal related to each operation sequence of the central control unit and each input/output control device, and set the status to the flip 70 knob corresponding to each input/output control device. Based on the input/output device address from the central controller, each of the flip-flops is set according to each central controller mode signal from the central controller and the transfer request signal from each input/output controller, and The input/output control device is reset according to the completion of that signal or the completion of the central control device receive signal in the start-up sequence of the central control device, and the output of each of the 7 lips and 70 tubes is displayed as a lamp in accordance with each of the operation sequences. It is in the identification method.

これを要するに、ＣＣ，ＩＯＣ間の動作シーケンスは、
正常であれば数μｓの時間で終了する亀のであり、この
動作シーケンスが障害等によって途中で停止しない限り
、上記ランプ表示を視覚で感知することができないので
、上記ランプ表示がる 感知することができ程度に明点しているときには、△ 当該ＩＯＣが障害であるものと識別することができる。In short, the operation sequence between CC and IOC is as follows:
If it is normal, the turtle will finish in a few μs, and unless this operation sequence is stopped midway due to a failure etc., the above lamp display cannot be visually detected, so the above lamp display cannot be detected. △ When the IOC is sufficiently bright, it can be identified that the IOC is a failure.

以下、本発明の実施例を図に基づいて説明する。Hereinafter, embodiments of the present invention will be described based on the drawings.

第１図は、本発明に係る入出力制御装置障害識別方式の
一実施例の方式構成図、第２図は、その共通バス・制御
線講成図、第３図は、同動作シーケンス図、第４図は、
同障害識別回路の一実施例のブロック図である。FIG. 1 is a system configuration diagram of one embodiment of the input/output control device failure identification method according to the present invention, FIG. 2 is a common bus/control line diagram, and FIG. 3 is an operation sequence diagram. Figure 4 shows
FIG. 2 is a block diagram of an embodiment of the same fault identification circuit.

ここで、１は、中央制御装置（ＣＣ）、２は、共通バス
・制御線、３Ａ、３Ｂ、３Ｃｔｉ、入出力制御装置（Ｉ
ＯＣ）、４Ａ、　４　Ｂ、　４　（Ｊｊ、入出力装置１
（１０）、５は、障害識別回路（ＩＤ）、５００〜５０
２ｒｉ、そのデコーダ、５０３〜５０７は、同アンドゲ
ート、５０１ｔ、インバータ、５０９〜５１４は、同オ
アゲート、５１５〜５１８は、同フリップフロップ、５
１９〜５２１は、同ランプ、５２２，５２：Ｈ−１ｔ、
同カウンタ、５２４は、同リセットキーである。Here, 1 is a central control unit (CC), 2 is a common bus/control line, 3A, 3B, 3Cti, and an input/output control unit (I
OC), 4A, 4 B, 4 (Jj, input/output device 1
(10), 5 is a fault identification circuit (ID), 500 to 50
2ri, its decoder; 503-507 are AND gates; 501t, inverters; 509-514 are OR gates; 515-518 are flip-flops;
19 to 521 are the same lamps, 522, 52: H-1t,
The counter 524 is the reset key.

各ｌ０Ｃ３Ａ〜３Ｃｒｉ、その制御に係る各ｌ０４Ａ〜
４Ｃ対応に設けられており、共通バス・制御線２を介し
てＣＣＩに接続され、各動作シーケンスに係る各稽信号
１ｃｃｉとの間で送受する。Each l0C3A~3Cri, each l04A~ related to its control
4C, is connected to the CCI via the common bus/control line 2, and is sent to and received from each signal 1cci related to each operation sequence.

障害識別回路５も、上記共通バス・制御線２に接続され
、これを介してＣＣＩ、ｌ０Ｃ３Ａ〜３Ｃ間で送受され
る上記各種信号を取り込み、後述する所定の動作を行う
。The fault identification circuit 5 is also connected to the common bus/control line 2, takes in the various signals transmitted and received between the CCI and the 10Cs 3A to 3C via this, and performs predetermined operations to be described later.

まず、上記所定の動作を説明する前に、第２図に基づい
てＣＣＩ、ｌ０Ｃ３Ａ〜３Ｃ間の各糧信号について説明
する。First, before explaining the above-mentioned predetermined operation, each signal between CCI and 10C3A to 3C will be explained based on FIG.

共通バス・制御線２Ｆ′ｉ、第２図に示すごとく、ＣＣ
モード信号線２０．データバス２１．ＩＯモード信号線
２２．転送要求信号線２３．転送許可信号線２４．リセ
ット信号線２５．クロック信号線２６からなっている。Common bus/control line 2F'i, as shown in Figure 2, CC
Mode signal line 20. Data bus 21. IO mode signal line 22. Transfer request signal line 23. Transfer permission signal line 24. Reset signal line 25. It consists of a clock signal line 26.

ＣＣＣＣ−ド信号線２０ｉ、Ｃｃｌからｌ０Ｃ３Ａ〜３
Ｃに対して指示信号（ＣＣモード信号）を与えるための
ものであり、例えば、第１表に示すごとき２ビツトの信
号を送出する几めのものである。CCCC-do signal line 20i, Ccl to l0C3A~3
This is for giving an instruction signal (CC mode signal) to CC, and is designed to send, for example, a 2-bit signal as shown in Table 1.

また、ＩＯモード信号線２２ｔ：ｔ、ＣＣモード信号に
対するｌ０Ｃ３Ａ〜３Ｃからの応答信号（ＩＯモード信
号）を送信するためのものであり、例えば、第２表に示
すごとき３ビツトの信号を送出するためのものである。In addition, the IO mode signal line 22t:t is for transmitting a response signal (IO mode signal) from 10C3A to 3C to the CC mode signal, and for example, transmits a 3-bit signal as shown in Table 2. It is for.

第　　　　１　　　　表 間で所望のデータを相互に転送するためのもので、デー
タ容量に応じて複数ｎ本からなっている。1. This is for mutually transferring desired data between tables, and consists of a plurality of n lines depending on the data capacity.

転送要求信号９２３は、ｌ０Ｃ３Ａ〜３Ｃがデータ転送
の準備が完了したことをＣＣ１に対して知らせる転送要
求信号を送出するためのものであり、この信号に対して
ＣＣＩが応答可能なときには、その旨の信号が転送、許
可信号線２４に送出される。The transfer request signal 923 is for sending a transfer request signal to notify CC1 that l0C3A to 3C have completed preparations for data transfer, and when the CCI is able to respond to this signal, it sends a transfer request signal to that effect. A signal is sent to the transfer/permit signal line 24.

クロック信号線２５は、転送のタイミング作成用のクロ
ック信号送出の九めのものである。The clock signal line 25 is the ninth line for sending a clock signal for creating transfer timing.

リセット信号線２６は、ｌ０ＣａＡ〜３Ｃの初期設定を
する九めのリセット信号の退出用である。The reset signal line 26 is for exiting the ninth reset signal that initializes l0CaA to 3C.

次に、第３図に基づいてＣＣＩ、ｌ０Ｃ３Ａ〜３Ｃ間の
一般的な３つの動作シーケンスについて説明する。Next, three general operation sequences between the CCI and 10C3A to 3C will be explained based on FIG.

第１は、第３図（ａ）に示す起動シーケンスであって、
所望のｌ０４Ａ〜４Ｃにオーダを送出し、その動作を指
示するものである。The first is the startup sequence shown in FIG. 3(a),
It sends an order to a desired l04A to l04C and instructs its operation.

このシーケンスでは、ＣＣ１から各Ｉ　ＱＣ３Ａ〜３Ｃ
に対して起動信号３００が送出されるが、この時、いず
れのｌ０４Ａ〜４Ｃ１制御するかの識別信号としてＩＯ
アドレス３０６がデータノ（ス２１上に送出される。In this sequence, from CC1 to each IQC3A to 3C
A start signal 300 is sent to the IO, but at this time, the IO
Address 306 is sent on data node (21).

このＩＯアドレス３０６の一致がとれたｌ０Ｃ３Ａ〜３
ＣからＩＯレシーブ信号３０１が返送され、ＣＣ１は、
この信号を受信し九ことで起動信号３００をリセットす
るので、ＩＯレシーブ信号３０１もリセットされる。l0C3A~3 that matches this IO address 306
The IO receive signal 301 is returned from CC, and CC1
Since the start signal 300 is reset by receiving this signal, the IO receive signal 301 is also reset.

このリセットｔ−ＣＣ１が検出すると、続いてＣＣセン
ド信号３０２が送出され、これに対して４、ＩＯレシー
ブ信号３０１が返送される。When this reset t-CC1 is detected, a CC send signal 302 is subsequently sent out, and in response, an IO receive signal 301 is sent back.

これにより、ＣＣ１は、ＣＣセンド信号３０２をリセッ
トするので、当該ＩＯレシーブ信号３０１もリーセット
される。As a result, CC1 resets the CC send signal 302, so the IO receive signal 301 is also reset.

ＣＣセンド信号３．０２の送出中、データバス２１上に
は、当該ｌ０４Ａ〜４Ｃに対する制御オーダが送出され
ているので、当該ｌ０Ｃ３Ａ〜３Ｃｔｉ、このオーダに
応じて内部の制御を行い、その内部状態（例えば、正常
に起動されたか否か）のコンディションコード３０３を
送出する。While the CC send signal 3.02 is being sent, the control order for the corresponding l04A to 4C is being sent on the data bus 21, so the corresponding l0C3A to 3Cti performs internal control according to this order and changes its internal state. A condition code 303 (for example, whether or not it has been activated normally) is sent.

これ’ｔｃｃ１が検出すると、ＣＣレシーブ信号３０４
が返送されるので、コンディションコード３０３がリセ
ットされ、それに伴ってＣＣレシーブ信号３０４もリセ
ットされる。When 'tcc1 detects this, the CC receive signal 304
is returned, the condition code 303 is reset, and the CC receive signal 304 is also reset accordingly.

次いで、当該ｌ０Ｃ３Ａ〜３Ｃが前記制御オーダに応じ
てＣＣＩに対して送出すべき情報をデータバス２１上に
送出すると同時に、ＩＯセンド信号３０５を送出し、こ
れを受けたＣＣ１がＣＣレシーブ信号３０４を返送する
。Next, the relevant 10C3A to 3C send out the information to be sent to the CCI on the data bus 21 according to the control order, and at the same time send out the IO send signal 305, and upon receiving this, the CC1 sends the CC receive signal 304. Send it back.

これにより、工０センド信号３０５がリセットされ、そ
れに伴って当該ＣＣレシーブ信号３０４もリセットされ
、起動シー゛ケンスが終了する。As a result, the process 0 send signal 305 is reset, and accordingly, the CC receive signal 304 is also reset, and the startup sequence ends.

なお、上記各信号３００〜３０５は、ＣＣモード信号線
２０またはＩＯモードｉ号紐線２２通して送受される（
以下、同様］。The above signals 300 to 305 are transmitted and received through the CC mode signal line 20 or the IO mode i line 22 (
The same applies hereafter].

（ 第２は、第３図（ｂ）に示す転送シーケンスであって、
実際に所望のデータを転送するものである。(The second is the transfer sequence shown in FIG. 3(b),
It actually transfers the desired data.

コノジ−ケンステは、当該ｌ０Ｃ３Ａ　〜３Ｃｔｌ；ｔ
、データの転送準備が完了した時、転送要求信号３１０
ｔ−転送要求信号線２４ｔ−介してＣＣＩへ送出する。Konosikenste is the relevant l0C3A ~3Ctl;t
, when the data transfer preparation is completed, the transfer request signal 310
It is sent to the CCI via the t-transfer request signal line 24t.

これに対して、ＣＣ１は、応答の準備が整い次第、転送
許可信号３１１を転送許可信号線２４を介して返送する
。− これにより、ｌ０Ｃ３Ａ〜３Ｃは、当該ＩＯアドレス３
０６ｔ−データバス２１上に送出すると同時に、転送モ
ード信号３１２’ｋＩＯモード信号線２２’（ｌ−介し
てＣＣ１へ送出し、データ転送方法、すなわち、ＣＣＩ
、ｌ０Ｃ３Ａ〜３Ｃのいずれからデータを転送すべきか
ル連絡する。In response, CC1 returns a transfer permission signal 311 via the transfer permission signal line 24 as soon as the response is ready. - As a result, l0C3A to 3C are assigned to the corresponding IO address 3.
06t- is sent onto the data bus 21, and at the same time, the transfer mode signal 312'k is sent to CC1 via the IO mode signal line 22' (l-, and the data transfer method, that is, CCI
, 10C 3A to 3C from which the data should be transferred.

コｒ′Ｌヲ受け７ｔＣＣＩＨ１ｃＣレシ一ブ信号３０４
を送出して転送モード信号３１２’ｉリセツトせしめ、
そのリセットによってＣＣレシーブ信号３０４もリセッ
トする。7tCCIH1cC receive signal 304
to reset the transfer mode signal 312'i,
The reset also resets the CC receive signal 304.

ここで、例えば、ＣＣＩからｌ０Ｃ３Ａ〜３Ｃにデータ
を転送するものとすれば、ＣＣ１は、当該データをデー
タバス２１に送出すると同時に、ＣＣセンド信号３０２
を送出し、これに対してｌ０Ｃ３Ａ〜３ＣからＩＯレシ
ーブ信号３０１が返送されると、当該データが受信され
たものと判定し、データ送出を停止すると同時にＣＣセ
ンド信号３０２をリセットし、これによってＩＯレシー
ブ信号３０１もリセットせしめる。Here, for example, if data is to be transferred from the CCI to 10C3A to 10C3C, CC1 sends the data to the data bus 21 and at the same time sends the CC send signal 302.
When the IO receive signal 301 is sent back from 10C3A to 3C, it is determined that the data has been received, the data transmission is stopped, and at the same time the CC send signal 302 is reset. The receive signal 301 is also reset.

更に、もう１回データの授受を行うものとすれば、再び
上記と同学な動作シーケンスがとられ、ＩＯレシーブ信
号３０１がリセットされると、すべてのデータ転送が終
了するので、ｌ０Ｃ３Ａ〜３　Ｃｔ−！、転送要求信号
３１０をリセットし、ＣＣ１も、これによって転送許可
信号３１１をリセットし、転送シーケンスが終了する。Furthermore, if data is to be sent and received one more time, the same operation sequence as above is taken again, and when the IO receive signal 301 is reset, all data transfer ends, so l0C3A~3Ct- ! , resets the transfer request signal 310, CC1 also resets the transfer permission signal 311, and the transfer sequence ends.

なお、上記と逆方向の転送動作についても同様であって
、上記の説明から容易に理解することができる。Note that the same applies to the transfer operation in the opposite direction to that described above, and can be easily understood from the above explanation.

第３は、報告シーケンスであって、例えば、上述のデー
タ転送が障害なく正常に行われたか否かがＣＣＩに報告
されるものである。The third is a reporting sequence, in which, for example, it is reported to the CCI whether or not the above-mentioned data transfer was performed normally without any failure.

このシーケンスでは、まず、ｌ０Ｃ３Ａ〜３Ｃが転送要
求信号３１０ｉ送出し、これに対してＣＣＩが転送許可
信号３１１を返送すると、ｌ０Ｃ３Ａ〜３Ｃは、当該Ｉ
Ｏアドレス３０６ｆ：送出すると同時に、報告シーケン
スであることを示す割込み信号３２０をＩＯモード信号
線２２を介してＣＣＩへ送出する。In this sequence, first, l0C3A to 3C send out a transfer request signal 310i, and in response to this, CCI returns a transfer permission signal 311, and l0C3A to 3C transmit the transfer request signal 310i.
O address 306f: At the same time as sending, an interrupt signal 320 indicating that it is a report sequence is sent to the CCI via the IO mode signal line 22.

ＣＣ１ｔｌｊ、これを受けてＣＣレシーブ信号３０４を
返送し、割込み信号３２０をリセットせしめるとともに
、ＣＣレシーブ信号３０４もリセットする。In response to this, CC1tlj returns the CC receive signal 304, resets the interrupt signal 320, and also resets the CC receive signal 304.

この場合において、もしｌ０Ｃ３Ａ〜３Ｃが障害となっ
たときｔ！、ｌ０Ｃ３Ａ〜３Ｃは、その障害状況データ
（障害情報）をデータノ々ス２１上に送出すると同時に
、工０センド信号３０５ｆ：送出する。In this case, if 10C3A to 3C become a failure, t! , 10C3A to 3C send out the failure situation data (failure information) onto the data node 21, and at the same time send out a work 0 send signal 305f:.

ＣＣ１ｒｉ、これを受けて再びＣＣレシーブ信号３０４
を返送し、工０センド信号３０５をリセットせしめると
ともに、ＣＣレシーブ信号３０４もリセットする。CC1ri receives the CC receive signal 304 again.
is returned, and the CC receive signal 304 is also reset.

これで障害情報がＣＣ１へ転送され念ことになるので、
ｌ０Ｃ３Ａ〜３Ｃは、転送要求信号３１０をリセットし
、これにより、ＣＣ１も、転送許可信号３１１ｔ−リセ
ットし、報告シーケンスが終了する。Now, the failure information will be transferred to CC1, just in case.
10C3A to 3C reset the transfer request signal 310, which causes CC1 to also reset the transfer permission signal 311t, and the reporting sequence ends.

以下、第４図に基づいて障害識別回路５の動作について
説明する。The operation of the fault identification circuit 5 will be explained below based on FIG.

この回路は、まず、各ＣＣモード信号（第３図の各シー
ケンスにおける起動信号３００．ＣＣセンド信号３０２
．ＣＣレシーブ信号３０４）、転送要求信号３１０およ
び転送許可信号３１０の立上り時点（第３図において、
矢印に記号Ｓを併記した時点）で、そのフリップフロッ
プ５１８をセットする。This circuit first starts with each CC mode signal (starting signal 300 and CC send signal 302 in each sequence in FIG.
．． CC receive signal 304), transfer request signal 310 and transfer permission signal 310 rise (in FIG. 3,
At the point when the symbol S is written together with the arrow), the flip-flop 518 is set.

すなわち、ＣＣモード信号線２０からのＣＣモード信号
が全ビット″′０”（デコーダ５００におけるデコード
結果ＣＯ）の場合以外には、インバータ５０８の出力に
より、ま几は転送要求信号線２３、転送要求信号線２４
からの当該信号により、オアゲー）５１４’ｅ介してフ
リップフロップ５１８がセットされる。That is, unless the CC mode signal from the CC mode signal line 20 is all bits "0" (decoding result CO in the decoder 500), the output of the inverter 508 causes the transfer request signal line 23 to signal line 24
The signal from the input signal sets the flip-flop 518 via the OR game 514'e.

次に、ＣＣ１からの起動信号３００（デコーダ５００に
おけるデコード結果ＣＩ）およびｌ０Ｃ３Ａ〜３Ｃから
の転送モード信号３１２１割込み信号３２０（デコーダ
５０２におけるデコード結果Ｉ５．Ｉ４）により、オア
ゲート５１２から出力が送出され、ｌ０Ｃ３Ａ、３Ｂ、
３Ｃ（ＩＯ４Ａ。Next, an output is sent from the OR gate 512 in response to the activation signal 300 from CC1 (decoding result CI in decoder 500) and the transfer mode signal 3121 interrupt signal 320 from l0C3A to 3C (decoding result I5, I4 in decoder 502). l0C3A, 3B,
3C (IO4A.

４Ｂ、４Ｃ）に対応するアンドゲート５０３゜５０４．
５０５が開けられる。4B, 4C) corresponding to AND gates 503°504.
505 can be opened.

この時、データバス２１から取込まれたＩＯアドレス３
０６がデコーダ５０１でデコードされ、その出力端子の
いずれか１つに出力が送出され、これがアンドゲート５
０３〜５０５のうち該当するものを通り、ｌ０Ｃ３Ａ〜
３Ｃのうち、起動されたものに対応するフリップ７０ツ
ブ５１５〜５１７のいずれかをセットするとともに、先
にセットされていたフリップフロップ５１８をリセット
する。At this time, the IO address 3 taken in from the data bus 21
06 is decoded by the decoder 501, an output is sent to one of its output terminals, and this is sent to the AND gate 5.
Pass through the appropriate one from 03 to 505, l0C3A~
3C, one of the flip-flops 515 to 517 corresponding to the activated one is set, and the previously set flip-flop 518 is reset.

すなわち、第３図の各動作シーケンスにおいて、ＩＯア
ドレス３０６が識別されるまでの過程では、７リツプフ
ロツプ５１８の出力により、オアゲート５０９〜５１１
を通してすべてのランプ５１９〜５２１　（ＩＯＣ３Ａ
〜３Ｃに対応）１に点灯させ、ＩＯアドレス３０６が識
別された後は、フリップ７０ツブ５１５〜５１７のうち
当該のものの出力により、ラング５１９〜５２１のうち
当該のいずれか１つのみを点灯させる。That is, in each operation sequence in FIG. 3, in the process until the IO address 306 is identified, the OR gates 509 to 511 are
Through all lamps 519-521 (IOC3A
After the IO address 306 is identified, only one of the rungs 519 to 521 is lit by the output of the corresponding one of the flip 70 knobs 515 to 517. .

起動シーケンスの場合、更に動作が正常に進んでＣＣレ
シーブ信号３０４が２回送出（デコーダ５００のデコー
ド結果Ｃ３が送出）されるとカウンタ５２２，５２３が
セットされ、ま友、ＣＣレシーブ信号３０４がリセット
されてアンドゲート５０６の論理がとれると、オアゲー
）５１３ｆ：通し、セットされていた７リツブフロツプ
５１５〜５１７のうち当該のものがリセットされ、ラン
プ５１９〜５２１のうち当該のものが消灯する。これは
、当該ｌ０Ｃ３Ａ〜３Ｃの処理が正常に終了したことを
示すものである。In the case of the startup sequence, when the operation progresses normally and the CC receive signal 304 is sent twice (the decoding result C3 of the decoder 500 is sent), the counters 522 and 523 are set, and the CC receive signal 304 is reset. When the AND gate 506 becomes logical, the OR game) 513f: passes, the corresponding one of the set seven rib flops 515 to 517 is reset, and the corresponding one of the lamps 519 to 521 goes out. This indicates that the processing of 10C3A to 3C has been completed normally.

また、転送シーケ／ス、報告シーケンスの場合、ＣＣモ
ード信号が全ビット″″０”（デコーダ５００における
デコード結果Ｃｏ）であって、転送許可信号線２４にお
ける転送許可信号３１１がセット状態、転送要求信号線
２３における転送要求信号３１０がリセット状態にある
ときは、アンドゲート５０７の論理がとれ、その出力が
オアゲート５１３を通し、上述と同様にしてランプ５１
９〜５２１０当該のものが消灯せしめられる。In addition, in the case of a transfer sequence and a report sequence, the CC mode signal is all bits "0" (decoding result Co in the decoder 500), the transfer permission signal 311 on the transfer permission signal line 24 is in the set state, and the transfer request is When the transfer request signal 310 on the signal line 23 is in the reset state, the logic of the AND gate 507 is established, and its output passes through the OR gate 513 and is output to the lamp 51 in the same manner as described above.
9-5210 The relevant item is turned off.

すなわち、第３図（ｂ）、　（Ｃ）において、転送要求
信号３１０のリセ）シト時（同図で、矢印に記号Ｒ４−
併記した時点）で処理が正常に終了したことを示してい
る。That is, in FIGS. 3(b) and 3(C), when the transfer request signal 310 is reset (in the figure, the symbol R4-
This indicates that the process was successfully completed at the time indicated.

また、第３図（ａ）の起動シーケンスにおいては１、．
２回目のＣＣレシーブ信号３０４がリセットされた時点
（同図において、矢印に記号Ｒｆ併記し友時点）で、ア
ンドゲート５０６の出力によってカウンタ５２２，５２
３がリセットされ、次の起動に備えられる。In addition, in the startup sequence of FIG. 3(a), 1, .
At the point in time when the second CC receive signal 304 is reset (in the figure, the symbol Rf is also written on the arrow), the counters 522 and 52 are reset by the output of the AND gate 506.
3 is reset and ready for the next boot.

このようにして、シーケンスが途中で停止した場合には
、当該ｌ０Ｃ３Ａ〜３Ｃに対応するう／プ５１９〜５２
１が点灯を続け、障害を表示（可視状態で）することが
できる。In this way, if the sequence is stopped midway, the U/Ps 519 to 52 corresponding to the corresponding
1 remains on and can indicate (visually) a fault.

なお、シーケンスの正常終了（第３図（！ｌ）　、　（
ｂ）　。Note that normal termination of the sequence (Figure 3 (!l), (
b).

（Ｃ）の各記号凡の時点）以外には、ランプ５１９〜５
２１の消灯は、リセットキー５２４の操作によってしか
行うことができないので、障害が発生した時点で、例え
ば、ハードウェア的な緊急処理回路が動作して系の初期
設定をしても、このランプ表示を消滅させることはでき
ず、障害内容を保存しておくことができる。(C) Other than the time indicated by each symbol, lamps 519 to 5
21 can only be turned off by operating the reset key 524. Therefore, when a failure occurs, even if a hardware emergency processing circuit operates and initializes the system, this lamp will not be displayed. cannot be deleted, and the details of the failure can be saved.

上記実施例において、３個のｌ０Ｃ３Ａ〜３Ｃが設置さ
れている場合について説明したが、各デコーダのデコー
ド機能およびフリップフロップ。In the above embodiment, the case where three l0C3A to 3C are installed has been described, but the decoding function and flip-flop of each decoder.

ランプ等の数を当該設置数に適合するようにすれば、所
望の回路を同様に構成することができる。By adjusting the number of lamps etc. to match the number of installed lamps, a desired circuit can be constructed in the same way.

以上、詳細に説明し友ように、本発明によれば、比較的
−単で経済的な障害識別回路を設けることにより、ソフ
トウェアで識別できない障害でも、その可視表示を容易
にするので、障害のＩＯＣの識別が可能となり、その障
害修復時間を大幅に短縮でき、システムの保全性向上、
信頼性向上、サービス性向上に顕著な効果が得られる。As described in detail above, according to the present invention, by providing a relatively simple and economical fault identification circuit, even faults that cannot be identified by software can be easily displayed visually. It becomes possible to identify IOCs, greatly shortening the time required to repair the fault, improving system maintainability,
Significant effects can be obtained in improving reliability and serviceability.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明に係る入出力ｉ」御装置障害識別方式
の一実施例の方式構成図、第２図は、その共通バス・制
御線構成図、第３図は、開動作シーケ／ス図、第４図は
、同障害識別回路の一実施例のブロック図である。 １・・・Ｃ０，２・・・共通バス・制御線、３Ａ、３Ｂ
。 ３Ｃ・・・ＩＯＣ，４Ａ、４Ｂ、４Ｃ・・・ｌ０１５・
・・障害識別回路、５００〜５０２・・・デコーダ、５
０３〜５０７・・・アンドゲート、５０８・・・インバ
ータ、５０９〜５１４・・・オアゲート、５１５〜５１
８・・・フリップフロップ、５１９〜５２１・・・ラン
プ、５２２．５２３・・・カウンタ、５２４・・・リセ
ットキー・ 第１区 茅２目FIG. 1 is a system configuration diagram of one embodiment of the input/output i" control device failure identification method according to the present invention, FIG. 2 is a common bus/control line configuration diagram thereof, and FIG. 3 is an opening operation sequence/control diagram. FIG. 4 is a block diagram of an embodiment of the same fault identification circuit. 1...C0, 2...Common bus/control line, 3A, 3B
. 3C...IOC, 4A, 4B, 4C...l015・
... Fault identification circuit, 500-502 ... Decoder, 5
03-507...AND gate, 508...Inverter, 509-514...OR gate, 515-51
8...Flip-flop, 519-521...Lamp, 522.523...Counter, 524...Reset key・1st ward, 2nd eye

Claims (1)

【特許請求の範囲】[Claims] １、中央制御装置と各入出力制御装置との各動作シーケ
ンスに係る各信号を取り込み、その状態を上記各入出力
制御装置対応のフリップフロップにセットすることがで
きる障害識別回路により、上記中央制御装置からの入出
力装置アドレスに基づき、上記各フリップフロップを上
記中央制御装置からの各中央制御装置モード信号および
上記各入出力制御装置からの転送要求信号に従ってセッ
トし、また、その信号終了または上記中央制御装置の起
動シーケンスにおける中央制御装置レシーブ信号の終了
に従ってリセットし、上記各動作シーケンスに応じて上
記各フリップフロップの出力をランプ表示せしめるよう
にすることを特徴とする入出力制御装置障害識別方式。1. A fault identification circuit that can take in each signal related to each operation sequence of the central control device and each input/output control device and set its state to a flip-flop corresponding to each input/output control device, Based on the input/output device address from the device, each flip-flop is set according to each central controller mode signal from the central controller and the transfer request signal from each input/output controller, and when the signal ends or the above An input/output control device failure identification method, characterized in that the input/output control device fault identification method is reset in accordance with the termination of a central control device receive signal in a starting sequence of the central control device, and the outputs of the flip-flops are displayed as lamps in accordance with each of the operation sequences. .