JPS5816317A - Input and output module - Google Patents
Input and output moduleInfo
- Publication number
- JPS5816317A JPS5816317A JP56112918A JP11291881A JPS5816317A JP S5816317 A JPS5816317 A JP S5816317A JP 56112918 A JP56112918 A JP 56112918A JP 11291881 A JP11291881 A JP 11291881A JP S5816317 A JPS5816317 A JP S5816317A
- Authority
- JP
- Japan
- Prior art keywords
- input
- module
- output
- output module
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/186—Securing of expansion boards in correspondence to slots provided at the computer enclosure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はシーケンスコントローラのようなコンピユーメ
ジステムの人出カモジュールに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an output module of a computer system, such as a sequence controller.
この種のコンビエータシステムにおける人出カモジュー
ルは、転送すべき人出力点数の拡張ができ、取扱いが簡
単で、フレキシビリティに富み、コンパクトであること
が望ましい0本発明を適用する例えばシーケンスコント
ローラは、gillK示すように、筺体11にユニット
化した複数の入出力モシ二−ル12、メモリモジュール
1s、II算M瑠(CPU )モジュール14および電
源@16からなり、咎モジュール間をバス構成の接続線
で納会したシステムになっている。一般に、入出カモジ
ュールは、入出力点数などのシステムの規模や電圧・電
流値などの電気的仕様に応じて、その仕様が決定され、
必要な個数が筐体11 K収容される。It is desirable that the human output module in this type of comviator system be capable of expanding the number of human output points to be transferred, be easy to handle, be highly flexible, and be compact.For example, the sequence controller to which the present invention is applied is As shown in FIG. 2, it consists of a plurality of input/output modules 12 unitized in a housing 11, a memory module 1s, a CPU module 14, and a power supply @16, and the modules are connected in a bus configuration. The system is based on a line payment system. In general, the specifications of input/output modules are determined according to the scale of the system, such as the number of input/output points, and the electrical specifications, such as voltage and current values.
The required number of objects can be accommodated in the casing 11K.
一般に、入出カモジュール12は、その取扱う電気的仕
様が異なっていても、8点あるいJI寡16点単位でC
PUモジュール14との間でデータの授受を行うような
システム構成になっている。ところで、最近の半導体デ
バイスの性能向上や、嵩扱う電圧e電流値により、この
種のコンピュータシステムのモジュールによっては、小
形化が実現可能になっているものもある。しかし、例え
ば入出カモジュール12が収容する入出力点数が8点単
位Kまとめられている従来のシステムにおいでは、その
入出カモジュール12に16点の入出力を収容ないため
に、2倍の入出力点数を収容しようとすると、筐体11
の入出カモジュール12の収容スペースが2倍になると
いう欠点がある。その上、従来のシステムは、8点およ
びl・点の入出力点数を有する入出カモジュールを並用
することができず、システムを拡張する鍬の7レキシビ
リテイが欠如している。In general, the input/output module 12 is configured in units of 8 points, JI or 16 points, even if the electrical specifications handled by the input/output module 12 are different.
The system configuration is such that data is exchanged with the PU module 14. Incidentally, due to recent improvements in the performance of semiconductor devices and the handling of bulky voltages and currents, it has become possible to downsize some modules of this type of computer system. However, for example, in a conventional system in which the input/output points accommodated by the input/output module 12 are grouped together in 8-point units, the input/output points are doubled because the input/output module 12 does not accommodate 16 input/output points. When trying to accommodate points, case 11
This has the disadvantage that the storage space for the input/output module 12 is doubled. Moreover, the conventional system cannot accommodate input/output modules having 8-point and 1-point input/output points, and lacks the flexibility to expand the system.
本発明の目的は、かかる欠点を猷去するために、1セツ
トの人力または出力を選択して演算処理モジュールにi
!絖し、かつスペースとしても電気的に4b1セツトに
収容する入力点数もしくは出力点数を増すことができ、
1セツトの入力点数または出力点数が異なるものでも、
演算処理モジュールからは実質的に同じKk!L扱える
拡張性に富む人出カモジエールを提供することである。An object of the present invention is to eliminate such drawbacks by selecting a set of human power or output and inputting it into an arithmetic processing module.
! It is possible to increase the number of input points or output points that can be accommodated in a 4B1 set electrically as well as space.
Even if the number of input points or output points in one set is different,
Substantially the same Kk! from the arithmetic processing module! The objective is to provide a highly expandable camogie that can handle large numbers of people.
本発明は、所定の入出力点数を1単位として、この単位
毎に実装される1偵または複数個の入出力回路と、実装
可能な入出力回路数に対応して予め設けられ、実装され
た入出力回路に選択信号を供給する選択信号端子とを備
え、演算鵡瑠モジ為−ルが送出する選択信号によって実
装された前記入出力回路を選択的に動作させることを特
徴とするものである。以下、図面を参照して、本発明に
ついて説明する。The present invention has a predetermined number of input/output points as one unit, and one or more input/output circuits to be mounted for each unit, and a plurality of input/output circuits provided in advance and implemented corresponding to the number of implementable input/output circuits. and a selection signal terminal that supplies a selection signal to the input/output circuit, and is characterized in that the implemented input/output circuit is selectively operated by the selection signal sent by the arithmetic module. . The present invention will be described below with reference to the drawings.
第2図は本発明による入出カモジュールをシーケンスコ
ントローラに挿入するときの断面−を示すものである。FIG. 2 shows a cross section when the input/output module according to the present invention is inserted into a sequence controller.
このシーケンスコントプーラは、入出カモジュール21
を収容するために、筐体11の内部にガイドレール22
、コネクタ23およびパス信号線配線板24を有してお
り、入出カモジュール21をガイトレーに22に沿って
矢印方向に挿入すると、入出カモジュール31を収容し
た状態で、そのプリント配線板のエツジコンタクトがコ
ネクタ28に結合する。ここで、入出カモジュール21
は、従来のものに比べて、2倍の入出力点数を備えるよ
うに構成するため、コネクタ23とパス信号線配線板2
4が着干異るはかは、従来のシーケンスコントローラと
形状および構造ともに互換性を持たせることがtぎる。This sequence controller is an input/output module 21.
A guide rail 22 is installed inside the housing 11 to accommodate the
, a connector 23 and a path signal line wiring board 24, and when the input/output module 21 is inserted into the guide tray in the direction of the arrow 22, the edge contact of the printed wiring board will be inserted while the input/output module 31 is accommodated. is coupled to connector 28. Here, input/output module 21
The connector 23 and the path signal line wiring board 2 are configured to have twice the number of input/output points compared to the conventional one.
However, it is difficult to make the controller compatible with conventional sequence controllers in terms of shape and structure.
第3図は本発明による入出力モジエールの一構成例を概
略的に示した置部の斜視図であり、謔4図はそのw−■
’の断面図である。この入出カモジュール21 におい
ては、前面板5iIIc定格表示銘板32、入力表示灯
33および外部接続コネクタ34を配設し、プリント配
線板35は両面に接続パターンをプリントして電子部品
36を実装した基板を用い、その端部にコネクタ23と
結合するエツジコンタクト37ム。FIG. 3 is a perspective view of a mounting section schematically showing an example of the configuration of an input/output module according to the present invention, and FIG.
' is a sectional view of '. In this input/output module 21, a front plate 5iIIc rating display nameplate 32, an input indicator light 33, and an external connection connector 34 are arranged, and a printed wiring board 35 is a board on which connection patterns are printed on both sides and electronic components 36 are mounted. and an edge contact 37 which is connected to the connector 23 at its end.
371を有している。図には、プリント配線板35に、
1個の電子部品36のみを示しているが、入出カモジュ
ール21の回路を構成するIC,抵抗およびコンデンサ
を多数実装する。It has 371. In the figure, on the printed wiring board 35,
Although only one electronic component 36 is shown, a large number of ICs, resistors, and capacitors forming the circuit of the input/output module 21 are mounted.
第5図は入力モジュールと外部入力機器を示すブロック
図である。この人力モジュール21では、外部入力機器
41A、41Bが、コネクタ34A、34Bを介して、
入力するs4#!点データをデータバス42に転送する
ことができるように、2セツトの入力回路をプリント配
線板SsK収容している。かかる入力回路において、入
力インター7エース回路43ム、431は、デバイダ、
フォトカプラおよびシエ電ット回路からなり、外部入力
機器41ム、411が入力する接点データ信号を論理信
号に変換し、ゲート囲路44ム、44Bに供給する。ゲ
ート回II 44A、441it、CPUモジュール(
図示せず)がエツジコンタクト37ム、5yit (第
3図参照)の制御端子45ム、451に送出する選択信
号に従って、入力インターフェース回II 43A、4
3Bのいずれかの出力信号をセレクタ回路46に供給す
る。セレクタ回路46は、グー)11j1144ム、4
4Bの出力信号をパスドライバ回路4丁へ転送する。パ
スドライバ回路4丁は、オアゲート回路4Bから供給さ
れる選択信号によって駆動され、セレクタ回路46が出
力する外部入力機器41A、41B f)接点入力のデ
ータ信号を増幅してデータバス42に供給する。このデ
ータバス42は、プリント配線板35のエツジコンタク
ト37ム、37Bとコネクタ23とを介して、 CPU
モジュールのデータバスに結合している。この上うに、
CPUモジュールが入力モジュール21に送出する選択
信号により、外部入力機器41A、41Bを指足し、そ
の振点入力データを入力モジュール21を介して読み込
むことができる。FIG. 5 is a block diagram showing the input module and external input equipment. In this human power module 21, external input devices 41A and 41B are connected via connectors 34A and 34B.
Enter s4#! Two sets of input circuits are housed on the printed wiring board SsK so that point data can be transferred to the data bus 42. In such an input circuit, the input interface circuit 43, 431 includes a divider,
Consisting of a photocoupler and a wired circuit, it converts contact data signals input by external input devices 41m and 411 into logic signals and supplies them to gate circuits 44m and 44B. Gate II 44A, 441it, CPU module (
Input interface circuit II 43A, 4 according to a selection signal sent by the edge contacts 37, 5yit (not shown) to control terminals 45, 451 of edge contacts 37, 5yit (see FIG. 3).
3B is supplied to the selector circuit 46. The selector circuit 46 is
The output signal of 4B is transferred to four path driver circuits. The four path driver circuits are driven by selection signals supplied from the OR gate circuit 4B, amplify the data signals of the contact inputs of the external input devices 41A and 41B output from the selector circuit 46, and supply the amplified data signals to the data bus 42. This data bus 42 is connected to the CPU via edge contacts 37 and 37B of the printed wiring board 35 and the connector 23.
Coupled to the module's data bus. On top of this, sea urchin,
Using the selection signal sent from the CPU module to the input module 21, the external input devices 41A and 41B can be selected and the score input data can be read through the input module 21.
第6図は出力モジュールと外部出力機器を示すブロック
図である。出力モジュール21は、それぞれランプやン
レノイドからなる8接点の外部出力機器51A、518
K、 CPUモジュールが送出するデータを、それぞ
れCPUモジュールの指定によって転送する2セツトの
出力回路を有している。このため、出力モジュール21
において、まずCPUモジュールが制御端子45A、4
51 K送出する選択信号と、制御端子52に送出する
書込みパルスとkよって、ノアゲート回路53A、53
mmがラッチパルスを生成し、ラッチ(ロ)[54ム、
54Bを選択的に駆動する。FIG. 6 is a block diagram showing the output module and external output equipment. The output module 21 includes 8 contact external output devices 51A and 518, each consisting of a lamp and a renoid.
K. It has two sets of output circuits that transfer the data sent out by the CPU module, respectively, according to the specifications of the CPU module. For this reason, the output module 21
, the CPU module first connects the control terminals 45A, 4
51 K, the selection signal sent to the control terminal 52, the write pulse sent to the control terminal 52, and the NOR gate circuits 53A, 53.
mm generates a latch pulse, latch (b) [54 m,
54B is selectively driven.
従って、ラッチ回路54A、 54Bは、ラッチパルス
に応じて、 CPUモジュールがデータバス42 を介
して送出したデータをラッチし、ドライバ回路55ム。Therefore, the latch circuits 54A and 54B latch the data sent by the CPU module via the data bus 42 in response to the latch pulse, and the data is transferred to the driver circuit 55.
55B K転送する。そして、ドライバ回路55A、5
5Bは、転送を受けたデータをコネクタ34A、34B
を介してそれぞれ外部出力機器51A、51Bに供給す
る。Transfer 55BK. And driver circuits 55A, 5
5B transfers the transferred data to connectors 34A and 34B.
are supplied to external output devices 51A and 51B, respectively.
第7図は入出カモジュールユニットとCPUモジニール
蔦へへへへ1鎮へνへN〜のデコーダとの接続を示す要
部配線図である。この入出カモジュールシステム61は
、8セツトの入出カモジューに1雪を収容し【おり、各
入出カモジュール21の配線板24は、2列の接続ビン
62を備えている。FIG. 7 is a main part wiring diagram showing the connection between the input/output module unit and the decoder of the CPU modular unit. This input/output module system 61 accommodates one snow in eight sets of input/output modules, and the wiring board 24 of each input/output module 21 is provided with two rows of connection bins 62.
そして、接続ビン62の各列は、入出カモジュール21
の各入出力回路に対応して、コネクタ23(第2図参照
)に結合している0例えば、接続ビン62のビン63A
、63Bは、コネクタ23を介して入出カモジュール2
10制御端子42A、42に接続し、また16本の選択
線によってCPIJモジエールのデコーダ64に接続し
【いる、このため、各入出カモジュール21が2セツト
の人出回路を収容し【いる16点モジュールの場合と、
各入出力そジュー#21が1セツFあるいは2セツトの
入出力回路を収容している8点モジエールおよび■4b
矢八へ^お116点モジュールの複合モジュールの場合
には、CPUモジエールにおけるデコーダ6亀の出力端
子は16@となる。入出カモジュールシステム61が複
合モジュールであれば、デコーダ64の出力端子を畠点
モジュールの制御端子42ム、42Bのいずれかに接続
するか、あるいは制御端子42ム、42Bを短絡したも
のに接続するととkより、CPUモジュールから8点の
入出力モジエール21のアクセスができる。デコーダ6
4における選択信号の駆動回路としてオープンコレクタ
回路を用いれば、その駆動回路と短絡した制御端子42
ム。Each row of connection bins 62 is connected to input/output module 21.
For example, the pin 63A of the connection pin 62 is connected to the connector 23 (see FIG. 2) corresponding to each input/output circuit.
, 63B are connected to the input/output module 2 via the connector 23.
10 control terminals 42A, 42, and also connected to the decoder 64 of the CPIJ module by 16 selection lines, so that each input/output module 21 accommodates two sets of output circuits. In the case of modules,
8-point module where each input/output module #21 accommodates one set of F or two sets of input/output circuits and ■4b
To Yahachi, in the case of a composite module with 116 points, the output terminal of decoder 6 in the CPU module will be 16@. If the input/output module system 61 is a composite module, connect the output terminal of the decoder 64 to either the control terminals 42 or 42B of the Hataketo module, or connect the control terminals 42 or 42B to a short-circuited one. and k, the eight input/output modules 21 can be accessed from the CPU module. Decoder 6
If an open collector circuit is used as the drive circuit for the selection signal in 4, the control terminal 42 short-circuited with the drive circuit
Mu.
4!3とを接続した場合、オア結合となるので、どちら
の選択信号でも8点の入出力モジエール21は有効とな
る。入出力モジニーに21が、例えば全てl・点のモジ
ュールであり、モジエール数が8セツトであれば、入出
力七ジュールシステム61は、入出力点数が128点の
システムとなる。8点と16点の複合モジュールの場合
は、モジュール数がsセットであっても、選択信号によ
るアドレス4216 & 9 、CPUモジエールは入
出カモジュールシステム61を128点のシステムとし
て取扱うが、システムの入出力点数は128点以下とな
る0人出力モジュールシステム61を8点の入出力モジ
エール21を8セツトで構成する場合には、入出力点数
が64点のシステムとなるが、制御端子4!ム。When 4!3 is connected, it becomes an OR combination, so the 8-point input/output module 21 is valid for either selection signal. If the input/output module 21 is, for example, a module with all l points, and the number of modules is 8, the input/output 7 joule system 61 will be a system with 128 input/output points. In the case of 8-point and 16-point composite modules, even if the number of modules is s set, the address 4216 & 9 by the selection signal, the CPU module treats the input/output module system 61 as a 128-point system, but the input/output module system 61 of the system If a zero-person output module system 61 with 128 output points or less is configured with 8 sets of 8 input/output modules 21, the system will have 64 input/output points, but the control terminal 4! Mu.
421を短絡し文月いるか、いずれか一方を使用するか
は、収容する入出力モジエール21のエツジコンタクト
3丁ム、37Bの形状によつ【きまる、全【が3点の入
出カモジュール21の場合は、第sig+に示すように
、8個の出力端子を有するデコーダ65を用〜1.2本
の選択線を共通にする。そして、轟初からCPUモジエ
ールのアクセスは8(60し)となり、CPUモジエー
ルのアドレス空間(逃択償号)を有効に使用することが
できる。また、このような−虞にすると、入出カモジュ
ールシステムとじて、従来のものを適用することができ
る。Whether to short-circuit 421 and use one or the other depends on the shape of the three edge contacts and 37B of the input/output module 21 to be accommodated. In this case, as shown in the sig+, a decoder 65 having 8 output terminals is used and 1.2 selection lines are shared. Since the beginning of Todoroki, the number of accesses of the CPU module is 8 (60), and the address space (escape code) of the CPU module can be used effectively. Furthermore, in order to solve this problem, a conventional input/output module system can be used.
上述したように、本発明の入出カモジュールによれば、
複数の入出力回路を選択的に動作させるために、収容ス
ペースを増さずに転送し得るデータを増加することがで
き、演算処理モジエールのアクセスは、入出力モジニー
にの転送データ数に係りなく行なえるので、7し中シビ
リテイのあるシステム構成とすることができる。As mentioned above, according to the input/output module of the present invention,
By selectively operating multiple input/output circuits, it is possible to increase the amount of data that can be transferred without increasing the storage space, and the arithmetic processing module can access the input/output module regardless of the amount of data transferred. Therefore, it is possible to create a system configuration with medium sturdiness.
第1図は従来の入出カモジュールを用いたシーケンスコ
ントローラの斜視図、第2図は本発明による入出カモジ
ュールの**の一例を示す断面図、第3図はそり費S概
略斜視図、第4図は第3図の入出カモジュールのプリン
ト配線板の断面図、第5図および第6図はそれぞれ本発
明による入力モジュールおよび出力モジュール例を示す
ブロック線図、第1図およびaI8図はその入出カモジ
ュールと演算処理モジュールとの結線図である。
11−−・筐体、 12−・入出力モジ具−
ル、13−演算処理(cpu )モジュール、14−メ
モリモジュール、
15・−・電源部、21−・入出カモジュール、22・
・・ガイドレール、23・−コネクタ、24−パス信号
線配線板、31・・・前面板、32・・・定格表示銘板
、 33−・入力表示灯、34・−・外S接続コネク
タ、35□・−・プリント配線板、36・−・電子部品
3フー・エツジコンタクト、41−外部入力
機器、 42−データバス、43・・・入力インター
フェース回路、44・−ゲート回路、 45・・・
制御端子、46−セレクタに)路、47・−・バスドラ
イバ回路、4B・・・オアゲート回路、 51−外部出
力機器、52−・制御端子、 53−ノアゲート
回踏、54−ラッチ回路、 55−・ドライバ回踏
、61・−人出力モジュールシステム、
62.63・・・接続ビン、 64.65・−デコ
ーダ。
特許出願人 富士電機製造株式会社112図Fig. 1 is a perspective view of a sequence controller using a conventional input/output module, Fig. 2 is a sectional view showing an example of the input/output module according to the present invention, and Fig. 3 is a schematic perspective view of the sled cost S. 4 is a sectional view of the printed wiring board of the input/output module in FIG. 3, FIGS. 5 and 6 are block diagrams showing examples of the input module and output module according to the present invention, respectively, and FIGS. 1 and 8 are block diagrams thereof. FIG. 3 is a connection diagram between an input/output module and an arithmetic processing module. 11--・Housing, 12-・Input/output module-
13--computation processing (CPU) module, 14--memory module, 15--power supply section, 21--input/output module, 22--
・・Guide rail, 23・−Connector, 24−Path signal line wiring board, 31・・Front plate, 32・・Rating display name plate, 33・・Input indicator light, 34・・・Outside S connection connector, 35 □--Printed wiring board, 36--Electronic component 3-edge contact, 41-External input device, 42-Data bus, 43--Input interface circuit, 44--Gate circuit, 45--
control terminal, 46- selector) path, 47--bus driver circuit, 4B--OR gate circuit, 51-external output device, 52--control terminal, 53--NOR gate circuit, 54-latch circuit, 55-・Driver rotation, 61.-Person output module system, 62.63...Connection bin, 64.65.-Decoder. Patent applicant: Fuji Electric Manufacturing Co., Ltd.Figure 112
Claims (1)
れる1個または複数個の入出力回路と、実装可能な入出
力回路数に対応して予め赦けられ、実装された入出力回
路に選択信号を供給する選択信号端子とを備え、演算処
理モジュールが送出する選択信号によって実装された前
配人出方回路を選択的に動作させることを特徴とする人
出カモジュール。The predetermined number of input/output points is taken as one unit, and one or more input/output circuits are implemented for each unit, and input/output circuits that are allowed and implemented in advance according to the number of input/output circuits that can be implemented. A selection signal terminal for supplying a selection signal to a processing module, and selectively operating a pre-dispatch circuit implemented in the processing module according to a selection signal sent from the arithmetic processing module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56112918A JPS5816317A (en) | 1981-07-21 | 1981-07-21 | Input and output module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56112918A JPS5816317A (en) | 1981-07-21 | 1981-07-21 | Input and output module |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5816317A true JPS5816317A (en) | 1983-01-31 |
Family
ID=14598738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56112918A Pending JPS5816317A (en) | 1981-07-21 | 1981-07-21 | Input and output module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5816317A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0093432A2 (en) * | 1982-04-30 | 1983-11-09 | Siemens Aktiengesellschaft | Data station system |
JPH021782U (en) * | 1988-06-14 | 1990-01-08 | ||
JPH02220122A (en) * | 1989-02-22 | 1990-09-03 | Megasofuto Kk | Switching system for communication partner |
EP4175429A4 (en) * | 2020-07-23 | 2024-01-03 | Huawei Technologies Co., Ltd. | Half-width node and electronic device |
-
1981
- 1981-07-21 JP JP56112918A patent/JPS5816317A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0093432A2 (en) * | 1982-04-30 | 1983-11-09 | Siemens Aktiengesellschaft | Data station system |
JPH021782U (en) * | 1988-06-14 | 1990-01-08 | ||
JPH02220122A (en) * | 1989-02-22 | 1990-09-03 | Megasofuto Kk | Switching system for communication partner |
EP4175429A4 (en) * | 2020-07-23 | 2024-01-03 | Huawei Technologies Co., Ltd. | Half-width node and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6629181B1 (en) | Incremental bus structure for modular electronic equipment | |
US3925710A (en) | General purpose electronic interface equipment package | |
WO1990009639A1 (en) | Machine for circuit design | |
JP3319624B2 (en) | Information equipment module and connector used therefor | |
JPH04502091A (en) | Functional unit for electronic communication | |
US6097303A (en) | Modular input/output system with redundancy and testing | |
US5785533A (en) | Termination panel for control unit | |
JPS5816317A (en) | Input and output module | |
KR100676579B1 (en) | Control apparatus for controlling a machine | |
US4685029A (en) | Reconfigurable standard switch panel | |
GB2154948A (en) | Keyboard | |
KR19980701904A (en) | Display device for programmable logic controller | |
US20040252451A1 (en) | Internal peripheral connection interface | |
Grisham et al. | An optically isolated digital interface for the SKED system | |
JP3604875B2 (en) | Printed circuit board with hierarchical structure | |
JP2000030821A (en) | Input/output connector module capable of plug connection | |
JPH09146895A (en) | Torus coupled type parallel computer | |
US4356404A (en) | Circuit for equipping a variable number of bus units on a closed loop bus | |
US4034287A (en) | General purpose digital logic monitor | |
JP2612636B2 (en) | I / O terminal unit | |
JP2510499B2 (en) | Signal status display device | |
JPS6213144Y2 (en) | ||
JP2592759B2 (en) | Distributor | |
WO1982000398A1 (en) | Method of making representations of,and method of and means for making,printed circuit boards | |
JPH02137043A (en) | Memory extending device for electronic equipment |