JPS58153297A - メモリ用icのヒユ−ズ - Google Patents
メモリ用icのヒユ−ズInfo
- Publication number
- JPS58153297A JPS58153297A JP57035800A JP3580082A JPS58153297A JP S58153297 A JPS58153297 A JP S58153297A JP 57035800 A JP57035800 A JP 57035800A JP 3580082 A JP3580082 A JP 3580082A JP S58153297 A JPS58153297 A JP S58153297A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wide
- parts
- memory
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はメモリ用ICのヒユーズに%k)、特にヒユ
ーズの接続部の改良に関する。
ーズの接続部の改良に関する。
メモリ用ICの一例のヒユーズを用いたROMを第1図
に示す。図において、+11.(1’)はトランジスタ
で、情報の書込み前にマ) lクスの各交点に設けられ
、各ニオツタがヒユーズ(21((2)、(2’))で
接続されており、一方のヒユーズ(2′)は溶断された
状態を示している。ヒユーズとしてはアル電ニウム、ニ
クロム、多結晶シリコン岬によって例えば第2図、また
は第3図に示される形状に形成される。
に示す。図において、+11.(1’)はトランジスタ
で、情報の書込み前にマ) lクスの各交点に設けられ
、各ニオツタがヒユーズ(21((2)、(2’))で
接続されており、一方のヒユーズ(2′)は溶断された
状態を示している。ヒユーズとしてはアル電ニウム、ニ
クロム、多結晶シリコン岬によって例えば第2図、また
は第3図に示される形状に形成される。
図におけるヒユーズ(2)、(2つは夫々溶断が予定さ
れる細幅部(2m)、(2aつ(被溶断部とも称される
)と、接続のための広幅部(2b)、(2bつ(配線部
とも称される)とからなってお9、第4図1えは第5図
に示されるようにシリコン基板(3)の主面上の8慟0
1層(4)上に被着形成されている。なお、第4図には
ヒユーズ(2)を被覆する保護層(5)を備えた場合を
例示する。
れる細幅部(2m)、(2aつ(被溶断部とも称される
)と、接続のための広幅部(2b)、(2bつ(配線部
とも称される)とからなってお9、第4図1えは第5図
に示されるようにシリコン基板(3)の主面上の8慟0
1層(4)上に被着形成されている。なお、第4図には
ヒユーズ(2)を被覆する保護層(5)を備えた場合を
例示する。
叙上の構造において、熱拡散係数は810.が8.4x
10−”awE/a、多結晶シリコンが0.5j/s
で導電部の熱拡散係数i大きいため、配線を介しての熱
伝導によって配線が接続されてい、る素子にダメージを
与える恐れがある。すなわち、 ′(1)高温のためヒユーズ<II続された配線層f電
極のアル建ニウムなどの金属が溶ける。
10−”awE/a、多結晶シリコンが0.5j/s
で導電部の熱拡散係数i大きいため、配線を介しての熱
伝導によって配線が接続されてい、る素子にダメージを
与える恐れがある。すなわち、 ′(1)高温のためヒユーズ<II続された配線層f電
極のアル建ニウムなどの金属が溶ける。
(1i) ヒユーズに接続した高抵抗多結晶シリコン
層(ドープされていないため島抵抗)などが熱の丸め不
純物拡散を起し抵抗値が低減してしまう。
層(ドープされていないため島抵抗)などが熱の丸め不
純物拡散を起し抵抗値が低減してしまう。
(hl) 近接しているPN接合がリークを生じやす
い状態になる。
い状態になる。
@φ 高錨のためNa+などの可動イオンが拡散しやす
い状態になり、半導体素子の電気的特性の変動を生じや
すい。
い状態になり、半導体素子の電気的特性の変動を生じや
すい。
などがあげられる。上記に対する対策として(、)
ヒユーズと素子との間隔を充分とるようにする。
ヒユーズと素子との間隔を充分とるようにする。
lb) 第3図、第4図に示すように両端に面積の大
きい部分(2b)#(2b’)を設け、熱容量を上げる
ととKよって熱の移動を抑止する。
きい部分(2b)#(2b’)を設け、熱容量を上げる
ととKよって熱の移動を抑止する。
などの手段が講ぜられていた。
叙上の背景技術による対策はLSIの顕著な高密度化に
対しては障害が多く、ヒユーズ取着面積の縮小が大きな
問題となっている。
対しては障害が多く、ヒユーズ取着面積の縮小が大きな
問題となっている。
この発明は背景技術の問題点を解決するため、メモリ用
ICの改良されたヒユーズの構造を提供する。
ICの改良されたヒユーズの構造を提供する。
この発明にかかるメモリ用ICのヒユーズは、基体上に
電気絶縁層を介して溶断が予定される細幅部と接続のた
めの広幅部とを備えて形成された多結晶シリコンのメモ
リ用ICのヒユーズにおいて、電気絶縁層の表面のヒユ
ーズが配設される部位に段差部を形成し、この段差部の
表面に密着してヒユーズの広幅部を設置し九ことを特徴
とするものである。
電気絶縁層を介して溶断が予定される細幅部と接続のた
めの広幅部とを備えて形成された多結晶シリコンのメモ
リ用ICのヒユーズにおいて、電気絶縁層の表面のヒユ
ーズが配設される部位に段差部を形成し、この段差部の
表面に密着してヒユーズの広幅部を設置し九ことを特徴
とするものである。
次にこの発明を1実施例につき第6以降を参照して詳細
に説明する。このl実施例kかかるヒユーズ03.(1
2’)は溶断が予定される細幅部(12m)と、接続の
ための広幅部(12b)、(12b’)とからなシ、峙
に広幅部はこれが取着けられる810□層(4)配設け
らレタ段差((6)、(6’)・、(16)、(16’
)−)部の表面に密着させて第7図、P8図に示される
ように形成される。段差部を設けるために8io2層に
穿設される凹部の形状として第7図および第9図、第1
0図に短冊型、第8図にだ円のものを例示し九がこれに
限られるものでないことは勿論である。上記ヒユーズ形
成部の一例の寸法は第6図に示され、LSI0.層(4
)の層厚が1μ肩、とれに選択フォトエツチングにヨッ
テ5000xノ段差(凹部(6)、(6′)・−・ニヨ
ル段差)が形成され、多結晶シリコン層が5000Xの
層厚に被着され、ついでフォトエツチングにより所定の
パターン(例えば(12b))に形成されている。
に説明する。このl実施例kかかるヒユーズ03.(1
2’)は溶断が予定される細幅部(12m)と、接続の
ための広幅部(12b)、(12b’)とからなシ、峙
に広幅部はこれが取着けられる810□層(4)配設け
らレタ段差((6)、(6’)・、(16)、(16’
)−)部の表面に密着させて第7図、P8図に示される
ように形成される。段差部を設けるために8io2層に
穿設される凹部の形状として第7図および第9図、第1
0図に短冊型、第8図にだ円のものを例示し九がこれに
限られるものでないことは勿論である。上記ヒユーズ形
成部の一例の寸法は第6図に示され、LSI0.層(4
)の層厚が1μ肩、とれに選択フォトエツチングにヨッ
テ5000xノ段差(凹部(6)、(6′)・−・ニヨ
ル段差)が形成され、多結晶シリコン層が5000Xの
層厚に被着され、ついでフォトエツチングにより所定の
パターン(例えば(12b))に形成されている。
叙上の如く、ヒユーズの両端に設けられる配線のための
広幅部を段差構造とすることKよ艷実効長、または実効
熱容量を増加させ、平面上に占める面積が節減されるの
でIC1L8I等の集積度の向上に顕著に寄与する。ま
た、背景技術の問題点においてあげた+11〜11V5
項のすべてが改善される利点がある。
広幅部を段差構造とすることKよ艷実効長、または実効
熱容量を増加させ、平面上に占める面積が節減されるの
でIC1L8I等の集積度の向上に顕著に寄与する。ま
た、背景技術の問題点においてあげた+11〜11V5
項のすべてが改善される利点がある。
第1図はメモリ用ICの一部の回路図、第2図および第
3図はいずれもヒユーズの正面図、第4図および第5図
はヒユーズ部の断面図、第6図以前はこの発明の実施例
Kかかに、第6図はヒユーズ部の断面図、第7図および
第8図は創0.層に設けられる段差部の形状を示す上面
図、第9図および第1θ図はいずれも夫々がヒユーズ部
の上面図である。 3 シリコン基板(基体) 4S這03層(電気絶縁層) 6.6′・・・、16.16’・・・ 段差部12
.12’ ヒユーズ 12a ヒユーズの細幅部 12b、12b’ ヒユーズの広幅部代理人 弁理
士 井 上 −男 第 璽 図 X 第 2 図 ノー 第 3 図 第 4 図 ノ 第 5 図 第 6 図 第 8 図 第 9 図
3図はいずれもヒユーズの正面図、第4図および第5図
はヒユーズ部の断面図、第6図以前はこの発明の実施例
Kかかに、第6図はヒユーズ部の断面図、第7図および
第8図は創0.層に設けられる段差部の形状を示す上面
図、第9図および第1θ図はいずれも夫々がヒユーズ部
の上面図である。 3 シリコン基板(基体) 4S這03層(電気絶縁層) 6.6′・・・、16.16’・・・ 段差部12
.12’ ヒユーズ 12a ヒユーズの細幅部 12b、12b’ ヒユーズの広幅部代理人 弁理
士 井 上 −男 第 璽 図 X 第 2 図 ノー 第 3 図 第 4 図 ノ 第 5 図 第 6 図 第 8 図 第 9 図
Claims (1)
- 基体上に電気絶縁層を介して溶断が予定される細幅部と
接続のための広幅部とを備えて形成され九多結晶シリコ
ンのメモリ用ICのヒユーズにおいて、電気絶縁層の表
面のヒユーズが配設される部位に段差部を形成し、この
段差部の表面に密着してヒユーズの広幅部を設置したこ
とを特徴とするメモリ用ICのヒユーズ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57035800A JPS58153297A (ja) | 1982-03-09 | 1982-03-09 | メモリ用icのヒユ−ズ |
US06/807,128 US4682204A (en) | 1982-03-09 | 1985-12-11 | Fuse element for integrated circuit memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57035800A JPS58153297A (ja) | 1982-03-09 | 1982-03-09 | メモリ用icのヒユ−ズ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58153297A true JPS58153297A (ja) | 1983-09-12 |
Family
ID=12451989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57035800A Pending JPS58153297A (ja) | 1982-03-09 | 1982-03-09 | メモリ用icのヒユ−ズ |
Country Status (2)
Country | Link |
---|---|
US (1) | US4682204A (ja) |
JP (1) | JPS58153297A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4922320A (en) * | 1985-03-11 | 1990-05-01 | Texas Instruments Incorporated | Integrated circuit metallization with reduced electromigration |
JPH06105764B2 (ja) * | 1986-06-20 | 1994-12-21 | 株式会社東芝 | ヒユ−ズ内蔵型半導体装置 |
JPS6334955A (ja) * | 1986-07-29 | 1988-02-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
US6294453B1 (en) | 1998-05-07 | 2001-09-25 | International Business Machines Corp. | Micro fusible link for semiconductor devices and method of manufacture |
US6190986B1 (en) | 1999-01-04 | 2001-02-20 | International Business Machines Corporation | Method of producing sulithographic fuses using a phase shift mask |
US6259151B1 (en) | 1999-07-21 | 2001-07-10 | Intersil Corporation | Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors |
US6225652B1 (en) * | 1999-08-02 | 2001-05-01 | Clear Logic, Inc. | Vertical laser fuse structure allowing increased packing density |
US6323111B1 (en) | 1999-10-28 | 2001-11-27 | Agere Systems Guardian Corp | Preweakened on chip metal fuse using dielectric trenches for barrier layer isolation |
US7143500B2 (en) * | 2001-06-25 | 2006-12-05 | Micron Technology, Inc. | Method to prevent damage to probe card |
JP2005302999A (ja) * | 2004-04-12 | 2005-10-27 | Kawasaki Microelectronics Kk | 半導体集積回路 |
JP7427400B2 (ja) * | 2019-09-27 | 2024-02-05 | 太陽誘電株式会社 | キャパシタ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3564354A (en) * | 1968-12-11 | 1971-02-16 | Signetics Corp | Semiconductor structure with fusible link and method |
US3767981A (en) * | 1971-06-04 | 1973-10-23 | Signetics Corp | High voltage planar diode structure and method |
BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
US4023197A (en) * | 1974-04-15 | 1977-05-10 | Ibm Corporation | Integrated circuit chip carrier and method for forming the same |
US4151546A (en) * | 1976-01-14 | 1979-04-24 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device having electrode-lead layer units of differing thicknesses |
DE2625089A1 (de) * | 1976-06-04 | 1977-12-15 | Bosch Gmbh Robert | Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
JPS5366380A (en) * | 1976-11-26 | 1978-06-13 | Mitsubishi Electric Corp | Power transistor |
US4209894A (en) * | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
JPS5724565A (en) * | 1980-07-22 | 1982-02-09 | Seiko Instr & Electronics Ltd | Semiconductor circuit element |
-
1982
- 1982-03-09 JP JP57035800A patent/JPS58153297A/ja active Pending
-
1985
- 1985-12-11 US US06/807,128 patent/US4682204A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4682204A (en) | 1987-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58153297A (ja) | メモリ用icのヒユ−ズ | |
US3792319A (en) | Poly-crystalline silicon fusible links for programmable read-only memories | |
US3699395A (en) | Semiconductor devices including fusible elements | |
JPH07335761A (ja) | 電気的にプログラミング可能な自己冷却ヒューズ | |
US4267633A (en) | Method to make an integrated circuit with severable conductive strip | |
EP0173245B1 (en) | Semiconductor memory device having a polycrystalline silicon layer | |
EP0266205B1 (en) | Semiconductor device constituting bipolar transistor | |
JPH0758209A (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
JPH03171657A (ja) | 半導体装置 | |
JP4041873B2 (ja) | 静電気放電保護回路及び静電気放電保護回路を形成する方法 | |
JP2572098B2 (ja) | 半導体装置 | |
JPS6359257B2 (ja) | ||
JPH0551184B2 (ja) | ||
KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 | |
JPS59228753A (ja) | 半導体装置 | |
JPS5968946A (ja) | 半導体装置 | |
JPS63240054A (ja) | 半導体装置 | |
JP2824397B2 (ja) | 半導体装置の製造方法 | |
JPS63175462A (ja) | 半導体装置 | |
JPS60236257A (ja) | 半導体装置 | |
JPS63260149A (ja) | 半導体装置 | |
JPS60234377A (ja) | 半導体装置及びその製造方法 | |
JPH0110937Y2 (ja) | ||
JPH0381310B2 (ja) | ||
JP2964552B2 (ja) | 不揮発性メモリー |