JPS58147239A - ジヨセフソン論理回路 - Google Patents
ジヨセフソン論理回路Info
- Publication number
- JPS58147239A JPS58147239A JP57030014A JP3001482A JPS58147239A JP S58147239 A JPS58147239 A JP S58147239A JP 57030014 A JP57030014 A JP 57030014A JP 3001482 A JP3001482 A JP 3001482A JP S58147239 A JPS58147239 A JP S58147239A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- magnetically coupled
- circuit
- elements
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は論理回路に係り、特に論理素子ならびに負荷素
子にジョセフソン素子を用いたジョセフソン論理回路に
関する。
子にジョセフソン素子を用いたジョセフソン論理回路に
関する。
（２）技術の背景
ジョセフソン素子は電流−電圧特性にヒステリシスを有
し、スイッチング素子として実用化されつつある。この
素子をスイッチング素子として使用した場合、素子の特
徴から高速、低消費電力の論理回路が可能となる。
し、スイッチング素子として実用化されつつある。この
素子をスイッチング素子として使用した場合、素子の特
徴から高速、低消費電力の論理回路が可能となる。
この素子は次のようなヒステリシス特性を有している。
はじめに電圧、電流共に零の状態から電流を増加させた
場合、ある一定の電流値までは素子の両端子間の電圧は
零となり、その電流値より大となると両端子に電圧を発
生する。このある一定の電流値を臨界電流と呼ぶ。一度
、臨界電流値より大きい電流が流れて電圧が発生した状
態になると、臨界電流以下にしても素子の両端子には電
圧が発生し、この状態は素子に流れる電流がほぼ零とな
るまで保たれる。
場合、ある一定の電流値までは素子の両端子間の電圧は
零となり、その電流値より大となると両端子に電圧を発
生する。このある一定の電流値を臨界電流と呼ぶ。一度
、臨界電流値より大きい電流が流れて電圧が発生した状
態になると、臨界電流以下にしても素子の両端子には電
圧が発生し、この状態は素子に流れる電流がほぼ零とな
るまで保たれる。
前述の臨界電流値は素子の形状、材料等によって決るが
、素子が磁界中に存在する場合にはその磁界の強さによ
って変化する。この特徴を利用したものに磁界結合型ジ
ョセフソン素子がある。その素子はジョセフソン素子の
近傍に入力線を設け、そこに流れる電流によって磁界が
発生し、臨界電流値を制御する方式である。
、素子が磁界中に存在する場合にはその磁界の強さによ
って変化する。この特徴を利用したものに磁界結合型ジ
ョセフソン素子がある。その素子はジョセフソン素子の
近傍に入力線を設け、そこに流れる電流によって磁界が
発生し、臨界電流値を制御する方式である。
（３）従来技術と問題点
従来、前述の従来素子を論理ゲート素子として用いた場
合には、次のような２種類の方式がある。
合には、次のような２種類の方式がある。
第１は量子干渉型ジョセフソン素子に直接入力信号を加
え、その量子化現象すなわち前述のヒステリシス特性を
直接用いた電流注入型であり、第２ハ単−接合あるいは
量子干渉型ジョセフソン素子に入力信号線を設けた前述
の磁界結合型である。
え、その量子化現象すなわち前述のヒステリシス特性を
直接用いた電流注入型であり、第２ハ単−接合あるいは
量子干渉型ジョセフソン素子に入力信号線を設けた前述
の磁界結合型である。
第１の方式は素子に流れる電流を変化させることによっ
て素子のスイッチングを行うものであり、入出力端子を
分離する素子を必要とし１１回路が複雑となっていた。
て素子のスイッチングを行うものであり、入出力端子を
分離する素子を必要とし１１回路が複雑となっていた。
第２の方式は入力信号に対する動作マージンが狭（、誤
動作等を生じていた。
動作等を生じていた。
（４）発明の目的
本発明は前記問題点を解決するものであり、その目的は
回路構成が簡単で動作マージンが広いジョセフソン論理
回路を提供することにある。
回路構成が簡単で動作マージンが広いジョセフソン論理
回路を提供することにある。
（５）発明の構成
本発明の特徴とするところは、ジョセフソン素子と磁界
結合する入力信号線を有する磁界結合ジョセフソン素子
を複数個直列接続した直列回路と負荷回路よりなり、該
負荷回路は少なくとも１個のジョセフソン素子の直列回
路あるいは少なくとも１つのジョセフソン素子と線形抵
抗の直列回路であることを特徴としたジョセフソン論理
回路にある。
結合する入力信号線を有する磁界結合ジョセフソン素子
を複数個直列接続した直列回路と負荷回路よりなり、該
負荷回路は少なくとも１個のジョセフソン素子の直列回
路あるいは少なくとも１つのジョセフソン素子と線形抵
抗の直列回路であることを特徴としたジョセフソン論理
回路にある。
（６）発明の実施例
以下、本発明を図面を用いて詳細に説明する。
第１図は本発明の第１の実施例を示す。第１図（ａｌは
その回路図、第１図（ｂ）、 （ｅ）はその動作特性を
それぞれ示す。磁界結合ジョセフソン素子Ｊ＋。
その回路図、第１図（ｂ）、 （ｅ）はその動作特性を
それぞれ示す。磁界結合ジョセフソン素子Ｊ＋。
Ｉ２・・・Ｊｌ を直列接続し、それと並列に抵抗ｒ１
とジョセフソン素子ＪＬＬ 、 Ｊｂλ・・・Ｊｔ％
の直列回路を°接続する。
とジョセフソン素子ＪＬＬ 、 Ｊｂλ・・・Ｊｔ％
の直列回路を°接続する。
磁界結合ジョセフソン素子Ｊｌ、Ｊ２・・・Ｊｉｌｔ、
のうち１つの磁界結合素子がスイッチしていないとする
。このとき、直列接続された磁界結合ジョセフソン素子
は第１図偽）の曲線Ｑ＋の特性となる。この状態のとき
の動作点は負荷曲線Ｑ２と曲線Ｑ＋の交点であるからし
て、点ａが動作点となる。
のうち１つの磁界結合素子がスイッチしていないとする
。このとき、直列接続された磁界結合ジョセフソン素子
は第１図偽）の曲線Ｑ＋の特性となる。この状態のとき
の動作点は負荷曲線Ｑ２と曲線Ｑ＋の交点であるからし
て、点ａが動作点となる。
磁界結合ジョセフソン素子Ｊ１．Ｊ２・・・Ｊｌのすべ
てがスイッチした場合には特性曲線は曲線Ｑ３となり動
作点は点すとなる。複数個の磁界結合ジョセフソン素子
がスイッチしていない場合には磁界結合ジョセフソン素
子に電流が流れ、その電流値は動作点ａの電流値と等し
い。
てがスイッチした場合には特性曲線は曲線Ｑ３となり動
作点は点すとなる。複数個の磁界結合ジョセフソン素子
がスイッチしていない場合には磁界結合ジョセフソン素
子に電流が流れ、その電流値は動作点ａの電流値と等し
い。
すなわち、前述の動作においては、入力Ｉ＋。
Ｉ２・・・Ｉ％ に電流が流れ、すべての磁界結合ジョ
セフソン素子Ｊ１．Ｊ２・・・ＪＫがスイッチした場合
にのみ負荷に電流が流れ、それ以外の場合には流れない
。これは、ＡＮＤ論理を意味している。なお、このとき
、磁界結合ジョセフソン素子Ｊ１．Ｊ２・・・九の電圧
状態の電圧の和は負荷回路ジョセフソン素子の電圧状態
の電圧より高く調整されている。
セフソン素子Ｊ１．Ｊ２・・・ＪＫがスイッチした場合
にのみ負荷に電流が流れ、それ以外の場合には流れない
。これは、ＡＮＤ論理を意味している。なお、このとき
、磁界結合ジョセフソン素子Ｊ１．Ｊ２・・・九の電圧
状態の電圧の和は負荷回路ジョセフソン素子の電圧状態
の電圧より高く調整されている。
第１図において、磁界結合ジロセフソン素子Ｊｌ、Ｊ２
・・・３％ とジタセフソン素子Ｊｂｔ 。
・・・３％ とジタセフソン素子Ｊｂｔ 。
ＪＬＺ・・・Ｊｍのギャップ電圧を変えずに、接合面積
、抵抗ｒ！／を変えることにより、第１開山）に示した
特性と同様の第１図（ｅ）に示した動作をするジ田セフ
ソン鹸理回路を得ることができる。
、抵抗ｒ！／を変えることにより、第１開山）に示した
特性と同様の第１図（ｅ）に示した動作をするジ田セフ
ソン鹸理回路を得ることができる。
第２図は本発明の第２の実施例であり、磁界結合実施例
素子Ｊｌ’、Ｊ２′・・・３％ ′とジロセフソン素子
ＪＪＬ ′、 Ｊｌｚ ’・・・Ｊ廖ル′ヲそれぞれ
偶数個と奇数個たとえば第２図では２個と３個直列接続
させた場合である。この動作も前述と同様にＡＮＤ論理
を有する。
素子Ｊｌ’、Ｊ２′・・・３％ ′とジロセフソン素子
ＪＪＬ ′、 Ｊｌｚ ’・・・Ｊ廖ル′ヲそれぞれ
偶数個と奇数個たとえば第２図では２個と３個直列接続
させた場合である。この動作も前述と同様にＡＮＤ論理
を有する。
前述での本発明の実施例における論理動作はすべｒＡＮ
Ｄ論理であるが、動作点を選択することにより、ＯＲ論
理、多数決論理、インバータらの各種論理動作にするこ
とが可能であり、さらにＥＯＲ論理をも回路構成の一部
変更によって可能となる。
Ｄ論理であるが、動作点を選択することにより、ＯＲ論
理、多数決論理、インバータらの各種論理動作にするこ
とが可能であり、さらにＥＯＲ論理をも回路構成の一部
変更によって可能となる。
以下では、さらに詳しくＡＮＤ、ＯＲ，多数決。
インバータ、ＥＯＲ各論理について本発明の実施例を用
いて説明する。
いて説明する。
第３図は２人力ＡＮＤ論理を示す本発明の第３の実施例
を示し、＋ａ）は回路構成図を、（ｂｌは動作曲線図を
それぞれ示す。人力が共に零すなわち磁界結合ジョセフ
ソン素子Ｊα１．Ｊαユが共にスイッチしていない場合
は動作点は第３図（ｂｌの点ａ′となる。また、そのど
ちらか一方がスイッチした場合には動作点は点ｂ′とな
る。これらの状態では磁界結合ジョセフソン素子４Ｌ、
ＪＱ、２に電流が流れ、負荷回路すなわち抵抗ｒＢ
とジロセフソン素子ＪＬＯＬ には電流は流れな
い、入力が共に１となった場合すなわち磁界結合ジロセ
フソン素子ＪＩＬＬ 。
を示し、＋ａ）は回路構成図を、（ｂｌは動作曲線図を
それぞれ示す。人力が共に零すなわち磁界結合ジョセフ
ソン素子Ｊα１．Ｊαユが共にスイッチしていない場合
は動作点は第３図（ｂｌの点ａ′となる。また、そのど
ちらか一方がスイッチした場合には動作点は点ｂ′とな
る。これらの状態では磁界結合ジョセフソン素子４Ｌ、
ＪＱ、２に電流が流れ、負荷回路すなわち抵抗ｒＢ
とジロセフソン素子ＪＬＯＬ には電流は流れな
い、入力が共に１となった場合すなわち磁界結合ジロセ
フソン素子ＪＩＬＬ 。
Ｊｌｚが共にスイッチした場合には動作点は点Ｃ゛とな
り負荷回路に電流が流れる。すなわち、入力が共に論理
１のときのみ負荷に電流が流れ、その他の場合には流れ
ず、負荷に電流が流れる状態が論理１であるからして、
この回路はＡＮＤ給理動作となる。この回路では磁界結
合ジョセフソン素子ＪＩＬＬ、Ｊｌ’２の電圧状態の電
圧の和はＪＬ（Ｌｌ の電圧状態の電圧より高くなっ
ている。
り負荷回路に電流が流れる。すなわち、入力が共に論理
１のときのみ負荷に電流が流れ、その他の場合には流れ
ず、負荷に電流が流れる状態が論理１であるからして、
この回路はＡＮＤ給理動作となる。この回路では磁界結
合ジョセフソン素子ＪＩＬＬ、Ｊｌ’２の電圧状態の電
圧の和はＪＬ（Ｌｌ の電圧状態の電圧より高くなっ
ている。
第４図は本発明の第４の実施例を示し、（ａ）は回路構
成図、（ｂ）はその動作曲線図をそれぞれ示す。
成図、（ｂ）はその動作曲線図をそれぞれ示す。
このｗ４４の実施例では多数決論理の動作をする。
磁界結合ジョセフソン素子ＪｊＬ、 Ｊｔｚ 、
Ｊｔａ ノ直列接続とそれに並列に抵抗ｒｉ／ とジ
ョセフソン素子ＪＬｔの直列接続の負荷回路が接続され
る。曲線Ｑ６は３個の磁界結合ジロセフソン素子Ｊｔｌ
〜Ｊｔｘのすべてがスイッチした場合、曲線Ｑ！ｌはそ
のうちの１個がスイッチしていない場合、曲線Ｑ４はそ
のうちの２個がスイッチしない場合の特性曲線である。
Ｊｔａ ノ直列接続とそれに並列に抵抗ｒｉ／ とジ
ョセフソン素子ＪＬｔの直列接続の負荷回路が接続され
る。曲線Ｑ６は３個の磁界結合ジロセフソン素子Ｊｔｌ
〜Ｊｔｘのすべてがスイッチした場合、曲線Ｑ！ｌはそ
のうちの１個がスイッチしていない場合、曲線Ｑ４はそ
のうちの２個がスイッチしない場合の特性曲線である。
人力がすべて零の場合には、動作点は点ａとなり、入力
のうち１人力がまたとえば入力Ｉ＋にのみ電流が流れて
いる場合には動作点は点すとなる。これらの動作点ａ、
ｂでは負荷に電流は流れない。２人力に電流が流れた場
合には動作点は点Ｃとなり、また全部に流れた場合には
動作点は点ｄとなる。この状態では負荷回路に電流が流
れる。すなわち、この回路の動作は、３人力のうち２人
力以上に電流が流れると出力は１となり、この回路は２
／３多数決論理を有している。
のうち１人力がまたとえば入力Ｉ＋にのみ電流が流れて
いる場合には動作点は点すとなる。これらの動作点ａ、
ｂでは負荷に電流は流れない。２人力に電流が流れた場
合には動作点は点Ｃとなり、また全部に流れた場合には
動作点は点ｄとなる。この状態では負荷回路に電流が流
れる。すなわち、この回路の動作は、３人力のうち２人
力以上に電流が流れると出力は１となり、この回路は２
／３多数決論理を有している。
ここでは、磁界結合ジョセフソン素子のうち２個の電圧
状態の電圧の和がジタセフソン素子Ｊｇの電圧状態の電
圧より高く調整されている。
状態の電圧の和がジタセフソン素子Ｊｇの電圧状態の電
圧より高く調整されている。
第５図は本発明の第５の実施例の動作曲線を示す。第４
図に示した本発明の第４の実施例とその回路構成は同じ
であるが、負荷用のジョセフソン素子の特性が異なって
おり、負荷曲線は第５図に示した曲線Ｑ７′となってい
る。これにより、すべての入力に電流が流れない場合の
み動作点は点ａとなり、その他の場合すなわち、少なく
とも１つの入力に電流が流れた場合には動作点は点す。
図に示した本発明の第４の実施例とその回路構成は同じ
であるが、負荷用のジョセフソン素子の特性が異なって
おり、負荷曲線は第５図に示した曲線Ｑ７′となってい
る。これにより、すべての入力に電流が流れない場合の
み動作点は点ａとなり、その他の場合すなわち、少なく
とも１つの入力に電流が流れた場合には動作点は点す。
ｃ、ｄとなる。ここで点す、ｃ、ｄはほぼ同一の点上に
ある。すなわち、第５図に示した特性曲線の場合にはこ
の回路はＯＲ論理の動作を有する。
ある。すなわち、第５図に示した特性曲線の場合にはこ
の回路はＯＲ論理の動作を有する。
ここでは磁界結合ジョセフソン素子Ｊｔｉ 、 Ｊｔ
ｚ。
ｚ。
島うの電圧状態の電圧はジロセフソン素子Ｊ耽の電圧状
態の電圧より高（調整されている。
態の電圧より高（調整されている。
第６図は本発明の第６の実施例を示す。第６図（１１）
はその回路図、（ｂ）はその特性曲線図をそれぞれ示す
。負荷回路は抵抗ｒＬ と磁界結合ジョセフソンＪＬ
１とジョセフソン素子Ｊ、の直列接続よりなリ、その回
路に磁界結合ジョセフソン素子ＪＣ／ が並列に接続さ
れている。
はその回路図、（ｂ）はその特性曲線図をそれぞれ示す
。負荷回路は抵抗ｒＬ と磁界結合ジョセフソンＪＬ
１とジョセフソン素子Ｊ、の直列接続よりなリ、その回
路に磁界結合ジョセフソン素子ＪＣ／ が並列に接続さ
れている。
バイアス電流ｒＢ が前述の回路に流れ、入力信号１ｉ
ａが入力された後タイミング人力１． が入力される
。入力信号Ｉｉ、タイミング入力ＩＣ／ が入力される
前ではバイアス電流ＩＢ は磁界結合ジョセフソン素
子Ｊｃ／ に流れる。このときの動作点は第６図（ｂｌ
の点ａとなる。次に入力信号が入力されても磁界結合ジ
ョセフソン素子Ｊρには電流が流れず、動作点は変化せ
ず点ａのままである。次にタイミング入力が与えられる
と、入力信号Ｉｔｓの値すなわち論理ｒＯＪ、ｒｌＪに
よって動作点は点Ｃまたは点すに移動する。
ａが入力された後タイミング人力１． が入力される
。入力信号Ｉｉ、タイミング入力ＩＣ／ が入力される
前ではバイアス電流ＩＢ は磁界結合ジョセフソン素
子Ｊｃ／ に流れる。このときの動作点は第６図（ｂｌ
の点ａとなる。次に入力信号が入力されても磁界結合ジ
ョセフソン素子Ｊρには電流が流れず、動作点は変化せ
ず点ａのままである。次にタイミング入力が与えられる
と、入力信号Ｉｔｓの値すなわち論理ｒＯＪ、ｒｌＪに
よって動作点は点Ｃまたは点すに移動する。
磁界結合ジョセフソン素子Ｊｃ／ の特性曲線は曲線
Ｑｅである。負荷曲線は磁界結合ジョセフソン素子Ｊｉ
がスイッチしない場合には曲線Ｑ９となり、スイッチし
た場合には曲線Ｑ＋ａとなる。すなわち、点Ｃにおいて
は入力信号！’１％が論理「１」、換言すると電流が流
れた場合における動作点を示し、点すは入力信号Ｉｉｚ
が論理「０」の場合である。負荷回路に電流ＩＢ が流
れるのは点すの場合であり、点Ｃの場合には負荷回路で
は電流は流れない。而して第６図（ａｌに示した回路は
タイミング信号によって入力信号１１作に対してインバ
ータ機能を有する動作をする。
Ｑｅである。負荷曲線は磁界結合ジョセフソン素子Ｊｉ
がスイッチしない場合には曲線Ｑ９となり、スイッチし
た場合には曲線Ｑ＋ａとなる。すなわち、点Ｃにおいて
は入力信号！’１％が論理「１」、換言すると電流が流
れた場合における動作点を示し、点すは入力信号Ｉｉｚ
が論理「０」の場合である。負荷回路に電流ＩＢ が流
れるのは点すの場合であり、点Ｃの場合には負荷回路で
は電流は流れない。而して第６図（ａｌに示した回路は
タイミング信号によって入力信号１１作に対してインバ
ータ機能を有する動作をする。
第７図は本発明の第７の実施例を示す。第７図（ａ）は
その回路図、（ｂｌはその特性曲線図を示す。
その回路図、（ｂｌはその特性曲線図を示す。
負荷回路は抵抗ｒＬ と磁界結合ジョセフソン素子Ｊ
６１ｔＬ 、 Ｊａｊｌ の直列接続よりなり、
それに２人力信号線を有する磁界結合ジョセフソン素子
Ｊ６Ｌが並列に接続されている。さらに、磁界結合ジョ
セフソン素子Ｊａｉｔ 、 Ｊ・Ａｘ の入力信
号線は磁界結合ジョセフソン素子Ｊ１５１の２個の入力
信号線のそれぞれに接続されている。
６１ｔＬ 、 Ｊａｊｌ の直列接続よりなり、
それに２人力信号線を有する磁界結合ジョセフソン素子
Ｊ６Ｌが並列に接続されている。さらに、磁界結合ジョ
セフソン素子Ｊａｉｔ 、 Ｊ・Ａｘ の入力信
号線は磁界結合ジョセフソン素子Ｊ１５１の２個の入力
信号線のそれぞれに接続されている。
曲１ＪＩＣ＋＋は磁界結合ジョセフソン素子Ｊ６’の特
性曲線を曲線Ｑ１２は磁界結合ジョセフソン素子ＪｔＪ
ｔ 、 Ｊ６ｊＪ のうちどちらか一方がスイッチ
した場合の負荷曲線を、曲線Ｑ１３は磁界結合ジョセフ
ソン素子ＪｅｆＬｔ 、 Ｊｅｗλ が共にスイッ
チした場合の負荷曲線をそれぞれ示す。
性曲線を曲線Ｑ１２は磁界結合ジョセフソン素子ＪｔＪ
ｔ 、 Ｊ６ｊＪ のうちどちらか一方がスイッチ
した場合の負荷曲線を、曲線Ｑ１３は磁界結合ジョセフ
ソン素子ＪｅｆＬｔ 、 Ｊｅｗλ が共にスイッ
チした場合の負荷曲線をそれぞれ示す。
入力信号Ｉｉ？ＬＬ、 ＩＨａｚ が共に電流が零
すなわち論理「０」のとき、その動作点は点ａとなる。
すなわち論理「０」のとき、その動作点は点ａとなる。
また入力信号１ｉ＠１ 、 ｌ１７Ｌｚ が共に
論理「１」である場合には動作点は点Ｃとなる。なぜな
らば、このときすべての磁界結合ジョセフソン素子Ｊ６
１ 。
論理「１」である場合には動作点は点Ｃとなる。なぜな
らば、このときすべての磁界結合ジョセフソン素子Ｊ６
１ 。
Ｊｅｈ 、 Ｊ・ハ 、土スイッチしているからで
ある。
ある。
この状態すなわち入力信号が共に論理「１」、あるいは
論理「０」の状態では負荷回路に電流が流れない。磁界
結合ジョセフソン素子Ｊ＊Ｌ１． Ｊｅｈの入力信号
線の一方に電流が流れた場合、すなわち入力信号の一方
が論理「１」、他方が論理ｒＯＪの場合には、そのとき
の負荷曲線が曲線ＱＩ２であるからして動作点は点すと
なる。このときは負荷に電流が流れる。換言すれば、２
人力信号に対し、２人力のうち一方にのみ電流が流れた
場合、負荷に電流が流れ、その他の場合すなわち、共に
電流が零あるいは電流が流れた場合には負荷回路に電流
は流れない。而してこの回路は排他的論理和、換言すれ
ばＥＯＲ論理を有する。
論理「０」の状態では負荷回路に電流が流れない。磁界
結合ジョセフソン素子Ｊ＊Ｌ１． Ｊｅｈの入力信号
線の一方に電流が流れた場合、すなわち入力信号の一方
が論理「１」、他方が論理ｒＯＪの場合には、そのとき
の負荷曲線が曲線ＱＩ２であるからして動作点は点すと
なる。このときは負荷に電流が流れる。換言すれば、２
人力信号に対し、２人力のうち一方にのみ電流が流れた
場合、負荷に電流が流れ、その他の場合すなわち、共に
電流が零あるいは電流が流れた場合には負荷回路に電流
は流れない。而してこの回路は排他的論理和、換言すれ
ばＥＯＲ論理を有する。
本発明の実施例を用いて詳細な説明を行った。
実施例では２人力あるいは３人力の論理回路を用いてい
るが、これは多入力の論理回路にも応用でき、さら辷、
前述の論理回路を組合せることによりＮＡＮＤＡＮＤ論
理Ｒ論理、ＥＮＯＲ論理等の他、多種の複雑な論理回路
を構成することが可能である。
るが、これは多入力の論理回路にも応用でき、さら辷、
前述の論理回路を組合せることによりＮＡＮＤＡＮＤ論
理Ｒ論理、ＥＮＯＲ論理等の他、多種の複雑な論理回路
を構成することが可能である。
（７）発明の効果
本発明はジョセフソン素子を負荷として使用し、ジョセ
フソン素子が有する非線形性を利用したものである。本
発明によれば動作マージンの広い各種ジョセフソン論理
回路を得ることが可能となり、さらに、抵抗素子よりジ
ョセフソン素子が専有する面積や体積は小さく、集積度
の高いジョセフソン論理回路が可能となる。
フソン素子が有する非線形性を利用したものである。本
発明によれば動作マージンの広い各種ジョセフソン論理
回路を得ることが可能となり、さらに、抵抗素子よりジ
ョセフソン素子が専有する面積や体積は小さく、集積度
の高いジョセフソン論理回路が可能となる。
第１図（ａ）、第２図、第３図（ａ）は本発明の第１〜
第３の実施例のＡＮＤ論理の回路図、第１図（ト））。 第３開山）はその動作点を示す特性曲線図、第４図（ａ
）は本発明の第４の実施例の多数決論理の回路図、第４
図（ｂ）はその動作点を示す特性曲線図、第５図は本発
明のＯＲ論理を示す特性曲線図、第６図（ａ）。 第７図（ａ）は本発明の第６．第７の実施例のインバー
タ、排他的論理和の論理のそれぞれの回路図、第６図（
ｂ）、第７図（ｂｌはその動作点を示す特性曲線図であ
る。 Ｊｌ、Ｊ２ ・・・Ｊ、、Ｊｌ ′、Ｊ２’、Ｊｙ１’
。 Ｊ休し ＪＣ７１’ｔ＋ ”ｔ２１Ｊｔａ ｌ Ｊｉ
ｉ 、 ＪＣ＋Ｊｅｔ 、Ｊｄ＋ 、Ｊ＋Ｊ！２
・・・磁界結合ジロセフソン素子、Ｊ、、、Ｊ文ユ
・・・Ｊｉｒｌ、Ｊ膚１：ａ−Ｊｌ・′。 ＪｔｃＡ、 、 ４ｔ、 Ｊ Ｉ ・・・ジｅセ
フソン素子、電 ・・・抵抗。 特許出願人 富士通株式会社 第 １ 図 ８１ 図 寓 ２日 第 ３ ロ 第 ４ 図 第 ５ 口 羽６ 図 第 ７ 図 犠 ７図 手続補正書 昭和 者７・７・７８ 日 特許庁長官殿 ｌ事件の表゛示 昭和６７年持許廓（第３００１４号 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区１−小田中１０１５番地（
５２２）名称富士通株式会社 ４、代 理 人 住所 神奈川県用崎市中
原区上小田中１０１５番地季顧明細誉＠１４頁１４１’
Ｔ乃至１５行の［第１図（ｂ）、第３図（１））は」ｔ
［第１図＜ｂ）＊ （Ｃ）、第３図（１））２２
第３の実施例のＡＮＤ論理の回路図、第１図（ト））。 第３開山）はその動作点を示す特性曲線図、第４図（ａ
）は本発明の第４の実施例の多数決論理の回路図、第４
図（ｂ）はその動作点を示す特性曲線図、第５図は本発
明のＯＲ論理を示す特性曲線図、第６図（ａ）。 第７図（ａ）は本発明の第６．第７の実施例のインバー
タ、排他的論理和の論理のそれぞれの回路図、第６図（
ｂ）、第７図（ｂｌはその動作点を示す特性曲線図であ
る。 Ｊｌ、Ｊ２ ・・・Ｊ、、Ｊｌ ′、Ｊ２’、Ｊｙ１’
。 Ｊ休し ＪＣ７１’ｔ＋ ”ｔ２１Ｊｔａ ｌ Ｊｉ
ｉ 、 ＪＣ＋Ｊｅｔ 、Ｊｄ＋ 、Ｊ＋Ｊ！２
・・・磁界結合ジロセフソン素子、Ｊ、、、Ｊ文ユ
・・・Ｊｉｒｌ、Ｊ膚１：ａ−Ｊｌ・′。 ＪｔｃＡ、 、 ４ｔ、 Ｊ Ｉ ・・・ジｅセ
フソン素子、電 ・・・抵抗。 特許出願人 富士通株式会社 第 １ 図 ８１ 図 寓 ２日 第 ３ ロ 第 ４ 図 第 ５ 口 羽６ 図 第 ７ 図 犠 ７図 手続補正書 昭和 者７・７・７８ 日 特許庁長官殿 ｌ事件の表゛示 昭和６７年持許廓（第３００１４号 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区１−小田中１０１５番地（
５２２）名称富士通株式会社 ４、代 理 人 住所 神奈川県用崎市中
原区上小田中１０１５番地季顧明細誉＠１４頁１４１’
Ｔ乃至１５行の［第１図（ｂ）、第３図（１））は」ｔ
［第１図＜ｂ）＊ （Ｃ）、第３図（１））２２
Claims (6)
- （１）ジョセフソン素子と磁界結合する入力信号線を有
する磁界結合ジョセフソン素子を複数個直列接続した直
列回路と負荷回路を有し、該負荷回路は少なくとも１個
のジョセフソン素子を有することを特徴としたジッセフ
ソン論理回路。 - （２）前記磁界結合ジョセフソン素子がすべてスイッチ
したときに磁界結合ジョセフソン素子の電圧状態の電圧
の和が負荷回路のジョセフソン素子の電圧状態の電圧よ
り高く調整されて論理積機能を有することを特徴とする
特許請求の範囲第１項記載のジロセフソン論理回路。 - （３）前記磁界結合ジョセフソン素子のそれぞれの電圧
状態の電圧は負荷回路のジョセフソン素子の電圧状態の
電圧より高く調整されて論理和機能を有することを特徴
とする特許請求の範囲第１項記載のジロセフソン論理回
路。 - （４）前記磁界結合ジョセフソンのうち少なくとも２個
以上がスイッチして電圧状態のとき、前記スイッチした
磁界結合ジョセフソン素子の電圧状態の電圧の和が負荷
回路の電圧状態の電圧より高く調整されて多数決論理機
能を有することを特徴とする特許請求の・範囲第１項記
載のジロセフソン論理回路 - （５）ジョセフソン素子と磁界結合する入力信号線を有
する第１の磁界結合ジョセフソン素子と負荷回路を有し
、負荷回路はジョセフソン素子と第２の磁界結合ジョセ
フソン素子の直列回路を有し、第１の磁界結合ジョセフ
ソン素子の入力信号線にはクロック信号を、第２の磁界
結合ジョセフソン素子の入力信号線には入力信号を入力
し、インバータ機能を有することを特徴としたジタセフ
ソン論理回路 - （６）ジョセフソン素子と磁界結合する複数の入力信号
線を有する第１の磁界結合ジョセフソン素子と負荷回路
を有し、負荷回路はジョセフソン素素子と磁界結合する
入力信号線を有する複数の第２の一磁界結合素子の直列
回路を有し、前記複数の第２の磁界結合ジョセフソン素
子の人力信号綿は前記第１の磁界結合ジョセフソン素子
の複数の入力信号線に接続されたことを特徴としたジョ
セフソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030014A JPS58147239A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030014A JPS58147239A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147239A true JPS58147239A (ja) | 1983-09-02 |
| JPH047132B2 JPH047132B2 (ja) | 1992-02-10 |
Family
ID=12291999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030014A Granted JPS58147239A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147239A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024068A (ja) * | 1973-06-29 | 1975-03-14 | ||
| JPS5645337A (en) * | 1979-09-11 | 1981-04-25 | Hitachi Ltd | Feeding and assembling device for parts |
| JPS5721131A (en) * | 1980-07-15 | 1982-02-03 | Fujitsu Ltd | Josephson logical gate |
| JPS5733490A (en) * | 1980-08-06 | 1982-02-23 | Ibm | Superconductive latch circuit |
-
1982
- 1982-02-26 JP JP57030014A patent/JPS58147239A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024068A (ja) * | 1973-06-29 | 1975-03-14 | ||
| JPS5645337A (en) * | 1979-09-11 | 1981-04-25 | Hitachi Ltd | Feeding and assembling device for parts |
| JPS5721131A (en) * | 1980-07-15 | 1982-02-03 | Fujitsu Ltd | Josephson logical gate |
| JPS5733490A (en) * | 1980-08-06 | 1982-02-23 | Ibm | Superconductive latch circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047132B2 (ja) | 1992-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490630A (en) | Current switch emitter follower with current mirror coupled push-pull output stage | |
| US3539824A (en) | Current-mode data selector | |
| US3663837A (en) | Tri-stable state circuitry for digital computers | |
| US4210830A (en) | High speed switching circuit | |
| US3104327A (en) | Memory circuit using nor elements | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| US3183370A (en) | Transistor logic circuits operable through feedback circuitry in nonsaturating manner | |
| JPS58147239A (ja) | ジヨセフソン論理回路 | |
| JPS6010815A (ja) | 論理回路 | |
| JPH0738414A (ja) | シングルエンド入力論理ゲートを有する集積論理回路 | |
| US3502900A (en) | Signal control circuit | |
| US3631260A (en) | Logic circuit | |
| US3156830A (en) | Three-level asynchronous switching circuit | |
| US3275813A (en) | Full binary adder using one tunnel diode | |
| US3238387A (en) | Bistable multivibrators | |
| US3483398A (en) | Non-saturating inhibit switching circuit | |
| US3201614A (en) | Logic circuit | |
| US3105913A (en) | Circuit, including positive and negative resistance active elements, which exhibits reduced hysteresis | |
| US3175097A (en) | Logic circuits employing transistors and negative resistance diodes | |
| US3708695A (en) | High speed switch with complementary outputs | |
| US3248561A (en) | Logic circuit | |
| US3471709A (en) | Magnetic core flip-flop circuit | |
| US3222542A (en) | Threshold circuit employing negative resistance diode and device having particular volt-ampere characteristic | |
| US3418491A (en) | Utilizing identical signal levels for logic and inhibit functions | |
| GB1172369A (en) | Improvements in and relating to Data Storage Apparatus |