JPS58146920A - Bus interface system - Google Patents

Bus interface system

Info

Publication number
JPS58146920A
JPS58146920A JP57030778A JP3077882A JPS58146920A JP S58146920 A JPS58146920 A JP S58146920A JP 57030778 A JP57030778 A JP 57030778A JP 3077882 A JP3077882 A JP 3077882A JP S58146920 A JPS58146920 A JP S58146920A
Authority
JP
Japan
Prior art keywords
bus
data
control
controlled
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57030778A
Other languages
Japanese (ja)
Inventor
Etsuo Funada
悦生 船田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57030778A priority Critical patent/JPS58146920A/en
Publication of JPS58146920A publication Critical patent/JPS58146920A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To simplify the structure of a device by accomodating a control part controlling the occupation of a various buses, a controlled part to be controlled by information from the buses and a maintenance device connected to the bases in the same module. CONSTITUTION:A function module 6 is constituted by the control part 6a and the controlled part 6b and addresses, data and control signals are transmitted/ received through an address bus 4a, a data bus 4b and a control bus 4c respectively. A bus maintenance device 3 is connected to respective buses 4a, 4c. The controlled module 6b reads out data from the data bus 4b in accordance with a control signal and outputs interface signals 5a, 5b in accordance with the data. Consequently it is possible to develope the device easily, utilize the oridinary maintenance device as it is and reduce the circuit at its size.

Description

【発明の詳細な説明】 この発明は、データ処理装置χバスを介して接続させる
ためのバス・インターフェイス方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bus interface system for connecting data processing devices via a χ bus.

従来、この種の方式として@1図に示すものがあった。Conventionally, there has been a system of this type as shown in Figure @1.

第1FIAにおいて、1はバス制御モジュール、2 a
 * 2 b Id、バス制御モジュール、5Bバx・
メンテナンスのモジュール、4m、4b、4゜ババス制
御モジュール1〜バス◆メンテナンス−モジュール3を
接続するアドレス・バス、データ・バス、コントロール
・バスでアル。
In the first FIA, 1 is a bus control module, 2 a
*2 b Id, bus control module, 5B bus
Maintenance module, 4m, 4b, 4° bus Control module 1 to bus ◆ Maintenance module 3 is connected to the address bus, data bus, and control bus.

次に動作について説明する。バス制御モジュール1は出
力動作時、被制御モジュール2&又は2bt選択するア
ドレス全アドレス・バス2&に出力し、データ音データ
・バス4bに出力し、コントロール信号シコントロール
・バス4cに出力スル。
Next, the operation will be explained. During output operation, the bus control module 1 outputs all addresses selected by the controlled module 2& or 2b to the address bus 2&, outputs the data to the sound data bus 4b, and outputs the control signal to the control bus 4c.

これにより、選択された例えば被制御モジュール2aは
コントロール信号に従ってf −/・、p<ス4bから
データχ読み込み、このデータによりインターフェイス
信号5a 、5bv出力する。
As a result, the selected controlled module 2a, for example, reads data χ from f -/.

また、バス制御モジュール1は入力動作時、データ入力
のためコントロール信号シコントロール・バス40に出
力し、他は出力動作と同じようにして被制御モジュール
2亀からデータ・バス4bに出力されたデータを読み込
む。
Also, during the input operation, the bus control module 1 outputs a control signal to the control bus 40 for data input, and the other data is output from the controlled module 2 to the data bus 4b in the same manner as in the output operation. Load.

従来のバス・インターフェイス方式は、以上のように構
成されていたので、モジュール数を最小にしてもモジュ
ール数が2とする欠点があり、また単一モジュールとす
れば特殊なメインテナンス装置が必要となるなどの欠点
があった。
Since the conventional bus interface method was configured as described above, it has the disadvantage that even if the number of modules is minimized, the number of modules is 2, and if it is a single module, special maintenance equipment is required. There were drawbacks such as.

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、構成を簡単和することができる
バス・インターフェイス方式を提供することを目的とす
る。
The present invention was made in order to eliminate the drawbacks of the conventional ones as described above, and an object of the present invention is to provide a bus interface system that can simplify the configuration.

以下、この発明の一実施例を図について説明する。纂2
図において、6はバス制御部61Lと被制御部6bとt
有する機能モジュールで、アドレス・バス4a、f−タ
・バス4bおよびコン)ロールeパス4aK接続されて
いる。また、81図と同一符号の部分は同一部分である
ことt示す。
An embodiment of the present invention will be described below with reference to the drawings. Column 2
In the figure, 6 indicates a bus control section 61L, a controlled section 6b, and t.
It is a functional module having an address bus 4a, a f-ta bus 4b and a control e-path 4aK. Also, parts with the same reference numerals as in FIG. 81 indicate the same parts.

データの受渡しは第1図で説明したと同じようになされ
るもので、バス制御部6亀および被制御部6bti互に
アドレス・バス4亀、データ・バス4bおよびコントロ
ール・バス4OV介してアドレス、データおよびコント
ロール信号の受渡しt行なう。
Data is transferred in the same manner as explained in FIG. Data and control signals are exchanged.

なお、上記実施例ではアドレス・バスを設けた場合を説
明したが、アドレス・バスを取9除いたメンテナンス専
用バスでも上記実施例と同様の効果を奏する。
In the above embodiment, a case in which an address bus is provided has been described, but a maintenance dedicated bus from which the address bus is removed can also produce the same effects as in the above embodiment.

以上のように、この発明によれば、複数の機能ブロック
tバス・インターフェイス方式にて構成したので、装置
の開発が容易となり、特殊なメンテナンス装置を同時に
開発する必要がなく、従来のバス・メンテナンス装置が
そのtt利用でき。
As described above, according to the present invention, since a plurality of functional blocks are configured using the t-bus interface method, device development is facilitated, and there is no need to develop special maintenance devices at the same time. The device is available for that tt.

またビット・パラレルにてデータの受は渡しtする場合
にアドレス照合部が省略でき、またパラレル・データの
受は渡しのためのストローブ信号を作成する回路も小さ
いスペースにて実現することが可能となる効果がある。
In addition, when receiving data in bit parallel, the address verification section can be omitted when passing data, and when receiving parallel data, the circuit that creates the strobe signal for passing can be realized in a small space. There is a certain effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のバス・インターフェイス方式のブロック
図、1JII2図はこの発明の一実施例によるバス・、
インターフェイス方式のブロック図である。 3・・・バス・メンテナンス装置、4m・−・アドレス
・バス、4b・・・データーバス、40・・・コントロ
ール・バス、6・・・機能モジュール、61…パス制御
部、6b・・・被制御部。なお1図中、同一符号は同一
部分を示す。 代理人 葛野信−<t’tか1名) li1図 @2図
FIG. 1 is a block diagram of a conventional bus interface system, and FIG. 1JII2 is a block diagram of a conventional bus interface system.
FIG. 2 is a block diagram of an interface method. 3... Bus maintenance device, 4m... Address bus, 4b... Data bus, 40... Control bus, 6... Function module, 61... Path control unit, 6b... Target control section. Note that the same reference numerals in Figure 1 indicate the same parts. Agent Makoto Kuzuno - <t't or 1 person) li1 figure @2 figure

Claims (1)

【特許請求の範囲】[Claims] アドレス拳パス、データ・バス及ヒコントロール・バス
を含むバスの占有を制御するバス制御部、上記バスを介
して入力される情報により制御される被制御部及び上記
バスに接続されて保守のための情報を入出力するバス・
メインテナンス装置を同一モジュールに収容し、上記バ
スを介して上記バス制御部と被制御部との間忙おけるデ
ータの受は渡しtするようにしたバス・インターフェイ
ス方式。
A bus control unit that controls the occupancy of buses including an address bus, a data bus, and a control bus; a controlled unit that is controlled by information input via the bus; and a controlled unit that is connected to the bus for maintenance purposes. A bus that inputs and outputs information about
A bus interface system in which a maintenance device is housed in the same module, and data is transferred between the bus control section and the controlled section via the bus.
JP57030778A 1982-02-25 1982-02-25 Bus interface system Pending JPS58146920A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57030778A JPS58146920A (en) 1982-02-25 1982-02-25 Bus interface system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57030778A JPS58146920A (en) 1982-02-25 1982-02-25 Bus interface system

Publications (1)

Publication Number Publication Date
JPS58146920A true JPS58146920A (en) 1983-09-01

Family

ID=12313132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57030778A Pending JPS58146920A (en) 1982-02-25 1982-02-25 Bus interface system

Country Status (1)

Country Link
JP (1) JPS58146920A (en)

Similar Documents

Publication Publication Date Title
JPS61141065A (en) Bus system
JPS58146920A (en) Bus interface system
JPS6242306B2 (en)
KR840000385B1 (en) Bus connection system
JP2776508B2 (en) Self-diagnosis device in video switching device
JP3200821B2 (en) Semiconductor integrated circuit system
JPS5622157A (en) Process system multiplexing system
JPS6225323A (en) Speech storage system
JPH064469A (en) Input/output device control system
JPS6325383B2 (en)
JPS63165941A (en) Inter-card access system
JPS6214252A (en) Inter-device control signal giving and receiving system
JPS58139234A (en) Signal input system
JPS6384399A (en) Key telephone system
JPS58218230A (en) Selecting circuit of delay time
JPS59216268A (en) Information processing device having multiport ram
JPH0528094A (en) Dma data transfer device
JPH0251751A (en) Ram control circuit
JPS60254264A (en) Control system of plural devices
JPS5863636U (en) switch input circuit
JPH0664561B2 (en) Simultaneous writing circuit
JPS6190250A (en) Interface circuit
JPS61157961A (en) Unit mounting confirmation system
JPS59174913A (en) Programmable sequencer
JPS6024661A (en) Interlocking method of input/output card