JPS58144581A - モ−タ−速度制御回路 - Google Patents
モ−タ−速度制御回路Info
- Publication number
- JPS58144581A JPS58144581A JP57026487A JP2648782A JPS58144581A JP S58144581 A JPS58144581 A JP S58144581A JP 57026487 A JP57026487 A JP 57026487A JP 2648782 A JP2648782 A JP 2648782A JP S58144581 A JPS58144581 A JP S58144581A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- output
- data signal
- speed
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/22—Controlling the speed digitally using a reference oscillator, a speed proportional pulse rate feedback and a digital comparator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はモーターの連間制御回路に関し、特に線速度−
子方式のディジタル・オーディオ・ディスク（ＤＡＤＪ
装置のモーターの連間制御回路に関する。
子方式のディジタル・オーディオ・ディスク（ＤＡＤＪ
装置のモーターの連間制御回路に関する。
最近脚光を浴びているＤＡＤに於いては、ディスクの回
転は線速度が一定となるよう規定されており、それに伴
ないディスクを回転駆動するモーターの回転数は。ピッ
クアップの移動と共ｌ：順次可変するよう構成されてい
る。
転は線速度が一定となるよう規定されており、それに伴
ないディスクを回転駆動するモーターの回転数は。ピッ
クアップの移動と共ｌ：順次可変するよう構成されてい
る。
而してモーターを制御する制御信号は、ディスク上に記
録されたデータ信号に基づき形成されるが、従来はデー
タ信号をＦＭ復調する等の方法が行なわれていたが、調
整が複雑になると共にＩＣ化が難しいという問題があっ
た。
録されたデータ信号に基づき形成されるが、従来はデー
タ信号をＦＭ復調する等の方法が行なわれていたが、調
整が複雑になると共にＩＣ化が難しいという問題があっ
た。
従って本発明はディスクより検出したデータ信号をディ
ジタル的に処理してモーター制御信号を発生することに
より、ＩＣ化に適したモーターの速度開側回路を提供す
るものである。
ジタル的に処理してモーター制御信号を発生することに
より、ＩＣ化に適したモーターの速度開側回路を提供す
るものである。
以下本発明の実施例を図面と共に説明する。本発明のモ
ーター速度制御回路の構成を示す第１図に於いて、（１
（は肉示せぬディスクよりピックアップ１２；により検
出されたデータ信号（ｓｏＪが入方されたパルス発生回
路で、データ信号（ｓｏ）の立上りで動作するワンショ
・ントマルチバイブレーター（３１と、立下りで動作す
るワンショ・ソトマルチバイブレーター＋４１と、両ワ
ンシ、ットマルチバイブレーター＋３１１４１の出力が
入方されたＯＲゲート（５）で構成されている。ここで
ピツクアツプ１２１よす検６ 出されるデータ信号（８，０）は、信号レベルに応じサ
ンプリング周波数（４，３２１８ＭＨｚ）の５ビツトか
ら１１ビ・ント分の大きさと規定されている為、第４図
に示すようにデータ信号（ＳｏＪが検出された場合、Ｏ
Ｒデート（５）からは第４図に示すようなパルス（Ｓ３
）が発生される。（６）はサンプリング周波数と同一の
周波数（Ｓ４）を発振する基準発振器で水晶発振器で構
成されている。（７）はパルス発生回路（１）と基準発
振器（６）の出力が入力された位相比較回路で、パルス
発生回路（１）の出力（Ｓ３）と基準発振器（６）の出
力（Ｓ４）の位相を比較し１位相差に応じた誤差電圧を
発生するよう構成されている。具体的には第２図（二示
すようにパルス発生回路（１ンの出力（Ｓ３）が夫々一
方の入力に供給され、他方の入力に基準発振器（６）の
出力（Ｓ４）がインバータ呵８）を介して供給されたＮ
ＡＮＤゲート（９１と、基準発振器（６１の出力（Ｓ４
）が直接供給されたＡＮＤゲート＋１０１と、ゲート電
“極（二ＮＡＮＤゲート（９）の出力が供給されたチャ
ージポンプｕ１１を構成するＰチャンネルＦＢ’ｒａ２
＋と、ＡＮＤゲー）ｔｌｏｌの出力がゲート電極に供給
されたＮチャ７ネルＦ Ｂ ＴＱ３１テ構成すれ、
Ｆ ｌｉｔ Ｔ（１２＋０３１１７）接続点と接地間に
接続されたコンデンサー（１４＋の充放電の制御で、コ
ンデンサー（１４１の端子間電圧を制御するよう構成さ
れている。
ーター速度制御回路の構成を示す第１図に於いて、（１
（は肉示せぬディスクよりピックアップ１２；により検
出されたデータ信号（ｓｏＪが入方されたパルス発生回
路で、データ信号（ｓｏ）の立上りで動作するワンショ
・ントマルチバイブレーター（３１と、立下りで動作す
るワンショ・ソトマルチバイブレーター＋４１と、両ワ
ンシ、ットマルチバイブレーター＋３１１４１の出力が
入方されたＯＲゲート（５）で構成されている。ここで
ピツクアツプ１２１よす検６ 出されるデータ信号（８，０）は、信号レベルに応じサ
ンプリング周波数（４，３２１８ＭＨｚ）の５ビツトか
ら１１ビ・ント分の大きさと規定されている為、第４図
に示すようにデータ信号（ＳｏＪが検出された場合、Ｏ
Ｒデート（５）からは第４図に示すようなパルス（Ｓ３
）が発生される。（６）はサンプリング周波数と同一の
周波数（Ｓ４）を発振する基準発振器で水晶発振器で構
成されている。（７）はパルス発生回路（１）と基準発
振器（６）の出力が入力された位相比較回路で、パルス
発生回路（１）の出力（Ｓ３）と基準発振器（６）の出
力（Ｓ４）の位相を比較し１位相差に応じた誤差電圧を
発生するよう構成されている。具体的には第２図（二示
すようにパルス発生回路（１ンの出力（Ｓ３）が夫々一
方の入力に供給され、他方の入力に基準発振器（６）の
出力（Ｓ４）がインバータ呵８）を介して供給されたＮ
ＡＮＤゲート（９１と、基準発振器（６１の出力（Ｓ４
）が直接供給されたＡＮＤゲート＋１０１と、ゲート電
“極（二ＮＡＮＤゲート（９）の出力が供給されたチャ
ージポンプｕ１１を構成するＰチャンネルＦＢ’ｒａ２
＋と、ＡＮＤゲー）ｔｌｏｌの出力がゲート電極に供給
されたＮチャ７ネルＦ Ｂ ＴＱ３１テ構成すれ、
Ｆ ｌｉｔ Ｔ（１２＋０３１１７）接続点と接地間に
接続されたコンデンサー（１４＋の充放電の制御で、コ
ンデンサー（１４１の端子間電圧を制御するよう構成さ
れている。
（１５１はピックアップ（２１により検出されたデータ
信号（ＳｏＪが規定の３ビツトから１１ビツトの範囲内
にあるか否かを検出する検出回路で、前記パルス発生向
ｌ＃！ｒ（１１のワンショットマルチバイブレータ−＋
３１１４１の出力（Ｓｌ）（Ｓ２）と、基準発振器（６
）の出力（Ｓ４）が入力されており、第３図に示すよう
に構成されている。即ち＋１６１はワンショットマルチ
バイブレータ−（３１の出力（Ｓ、）がプリセラトイネ
ーブル（ＰＥＪ端子に入力され、定数１５、がブリセウ
トされるよう構成され、基準発振器＋６１よりのへカパ
ルスでダウンカウントし、′０、になるとＨレベル信号
を出力する第１ダウンカウンタ、ａηは同じく定数′″
１２．がプリセットされるよう構成された第２ダウンカ
ウンタで、夫々のダウンカウンタ−＋１６１（ｌηの出
力はＤフリ・ソブフロフブ（１８１（１９に供給され、
ワンショットマルチバイブレータ−＋４１の出力Ｃ８２
３でセウトされるよう構成されている。モしてＤフリッ
プフロプブｆｌ１６の出力がチャージポンプ■を構成す
るＰチャンネルＦＥＴ＋２１１のゲート電極に、又Ｄフ
リップフロップａ９がＮチ゛ヤンネルＦＥＴｔ２Ｚのゲ
ート電極に供給され、Ｆ’Ｂ〒（２１）（２２１の接続
点と接地間に接続されたコンデンサー（ハ）の充放電の
制御で、コンデンサー〇４１の端子間電圧を制御するよ
う構成されている。
信号（ＳｏＪが規定の３ビツトから１１ビツトの範囲内
にあるか否かを検出する検出回路で、前記パルス発生向
ｌ＃！ｒ（１１のワンショットマルチバイブレータ−＋
３１１４１の出力（Ｓｌ）（Ｓ２）と、基準発振器（６
）の出力（Ｓ４）が入力されており、第３図に示すよう
に構成されている。即ち＋１６１はワンショットマルチ
バイブレータ−（３１の出力（Ｓ、）がプリセラトイネ
ーブル（ＰＥＪ端子に入力され、定数１５、がブリセウ
トされるよう構成され、基準発振器＋６１よりのへカパ
ルスでダウンカウントし、′０、になるとＨレベル信号
を出力する第１ダウンカウンタ、ａηは同じく定数′″
１２．がプリセットされるよう構成された第２ダウンカ
ウンタで、夫々のダウンカウンタ−＋１６１（ｌηの出
力はＤフリ・ソブフロフブ（１８１（１９に供給され、
ワンショットマルチバイブレータ−＋４１の出力Ｃ８２
３でセウトされるよう構成されている。モしてＤフリッ
プフロプブｆｌ１６の出力がチャージポンプ■を構成す
るＰチャンネルＦＥＴ＋２１１のゲート電極に、又Ｄフ
リップフロップａ９がＮチ゛ヤンネルＦＥＴｔ２Ｚのゲ
ート電極に供給され、Ｆ’Ｂ〒（２１）（２２１の接続
点と接地間に接続されたコンデンサー（ハ）の充放電の
制御で、コンデンサー〇４１の端子間電圧を制御するよ
う構成されている。
＋２４１）ま位相比較回路（７）と検出回路０５）の出
力が供給）されたローパスフィルターで１位相比較回路
（７）と検出回路（１５１の出力を反転した出力を発生
し、モーター外に制御信号を供給するよう構成されてお
り。
力が供給）されたローパスフィルターで１位相比較回路
（７）と検出回路（１５１の出力を反転した出力を発生
し、モーター外に制御信号を供給するよう構成されてお
り。
モーター□□□はローパスフィルター１２４１の出力電
圧に応じ回転数が可変される。
圧に応じ回転数が可変される。
次に斯る構成よりなる本発明の動作につき説明する。
先ずピックアップ（２はリデータ信ｅ（Ｓｏ）が検出さ
れると、その立上りでワンショットマルチバイブレータ
−（３１が動作されパルス（Ｓｌ）が発生されると、検
出回路（１５１の第１．＠２ダウンカウンター（１６１
ａｎｌのプリセット・イネーブル（ＰＥＪ端子に供給さ
れ、第１．＠２ダウンカウンター＋１６１（１７）は天
々１５．及び１２．に設定される。この時出力されたデ
ータ信号（Ｓ Ｊが例えば第５図に示すように５ビツ
トの大きさであるとすると、データ信□号（Ｓｏ）が発
生されている期間に第１゜１８２ダウンカウンタ−＋１
６１Ｑ７１には基準発振器（６）から５個のパルス（Ｓ
４Ｊが入力される為、第１ダウンカウンタ−ｔｔｅは１
０、に第２ダウンカウンタ−゛）ηは％７．になる。し
たがって第１ダウンカウンタ−ａｅの出力は％Ｈ１で第
２ダウンカウンタ−αｎの出力は１Ｌ％であり、データ
信号（ＳｏＪの立下すでワンショットマルチバイブレー
タ−（４１が動作されパルス（Ｓ２）が発生されると、
Ｄフリップ・７０ツブ１１８） ［１９は同特にセット
され出力＜Ｑ）がＨレベルとＬレベルに設定される為、
Ｆ’１ＴＣ１１１（２カは共にＯＦＦ状態である所謂フ
ローティング状態となり、コンデンサー（ハ）の電位に
変化は生じない□。このようにデータ信号（Ｓｏ）が規
定の３ビットから１１ビツトの範囲にある時、検出回路
Ｃ１５１の出力は変化せず、モーター固の速度可変は行
なわない。
れると、その立上りでワンショットマルチバイブレータ
−（３１が動作されパルス（Ｓｌ）が発生されると、検
出回路（１５１の第１．＠２ダウンカウンター（１６１
ａｎｌのプリセット・イネーブル（ＰＥＪ端子に供給さ
れ、第１．＠２ダウンカウンター＋１６１（１７）は天
々１５．及び１２．に設定される。この時出力されたデ
ータ信号（Ｓ Ｊが例えば第５図に示すように５ビツ
トの大きさであるとすると、データ信□号（Ｓｏ）が発
生されている期間に第１゜１８２ダウンカウンタ−＋１
６１Ｑ７１には基準発振器（６）から５個のパルス（Ｓ
４Ｊが入力される為、第１ダウンカウンタ−ｔｔｅは１
０、に第２ダウンカウンタ−゛）ηは％７．になる。し
たがって第１ダウンカウンタ−ａｅの出力は％Ｈ１で第
２ダウンカウンタ−αｎの出力は１Ｌ％であり、データ
信号（ＳｏＪの立下すでワンショットマルチバイブレー
タ−（４１が動作されパルス（Ｓ２）が発生されると、
Ｄフリップ・７０ツブ１１８） ［１９は同特にセット
され出力＜Ｑ）がＨレベルとＬレベルに設定される為、
Ｆ’１ＴＣ１１１（２カは共にＯＦＦ状態である所謂フ
ローティング状態となり、コンデンサー（ハ）の電位に
変化は生じない□。このようにデータ信号（Ｓｏ）が規
定の３ビットから１１ビツトの範囲にある時、検出回路
Ｃ１５１の出力は変化せず、モーター固の速度可変は行
なわない。
この時データ信号（Ｓｏ）と基準周波数の位相が完全に
一致しておれば第６図（二示すように位相検出回路（７
）に於いては、ワンショットマルチノ（イブレータ−（
３１の出力（Ｓ、Ｊと基準発振器（６）の出力（Ｓ４）
の一致がＡＮＤゲート００で検出され。
一致しておれば第６図（二示すように位相検出回路（７
）に於いては、ワンショットマルチノ（イブレータ−（
３１の出力（Ｓ、Ｊと基準発振器（６）の出力（Ｓ４）
の一致がＡＮＤゲート００で検出され。
その間ＮチャンネルｒＥＴｆ１３１が導通でコンデンサ
ーＩの電荷が放電されるが、続いてワンショットマルチ
バイブレーター（３１の出力と基準周波数σ）インバー
ター出力（Ｓ−４１の一致がＮＡＮＤゲート（９；で検
出されるとＰチャンネルＦ’ＥＴＯ２１の導通でコンデ
ンサー（１４１に充電が行なわれる為１位相力Ｓ 一致
しておれば放電と充電明間が同一となり、結果的にコン
デンサー〇４１の電位に変化はない。し力１し位相がず
れてくると、放電と充電期間に差が生じることにより、
コンデンサー（１４＋の電位に変化を生じ差電位に応じ
た電圧がローノくス・ライｌレター（２４１を介してモ
ーターｊに供給されることにより、モーターへは位相差
が零になるよう回転開割される。
ーＩの電荷が放電されるが、続いてワンショットマルチ
バイブレーター（３１の出力と基準周波数σ）インバー
ター出力（Ｓ−４１の一致がＮＡＮＤゲート（９；で検
出されるとＰチャンネルＦ’ＥＴＯ２１の導通でコンデ
ンサー（１４１に充電が行なわれる為１位相力Ｓ 一致
しておれば放電と充電明間が同一となり、結果的にコン
デンサー〇４１の電位に変化はない。し力１し位相がず
れてくると、放電と充電期間に差が生じることにより、
コンデンサー（１４＋の電位に変化を生じ差電位に応じ
た電圧がローノくス・ライｌレター（２４１を介してモ
ーターｊに供給されることにより、モーターへは位相差
が零になるよう回転開割される。
このようにして常にモーター（ハ）の回転が微調整され
る。
る。
次にモーター（ハ）の回転連間が高くなると、ピックア
ップ（２）から検出される最小の３ビツトのデータ信号
（ＳｏＪが例えば第７図（ｂ月：示すように２ビーＩト
の長さで検出されるようになる為、カウンター（′ｌ６
１ａ７１には２個のパルスしか入力されずデ出力は何ｆ
−ＬもＬレベルとなり、ワンショットマル・チバイブレ
ーター＋４１の出力発生でＤフリップフロップｆｌＨ９
は両出力ともＬレベルになり、ＰチャンネルＦＥＴ（２
１１が導通されることにより、コンデンサーのに充電か
行なわれ電位が上昇される。電位の上昇ハローパス・フ
ィルター（２４１で反転されローパス・フィルター−の
出力は逆に低下される為モーター四の速度は低下される
。ディスクの１回転中に最小ビットのデータ信号は複数
個検出されることにより、チャージポンプ■が前述のよ
うにフローティング伏態となる迄モーター（２５１の速
度制御が行なわれる。
ップ（２）から検出される最小の３ビツトのデータ信号
（ＳｏＪが例えば第７図（ｂ月：示すように２ビーＩト
の長さで検出されるようになる為、カウンター（′ｌ６
１ａ７１には２個のパルスしか入力されずデ出力は何ｆ
−ＬもＬレベルとなり、ワンショットマル・チバイブレ
ーター＋４１の出力発生でＤフリップフロップｆｌＨ９
は両出力ともＬレベルになり、ＰチャンネルＦＥＴ（２
１１が導通されることにより、コンデンサーのに充電か
行なわれ電位が上昇される。電位の上昇ハローパス・フ
ィルター（２４１で反転されローパス・フィルター−の
出力は逆に低下される為モーター四の速度は低下される
。ディスクの１回転中に最小ビットのデータ信号は複数
個検出されることにより、チャージポンプ■が前述のよ
うにフローティング伏態となる迄モーター（２５１の速
度制御が行なわれる。
一方モーター６１の速度が低い場合には、第７図（０）
に示すように最長の１１ビツトのデータ信号（ＳｏＪが
１１ビツト以上の長さで検出される為、検出回路０５１
の＠２ダウンカウンター（１７１には１２個ａｈのパル
スが入力されることにより、データ信号の立下り時点で
第２ダウンカウンタ−αηの出力は１Ｈ・ レベルとな
り、ワンショットマルチバイブレータ−（４）のパルス
（Ｓ２）発生でＤフリップフロップ（１９の出力がＨレ
ベルになる為、Ｎチ１ヤンネルＦ Ｅ Ｔ （２３の導
通でコンデンサー器の電荷が放電される。放電によりコ
ンデンサー器の電位が低下’すると、ローパス・フィル
ター関の出力電圧は高くなりモーター価）の速度は上昇
する。モーター＠の速度制御は前述のように検出回路ｆ
１５１のチャージポンプ■がフローティング状態になる
進行なわれる。ピックアップ（２１がディスクの外周を
検出する場合は内周を検出する場合に比べ線速度は大き
くなる為、モーター■の速度は前述のように′恢くされ
線速度が一定になるように制御される。
に示すように最長の１１ビツトのデータ信号（ＳｏＪが
１１ビツト以上の長さで検出される為、検出回路０５１
の＠２ダウンカウンター（１７１には１２個ａｈのパル
スが入力されることにより、データ信号の立下り時点で
第２ダウンカウンタ−αηの出力は１Ｈ・ レベルとな
り、ワンショットマルチバイブレータ−（４）のパルス
（Ｓ２）発生でＤフリップフロップ（１９の出力がＨレ
ベルになる為、Ｎチ１ヤンネルＦ Ｅ Ｔ （２３の導
通でコンデンサー器の電荷が放電される。放電によりコ
ンデンサー器の電位が低下’すると、ローパス・フィル
ター関の出力電圧は高くなりモーター価）の速度は上昇
する。モーター＠の速度制御は前述のように検出回路ｆ
１５１のチャージポンプ■がフローティング状態になる
進行なわれる。ピックアップ（２１がディスクの外周を
検出する場合は内周を検出する場合に比べ線速度は大き
くなる為、モーター■の速度は前述のように′恢くされ
線速度が一定になるように制御される。
したがってディスクの外周を検出する速度は、内周を検
出する速度に比べ低く設定される。
出する速度に比べ低く設定される。
上述の如く本発明のモーター速度制御回路は、ディスク
から検出されたデータ信号の最小ビットと鰻長ピッ＋ｌ
言号が正確に検出されているかを判定し、その誤差信号
に基づいてモーター速度を粗鴎整し、所定の範囲内に入
るとデータ信号と基準周波数との位…を比較することに
より１位相差に基づく誤差信号でモーター速度を微調整
するものでモーター速度を正確に調整することかり能と
なる。
から検出されたデータ信号の最小ビットと鰻長ピッ＋ｌ
言号が正確に検出されているかを判定し、その誤差信号
に基づいてモーター速度を粗鴎整し、所定の範囲内に入
るとデータ信号と基準周波数との位…を比較することに
より１位相差に基づく誤差信号でモーター速度を微調整
するものでモーター速度を正確に調整することかり能と
なる。
第１図は本発明の構成を示すブロック図、′＠２図は第
１図の位相比較回路の構成を示す図、第６図は第１図の
検出回路の構成を示す図、第４図。 第５図１．第７図は第１間髪部の構成を示す肉、第６図
は第２間装部の構成を示す図である。 ＋１１・・・パルス発生回路、（２し・ピックアップ、
（６）・・・基準発振器、（７）・・・位相比較回路、
ｌｌ１１・・・チャージボンブ、（１９・・・検出回路
、 ｆ１６１（１７１・・・第１． 第２ダウンカウン
タ−２翰・・・チャージポンプ、 （２４１・・・ロー
パス・フィルター、（２５）・・・モーター。 示 ４１４
１図の位相比較回路の構成を示す図、第６図は第１図の
検出回路の構成を示す図、第４図。 第５図１．第７図は第１間髪部の構成を示す肉、第６図
は第２間装部の構成を示す図である。 ＋１１・・・パルス発生回路、（２し・ピックアップ、
（６）・・・基準発振器、（７）・・・位相比較回路、
ｌｌ１１・・・チャージボンブ、（１９・・・検出回路
、 ｆ１６１（１７１・・・第１． 第２ダウンカウン
タ−２翰・・・チャージポンプ、 （２４１・・・ロー
パス・フィルター、（２５）・・・モーター。 示 ４１４
Claims (1)
- 【特許請求の範囲】 ＋１１ ディジタル・オーディオ・ディスク（ＤＡＤ
）を駆動するモーターの速１制価回路に於いて。 ディスクから検出されたデータ信号の内最小データと最
長データのビット長が正常か否かを検出する手段と、デ
ータ信号の位相とサンプリング周波数の位相とを比較す
る手段と、＠配向手段よりの誤差出力に応じモーターの
速度を制ｍする手段で構成したことを特徴とするモータ
ー速度制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026487A JPS58144581A (ja) | 1982-02-19 | 1982-02-19 | モ−タ−速度制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026487A JPS58144581A (ja) | 1982-02-19 | 1982-02-19 | モ−タ−速度制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58144581A true JPS58144581A (ja) | 1983-08-27 |
Family
ID=12194854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57026487A Pending JPS58144581A (ja) | 1982-02-19 | 1982-02-19 | モ−タ−速度制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58144581A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007099402A (ja) * | 2005-09-30 | 2007-04-19 | Jfe Steel Kk | 長尺材用吊具 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211612A (en) * | 1981-06-23 | 1982-12-25 | Sony Corp | Phase servo circuit |
-
1982
- 1982-02-19 JP JP57026487A patent/JPS58144581A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211612A (en) * | 1981-06-23 | 1982-12-25 | Sony Corp | Phase servo circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007099402A (ja) * | 2005-09-30 | 2007-04-19 | Jfe Steel Kk | 長尺材用吊具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2053748C (en) | Pll frequency synthesizer capable of changing an output frequency at a high speed | |
| JP3150480B2 (ja) | 自動的な位相オフセット較正を有する位相ロックループ | |
| EP0304791A1 (en) | Phase-locked loop having elongated time for charge and discharge | |
| JP2008079274A (ja) | 周波数比較器、周波数合成器及び関連方法 | |
| JPS61144125A (ja) | 位相ロツク・ル−プ回路装置 | |
| JP2938562B2 (ja) | 位相同期回路ｉｃ | |
| US4774479A (en) | Phase locked loop circuit | |
| EP0160567A2 (en) | Phase detector | |
| JPS6247854A (ja) | 磁気再生装置の自動トラッキング装置 | |
| JP2022144311A (ja) | 受信装置、受信装置の制御方法及びメモリコントローラ | |
| JPH0736515B2 (ja) | 位相比較器 | |
| JPH01503192A (ja) | 低ジツタ・フエーズロツク・ループ | |
| US6212249B1 (en) | Data separation circuit and method | |
| JPS58144581A (ja) | モ−タ−速度制御回路 | |
| JPS5838011B2 (ja) | 発振回路 | |
| JPS61502437A (ja) | 周波数制御発振器 | |
| JPH0628337B2 (ja) | 位相制御回路を具える電気回路装置 | |
| US5247265A (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| EP0571148B1 (en) | AGC circuit with non-linear gain for use in PLL circuit | |
| US20040066872A1 (en) | Method and apparatus for reducing clock jitter in a clock recovery circuit | |
| JPS6333757B2 (ja) | ||
| JPS58144580A (ja) | モ−タ−速度制御回路 | |
| JP2685529B2 (ja) | ビット同期回路 | |
| JPH04343524A (ja) | Ｐｌｌ回路 | |
| US5052032A (en) | Clock formation circuit |