JPS58143631A - Pll synthesizer circuit - Google Patents
Pll synthesizer circuitInfo
- Publication number
- JPS58143631A JPS58143631A JP57025496A JP2549682A JPS58143631A JP S58143631 A JPS58143631 A JP S58143631A JP 57025496 A JP57025496 A JP 57025496A JP 2549682 A JP2549682 A JP 2549682A JP S58143631 A JPS58143631 A JP S58143631A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- signal
- circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 description 6
- 239000004519 grease Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- 210000000554 iris Anatomy 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
ＰＬＬシンセサイデの可変発振器及びプログラマブル分
周器間に周波数変換器を設けて局部発振周波数を切換え
るととＫより、−の所定周波数置きの複数の周波帯内の
他の所定周波数置きの周波数信号を発生させることがで
きる。[Detailed Description of the Invention] When a frequency converter is provided between the variable oscillator and the programmable frequency divider of the PLL synthesizer to switch the local oscillation frequency, other predetermined frequencies within a plurality of frequency bands at predetermined frequency intervals of - It is possible to generate frequency signals at different frequencies.
この場合、周波数変換器の局部発振器に複数の水晶発振
子を設け、これらを切換えることにより、局部発振周波
数を切換えるを普通とする。In this case, the local oscillation frequency is usually changed by providing a plurality of crystal oscillators in the local oscillator of the frequency converter and switching between them.
しかしながら、このようにすると、ＰＬＬシンセサイデ
に基準発振器（水晶発振器）と局部発振器（水晶発振器
）との２つの基準周波数が存在することになり、得られ
る周波数信号の精度が低くなるという欠点がある・
かかる点に艦み、本発明は−の所定周波数置きの複数の
周波帯内の他の所定周波数置きの周波数信号を高周波数
精度を以って得ることのできるＰＬＬシンセサイザ回路
を提案せんとするものである。However, if this is done, the PLL synthesizer will have two reference frequencies, one for the reference oscillator (crystal oscillator) and one for the local oscillator (crystal oscillator), which has the disadvantage that the accuracy of the frequency signal obtained will be low. In view of this, the present invention proposes a PLL synthesizer circuit that can obtain frequency signals at predetermined frequency intervals within a plurality of frequency bands at predetermined frequency intervals with high frequency accuracy. It is.
以下に、本発明を送信機に適用したー夾施例を説明する
が、その前にその送信機の使用目的について若干説明す
る。An example in which the present invention is applied to a transmitter will be described below, but before that, the purpose of use of the transmitter will be briefly explained.
アメリカ合衆国のＶＨＦ’帯テレビチャンネルは、７チ
ヤンネルから１３チヤンネルまでがあり、そのうち隣接
地域に於いて使用チャンネルが重ならないように、異な
る１チャンネル置きのチャンネルが使用されている。そ
して、その地域の各空きチャンネルの周波数帯のうちの
所定周波数帯がワイヤレスマイクロフォン用に開放され
ている０次に、このアメリカ合衆国のＶＨＦ帯の各チャ
ンネル０６ ＭＨｓ幅の周波数帯を表にて示す。VHF' band television channels in the United States range from 7 channels to 13 channels, of which every other channel is used to avoid overlapping channels in adjacent areas. Then, a table shows the frequency band of 06 MHs width for each channel of the VHF band in the United States, in which a predetermined frequency band of the frequency band of each vacant channel in the area is open for wireless microphones.
（表１）
チャンネル 周波数帯（ＭＨｚ）７
１７４〜１８０
８ １８０〜１８６
９ １８６〜１９２
１０ １９２〜１９Ｂ
１１ １９８〜２０４
１２ ２０４〜２１０
１３ ２１０〜２１６
次に第１図を参照して、この各チャンネルの周波数帯の
うち、アメリカ合衆国のＦＣＣ（Ｆｅｄ＠ｒａｌＣｏｍ
ｍｕｎｉｅａｔｌｏｎｍ Ｃｏｍ１ｔｔ＊・：フエデラ
ル・コミュニケイションズ・コミティ）のＲＩＪＬＩ８
ＡＮＤＲ加ＵＬＡ〒ｌ０Ｎ８ ＰＡＲＴ ７４１１Ｕ
ＩＩＰＡＲ’ｒ Ｈ（ルールズ・アンド・レギュレイシ
ョンズ・）ぐ−ドア４・サフノ臂−トＨ）によって、ワ
イヤレスマイクロフォン用に割当てられている周波数に
ついて説明する。第１図は６ ＭＨｓ幅の各チャンネル
の周波数スペクトラムを示し、映像書送波周波数ｆｖは
６ ＭＨＩ幅の下端から１．２５ ＭＨｓ 、音声搬送
波周波数ｆ、は同様に５、７５ ＭＨＩのところにある
。(Table 1) Channel Frequency band (MHz) 7
174-180 8 180-186 9 186-192 10 192-19B 11 198-204 12 204-210 13 210-216 Next, referring to FIG. Fed@ralCom
RIJLI8 of munieatlonm Com1tt*:Federal Communications Committee
ANDR+ULA〒10N8 PART 7411U
The frequencies allocated for wireless microphones by IIPAR'r H (Rules and Regulations) will be explained. Figure 1 shows the frequency spectrum of each channel with a width of 6 MHs, where the video signal transmission frequency fv is 1.25 MHs from the lower end of the 6 MHz width, and the audio carrier frequency f is also located at 5.75 MHz. .
ワイヤレスマイクロフォン用に割当てられている搬送波
周波数は、６ＭＨｘ幅の下端の０．６ ＭＨｚ未満及び
上端の５．９４ Ｗ叱を越える部分を除いた２ ００１
Ｇ（ｓ置きの周波数（但し２．７５ ＭＨＩの近辺を除
く）で、各チャンネルに２４波ある。この２４波は、例
えば７チヤンネルについて示せば、１７４．６゜１７４
．８ 、１７５．０ 、・・・・・・１７６．６ 、
（１７６，８が欠けている）、１７０．０・・・・・・
１７９．２，１７９．４ＭＨ菖である。The carrier frequency allocated for the wireless microphone is 2001, excluding the lower end of the 6 MHz width below 0.6 MHz and the upper end above 5.94 W.
There are 24 waves in each channel at G (frequency every s (excluding the vicinity of 2.75 MHI). These 24 waves are 174.6°174 if shown for 7 channels, for example.
．． 8, 175.0,...176.6,
(176,8 is missing), 170.0...
179.2, 179.4MH irises.
そこで、ある所定周波数置きの複数の周波数帯内の特定
周波数を除く他の所定周波数置きの搬送波周波数を任意
に選択することのできる送信機に、本発明を適用した実
施例を第２図を参照して説明する。（２）は、ＪＩｌｌ
のＰＬＬシンセサイザを全体として示す。（りは基準発
振器で、その基準発振信号（例えば１００ ｋＨｚ ）
Ｆｉ位相比較器（２）に供給される６位相比較器（２
）の比較出力はローノ々スフィルタ（３）を通じて可変
発振器（電圧制御形可変発振器）（４）に供給される。Therefore, see FIG. 2 for an embodiment in which the present invention is applied to a transmitter that can arbitrarily select carrier frequencies at predetermined frequencies other than a specific frequency within a plurality of frequency bands at predetermined frequency intervals. and explain. (2) is JIll
A PLL synthesizer is shown as a whole. (The reference oscillator is a reference oscillation signal (e.g. 100 kHz)
6 phase comparators (2) fed to Fi phase comparator (2)
) is supplied to a variable oscillator (voltage-controlled variable oscillator) (4) through a low-noise filter (3).
可変発振器（４）の発振出力は周波ａＩ！″換器（７）
の混合器（８）−パントノ寺スフイルタｅｌｌ）を介し
て分局比が１／Ｐのグリスケーラ（５）に供給される一
グリスケーラ（５）の出力は分周比（可変分周比）が１
／Ｎの！ログラマプル分周器（６）に供給される。The oscillation output of the variable oscillator (4) has a frequency aI! ``Converter (7)
The output of the scaler (5) is supplied to the scaler (5) with a division ratio of 1/P through the mixer (8) - pantone filter (ell), which has a frequency division ratio (variable frequency division ratio) of 1
/N's! It is supplied to a log-maple frequency divider (6).
分周器（６）の出力が位相比較器（２）に供給されて、
基準発振器（１）よりの基準発振信号と位相比較される
。The output of the frequency divider (6) is supplied to the phase comparator (2),
The phase is compared with the reference oscillation signal from the reference oscillator (1).
（９）は周波数蒙換器（７）を構成する可変局部発振器
で、その局部発振信号が混合器（８）に供給される。(9) is a variable local oscillator constituting the frequency converter (7), and its local oscillation signal is supplied to the mixer (8).
この可変局部発振器（９）は第２のＰＬＬシンセサイザ
にて構成され、基準発振器を第１のＰＬＬシンセサイザ
（ロ）と共通としている。基準発振器（１）よりの基準
信号は位相比較器（２）に供給される６位相比較器ｏＱ
の比較出力はローノ々スフィルタ（ロ）を通じて可変発
振器（電圧制御形可質発振器）（２）に供給される。可
変発振器（４）の発振出力は、分周比が１／Ｐ’のグリ
スケーラ（至）に供給される。グリスケーラ（２）の出
力は分周比（可変分周比）が１／Ｎ’のグログラマプル
分周器−に供給される。分周器（１）の出力が位相比較
器（ロ）に供給されて、基準発振器（１）よりの基準発
振信号と位相比較される。そして、可変発振器（至）よ
りの発振出力が局部発振信号として混合器（８）に供給
される。This variable local oscillator (9) is constituted by a second PLL synthesizer, and shares a reference oscillator with the first PLL synthesizer (b). The reference signal from the reference oscillator (1) is supplied to the phase comparator (2).
The comparison output is supplied to a variable oscillator (voltage controlled variable oscillator) (2) through a low noise filter (b). The oscillation output of the variable oscillator (4) is supplied to a grease scaler with a frequency division ratio of 1/P'. The output of the grease scaler (2) is supplied to a glogram pull frequency divider with a frequency division ratio (variable frequency division ratio) of 1/N'. The output of the frequency divider (1) is supplied to a phase comparator (b), where the phase is compared with the reference oscillation signal from the reference oscillator (1). The oscillation output from the variable oscillator (to) is then supplied to the mixer (8) as a local oscillation signal.
変調器は、ここでは可変発振器（４）が兼用される。The modulator here also serves as a variable oscillator (4).
これについて第３図を参照して説明しよう。ローノ臂ス
フィルタ（３）は、入力端子ｔの一端に抵抗器Ｒ１が接
続され、その他端及び接地間にコンデンサＣ及び抵抗器
ｉｔの直列回路が接続されて構成される。一方、可変発
振器（４）の入力側には、可変容量ダイオードＣＤ及び
コイルＬの並列回路が設けられている。そして、ローノ
量スフィルタ（３）の抵抗器Ｒ１及びコンデンサＣの接
続中点が可変発振器（４）の可変容量ダイオードＣＤの
一端に接続される。そこで、ロー／ヤスフィルタ（３）
のコンデンサＣ及び抵抗器Ｒ１の接続中点よシ導出され
た入力端一７：α◆に変調信号、即ち音声信号（マイク
ロフォン信号）を供給する。This will be explained with reference to FIG. The Ronos filter (3) has a resistor R1 connected to one end of the input terminal t, and a series circuit of a capacitor C and a resistor it connected between the other end and ground. On the other hand, a parallel circuit of a variable capacitance diode CD and a coil L is provided on the input side of the variable oscillator (4). The midpoint between the resistor R1 and the capacitor C of the low-noise filter (3) is connected to one end of the variable capacitance diode CD of the variable oscillator (4). Therefore, the low/yas filter (3)
A modulation signal, that is, an audio signal (microphone signal) is supplied to the input terminal 7: α♦, which is derived from the midpoint of the connection between the capacitor C and the resistor R1.
かくすることによシ、可変発振器（４）よりの発振信号
は位相制御されると共に、変調信号によってＦＭ費調さ
れることになる。In this way, the oscillation signal from the variable oscillator (4) is phase-controlled and FM tuned by the modulation signal.
しかして、ＰＬＬシンセサイザ（２）よシのｗＬ費調信
号は、高周波増幅器α◇にょシ増幅された後、送信アン
テナ（６）に供給される。Thus, the WL tuning signal from the PLL synthesizer (2) is amplified by the high frequency amplifier α◇ and then supplied to the transmitting antenna (6).
Ｑｌは、プログラマブル分周器（６）の分周比１／Ｎ２
＞１特定値のとき送信を阻止する阻止制御回路で、ここ
ではこの阻止制御信号によって増幅器Ｈを非動作状態に
する。阻止制御手段υの構成例としては、レジスタ及び
−数回路を設け、分周器（６）を構成するカウンタの内
容と所定値の置数されたレジスタの内容とを一致回路で
比較し、一致したとき阻止制御信号を出力するようにす
る。Ql is the frequency division ratio 1/N2 of the programmable frequency divider (6)
A blocking control circuit that blocks transmission when >1 specific value, and here the blocking control signal causes the amplifier H to be inactive. As an example of the configuration of the blocking control means υ, a register and a minus number circuit are provided, and a matching circuit compares the contents of the counter constituting the frequency divider (6) with the contents of the register set to a predetermined value, and determines that they match. When this occurs, a blocking control signal is output.
局部発振器（第２のＰＬＬシンセサイザ）（９）の局部
発振周波数は、７チヤンネル〜１３チヤンネルをカバー
する場合は、次の表のようになる。The local oscillation frequency of the local oscillator (second PLL synthesizer) (9) is as shown in the following table when covering channels 7 to 13.
（表２）
チャンネル 局部発振周波数（卸ｈ→７ −
１５６
８ １６２
９ １６８
１０ １７４
１１ １８０
１２ １８６
１３ １Ｇ２
父、グリスケーラ（５）の分局比１／Ｐはここでは鴨に
選ばれる・プログラマブル分周器（６）の分周比１／’
Ｎは、１／９３〜１／１１７に切換えられる。(Table 2) Channel Local oscillation frequency (h → 7 -
156 8 162 9 168 10 174 11 180 12 186 13 1G2 Father, the division ratio 1/P of the grid scaler (5) is chosen as a duck here - The division ratio 1/' of the programmable frequency divider (6)
N is switched from 1/93 to 1/117.
更に、他のグリスケーラ（１’Ｊの分周比砂′は１／６
０に選ばれる。他のグログラマゾル分周器翰の分周比１
／Ｎ′は７〜１３チヤンネルに応じて１／２６〜１／３
２に切換えられる。Furthermore, other grease scalers (1'J frequency division ratio sand' are 1/6
Selected as 0. Frequency division ratio of other Glo Gramazol frequency dividers 1
/N' is 1/26 to 1/3 depending on channels 7 to 13
Can be switched to 2.
次に、この送信機の動作を、７チヤンネルの場合を例に
とって説明しよう。この場合はプログラマブル分周器（
ホ）の分周比１／Ｎ’は１／２６に選定されて、局部発
振器（９）の局部発振周波数は１５６ ＭＨｚとなる。Next, the operation of this transmitter will be explained using a seven-channel case as an example. In this case, a programmable frequency divider (
The frequency division ratio 1/N' in e) is selected to be 1/26, and the local oscillation frequency of the local oscillator (9) is 156 MHz.
プログラマブル分周器（６）の分周比１／′Ｎが１／９
３ 、１／９４ 、 Ｌ／９５ 、・・・１／１１６
、１／１１７と変化するに応じて、可変発振器（４）よ
りの搬送波周波数が１７４．６．１フ４．８ 、１７５
．０ ・・・・・＝ １７９．２ 、１７９．４ ＭＨ
ｚと変化すると、パントノ々スフィルタ叫よりの搬送波
信号の周波数は、１８．６．１８．８，１９．０・・・
・・・２３．２ 、２３．４ ＭＨｓと変化し、グリス
ケーラ（５）よりの搬送波信号は、９．３ 、９．４
、９．５・・・・・・１１−６ 。The division ratio 1/'N of the programmable frequency divider (6) is 1/9
3, 1/94, L/95,...1/116
, 1/117, the carrier wave frequency from the variable oscillator (4) becomes 174.6.1 f4.8, 175
．． 0...= 179.2, 179.4 MH
z, the frequency of the carrier signal from the pantone filter is 18.6, 18.8, 19.0...
...23.2, 23.4 MHs, and the carrier signal from the grease scaler (5) is 9.3, 9.4 MHs.
, 9.5...11-6.
１１７ ＭＨｚと蜜化し、ＰＬＬがロック状態のときけ
プログラマブル分周器（６）からｈ １００ ｋＨｚの
搬送波信号が得られて位相比較器（２）に供給される。117 MHz, and when the PLL is in a locked state, a carrier signal of h 100 kHz is obtained from the programmable frequency divider (6) and supplied to the phase comparator (2).
そして、プログラマブル分周器（６）の分周比１／Ｎが
１／１０４になり九ときは、これが阻止制御回路（ロ）
によって検出されて、搬送波周波数が１７６．８ ＭＨ
ｚ （中１７４ＷＤｉｓ ＋ ２．７５ ＭＨｔ ）の
被変調信号の送信は高周波増幅器＜ｉｎの不動作により
送信が阻止される。他のチャンネルにりいても同様のこ
とが言えるので、その説明は省略する。When the frequency division ratio 1/N of the programmable frequency divider (6) becomes 1/104, this is the blocking control circuit (b).
detected by the carrier frequency 176.8 MH
Transmission of the modulated signal of z (174WDis + 2.75 MHt) is blocked due to the inoperation of the high frequency amplifier <in. The same thing can be said about other channels, so the explanation will be omitted.
尚、周波数変換器の切換可能の局部発振周波数は２以上
の任意の数が可能である。Note that the local oscillation frequency that can be switched by the frequency converter can be any number greater than or equal to two.
又、変調器はム絨変調器、ＦＭ費調器、ＰＭ変調器等そ
の変調方式の種類の如何を問わない。Furthermore, the modulator may be of any modulation type, such as a modulator, an FM modulator, a PM modulator, etc.
更にｆ＠器は、専用のものを可変発振器の後段に設ける
ことができる。Furthermore, a dedicated f@ device can be provided at the subsequent stage of the variable oscillator.
変調器に供給される変調信号は、オーディオ信号に限ら
ず、他の種類の信号でも良い。The modulation signal supplied to the modulator is not limited to an audio signal, but may be any other type of signal.
上述せる本発明によれば、基準周波数が１つＫなるので
、−の所定周波数置きの複数の周波帯内の他の周波数置
きの周波数信号を高精度を以って得ることのできるＰＬ
Ｌシンセサイデ回路を得ることができる・
又、上述せる実施例の送信機によれば、ある所定数置き
の複数の周波数帯内の特定周波数を除く他の所定周波数
置きの搬送波周波数を任意に選択することができる。According to the present invention described above, since the reference frequency is one K, the PL allows frequency signals at other frequencies within a plurality of frequency bands at every predetermined frequency of - to be obtained with high accuracy.
In addition, according to the transmitter of the embodiment described above, carrier frequencies can be arbitrarily selected at predetermined intervals other than a specific frequency within a plurality of frequency bands at predetermined intervals. be able to.
尚、本発明は送信機、受信機、賢調器、復調器、周波数
変換器等に適用できる。Note that the present invention can be applied to transmitters, receivers, smart modulators, demodulators, frequency converters, and the like.
第１図は本発明の説明に供する周波数スペクトラム図、
第２図は本発明の一実施例を示すブロック線図、第３図
はその一部の具体回路を示す回路図である。
（１）は基準発振器、（２）は位相比較器、（３）はロ
ー・譬スフィルタ、（４）は可変発振器（変調器）、（
５）Ｆｉプリスケーラ、（６）はプログラマブル分周器
、（７）は周波数変換器、（８）は混合器、（９）は局
部発振器（第２のＰＬＬシンセサイザ）、（１０はバン
ド／ぐスフィルタ、ａｌは高周波増幅器、（６）は送信
アンテナ、υは阻止制御回路、ａ◆は変調信号入力端子
、Ｑ→は第１のＰＬＬシンセサイザ、（２）は位相比較
器、αηはローフ４スフイルタ、（至）は可費発振器、
（至）はプリスケーラ、（至）はグログラマプル分周器
である。
る’１’Ｓ ２図
第１図
第３図FIG. 1 is a frequency spectrum diagram for explaining the present invention,
FIG. 2 is a block diagram showing one embodiment of the present invention, and FIG. 3 is a circuit diagram showing a part of the specific circuit. (1) is a reference oscillator, (2) is a phase comparator, (3) is a low-pass filter, (4) is a variable oscillator (modulator), (
5) Fi prescaler, (6) is a programmable frequency divider, (7) is a frequency converter, (8) is a mixer, (9) is a local oscillator (second PLL synthesizer), (10 is a band/gas filter, al is a high frequency amplifier, (6) is a transmitting antenna, υ is a blocking control circuit, a◆ is a modulation signal input terminal, Q→ is the first PLL synthesizer, (2) is a phase comparator, αη is a loaf 4-speed filter , (to) is an expensive oscillator,
(to) is a prescaler, and (to) is a glogram pull divider. Figure 1 Figure 3
Claims (1)
イデと、上記第１のＰＬＬシンセサイデの可変発振器及
びプログラマブル分周器間に挿入された混合器とを有し
、上記第２のＰＬＬシンセサイデの可変発振器よりの発
振信号を局部発振信号として上記混合器に供給するよう
にしたことを特徴とするＰＬＬシンセサイザ回路。first and second PLL synthesizers having a common reference oscillator; and a mixer inserted between the variable oscillator and programmable frequency divider of the first PLL synthesizer, A PLL synthesizer circuit characterized in that an oscillation signal from an oscillator is supplied to the mixer as a local oscillation signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025496A JPS58143631A (en) | 1982-02-19 | 1982-02-19 | Pll synthesizer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025496A JPS58143631A (en) | 1982-02-19 | 1982-02-19 | Pll synthesizer circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58143631A true JPS58143631A (en) | 1983-08-26 |
Family
ID=12167666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57025496A Pending JPS58143631A (en) | 1982-02-19 | 1982-02-19 | Pll synthesizer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143631A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06500443A (en) * | 1990-08-29 | 1994-01-13 | モトローラ・インコーポレーテッド | Frequency modulation synthesizer using low frequency offset mixed VCO |
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
-
1982
- 1982-02-19 JP JP57025496A patent/JPS58143631A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06500443A (en) * | 1990-08-29 | 1994-01-13 | モトローラ・インコーポレーテッド | Frequency modulation synthesizer using low frequency offset mixed VCO |
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027242A (en) | Double superheterodyne multichannel receiver with a phase-locked loop frequency synthesizer | |
| US5430890A (en) | Radio receiver for mobile reception with sampling rate oscillator frequency being an integer-number multiple of reference oscillation frequency | |
| US5548839A (en) | Wide band radio-frequency converter having multiple use of intermediate frequency translators | |
| US4520474A (en) | Duplex communication transceiver with modulation cancellation | |
| EP0469898A2 (en) | Transmitter with dual conversion | |
| JPH09261106A (en) | Mobile radio equipment operated for plural frequency bands | |
| US4097805A (en) | Frequency-synthesizer type transceiver | |
| US2654832A (en) | Highly selective and stable wide range frequency converting circuits | |
| US3378773A (en) | Frequency and amplitude modulation transmitter and modulator | |
| US6259895B1 (en) | Receiver and transmitter-receiver | |
| JPS58143631A (en) | Pll synthesizer circuit | |
| US4339826A (en) | Radio receiver having phase locked loop frequency synthesizer | |
| JPS6231865B2 (en) | ||
| NL8402169A (en) | TUNING (TUNER). | |
| US20050089119A1 (en) | Receiver | |
| KR100309047B1 (en) | Auto radio | |
| WO1985002734A1 (en) | Duplex communication transceiver with modulation cancellation | |
| KR890002594B1 (en) | Tuning circuit of one body type receiver for satellite tv broad casting | |
| JP2848156B2 (en) | Variable frequency high frequency oscillation circuit | |
| US2656459A (en) | Wide frequency coverage beacon receiver | |
| JPH04133508A (en) | Frequency converter | |
| JP3063346B2 (en) | Wireless transmission device | |
| JP2000299646A (en) | Double conversion tuner | |
| KR100566262B1 (en) | Frequency synthesizing method in radio frequency part of satellite mobile communication system | |
| JPS61131919A (en) | Front end |