JPS58143545A - Integrated circuit with test circuit - Google Patents

Abstract

PURPOSE:To manufacture the integrated circuit, which can simply investigate the cause of malfunction by integrally making the test circuit, which is provided with independent input terminal and output terminal and operates apart from a function circuit, contain. CONSTITUTION:A test circuit 141 for monitoring the manufacturing process, a DC characteristic test circuit 142 and an AC characteristic test circuit 143 are each set up the test circuit 140 respectively. These each test circuit is driven by input signals supplied through input signal lines, and the results are given through output signal lines 161-1, 161-2, 161-j. Accordingly, when the function circuit 110 of the integrated circuit 101 is tested and the result is defective, whether malfunction as the test result of the function circuit 110 depends upon the malfunction of the manufacturing process or defective various characteristics, such as DC ones or AC ones or the like can simply be discriminated and classified by testing the independent test circuits 141, 142, 143 provided apart from the function circuit juxtaposed and set up to the function circuit 110.

Description

【発明の詳細な説明】 本発明は、試験回路を備えた集積回路１％に各種データ
処理装置において使用される集積回路であって、その試
験を容易にするための試験回路を備えた集積回路に関す
る０ 従来、各種データ処理装置において使用される集積回路
は、その請求される機能を実現するための機能ａｍのみ
を含むように設計され製造されていた。その機能回路と
しては、論理演算回路、記憶回路、シーケンス制御回路
などがある。このような必要とする機能回路のみを含む
集積回路は、回路基板すなわち半導体ウエーノ・上に多
数個同時に形成される。第１図（ａ）は、このような集
積回路を多数含むウェーハの平面図である。同一機能を
有する多数の集積回路１０１がモザイタ状に数十個ウェ
ーハ１００上に形成されている。ウェーハＯナイズおよ
び集積回路のナイスにより、一枚のウェーハ上に数Ｎ１
ｆｉ以七もの集積回路を形成することもできる。４１図
（ｂ）は、従来Ｏこのような集積回路の内部の構成を説
明する丸めのプロアク図である。集積−路１０１はｌｌ
ｌｆｔｌ８回路１１Ｇを備えてお炒、機能回路１１Ｇは
外部岑ら供給される入力信号により入力端子１２Ｇ　−
１、１１Ｇ−１、・・・−１２０−ｍから入力信号線１
２１−１．１２１−１．　”−・−・ＩＨ−ｍを通して
駆動され、　６ｍ１１回絡１１Ｑの出力信号は出力信号
線１３１７１　、１３１−１、−・・−・・１３１−ｎ
を通して出力端子１１０−１　、ｌ５Ｏ−１、・−・・
・１３Ｇ　−ｆｌＫ提供される。機能回路１１０は、論
壇演ＪＥｔｇｌ路、記憶回路、シーケンス制御回路など
であるが、その種類およびその内部の詳細は特に問わな
い。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integrated circuit equipped with a test circuit for use in various data processing devices, the integrated circuit equipped with a test circuit for facilitating testing thereof. 0 Conventionally, integrated circuits used in various data processing devices have been designed and manufactured to include only functions am for realizing the desired functions. Its functional circuits include logic operation circuits, memory circuits, sequence control circuits, and the like. A large number of such integrated circuits containing only necessary functional circuits are simultaneously formed on a circuit board, that is, a semiconductor wafer. FIG. 1(a) is a plan view of a wafer containing a large number of such integrated circuits. A large number of integrated circuits 101 having the same function are formed in a mosaic pattern on a wafer 100. Thanks to wafer O-nization and integrated circuit design, the number N1 can be printed on a single wafer.
It is also possible to form integrated circuits with more than fi. FIG. 41(b) is a rounded diagram illustrating the internal configuration of a conventional integrated circuit. The accumulation path 101 is ll
The function circuit 11G is equipped with an lftl8 circuit 11G, and the functional circuit 11G is connected to an input terminal 12G by an input signal supplied from an external source.
1, 11G-1, ...-120-m to input signal line 1
21-1.121-1. "--IH-m, the output signal of 6m11 circuit 11Q is output signal line 13171, 131-1, ---131-n
through the output terminal 110-1, l5O-1,...
・13G-flK is provided. The functional circuit 110 may be a platform circuit, a memory circuit, a sequence control circuit, etc., but its type and internal details are not particularly limited.

さて、このように一枚のウェーハ上に多数の集積回路を
製造した場合、側々の集積回路について一々選別試験（
一般に、このような選別試験ＦｉＰ／Ｗ試験と呼ばれる
）を行なう。この選別試験は、ウェーハ上の被試験集積
回路の入力層子および出力端子Ｋ１１ｌ定用のプローブ
・ビンすなわちプローパを立て、外部の測定器よシミ流
、電圧を印加し、集積回路の動作、特性などをＩＮ測し
て行なう。この試験は、ウェーハ上の　−すべての集積
回路について逐次同様に行なっていく必要があり１時間
と手間を要するものである。Now, when a large number of integrated circuits are manufactured on one wafer in this way, a screening test (
Generally, such a screening test (called FiP/W test) is performed. In this screening test, a probe bin or proper is set up to determine the input layer and output terminal K111 of the integrated circuit under test on the wafer. etc., by measuring IN. This test needs to be carried out in the same way on all integrated circuits on the wafer, and takes one hour and time.

この選別試験によシある集積回路が不良と判定された場
合に＃′ｉ、その不！Ｌ原因を究明して。If this screening test determines that a certain integrated circuit is defective, #'i indicates that it is defective. L: Investigate the cause.

そのような不良が生じないように方策をたてる必要が生
ずる。しかしながら、一般的（この１集積回路１０１に
含まれる機能回路１イ０の構造は大規模かつＩＩ雑なも
のであり、その不良原因を機能回路１１０の試験結果か
らのみ追求することは非常圧困Ｓなこととなってきてい
る。It becomes necessary to take measures to prevent such defects from occurring. However, in general, the structure of the functional circuits 1 and 0 included in this 1 integrated circuit 101 is large-scale and complicated, and it is extremely difficult to determine the cause of the failure only from the test results of the functional circuit 110. It's becoming an S thing.

そζで、本発明の目的は、ウェー７１上に製造されて選
別試験時に不良と判定された場合に、その不良原因を簡
檗に究明することのできるようにした集積回路を提供す
ることにある。Therefore, an object of the present invention is to provide an integrated circuit that is manufactured on the wafer 71 and is determined to be defective during a screening test, in which the cause of the defect can be easily investigated. be.

上記目的を達成するために１本発明による集積回路は、
入力端子および出力端子を備え所定の機能を有する機能
回路と、前記機能回路の入力端子および出力端子とは独
立の入力端子および出力端子を備え前記機能回路とは独
立に作用する試験回路とを一体化して含むように構成し
たものである。In order to achieve the above object, an integrated circuit according to the present invention comprises:
A functional circuit that has an input terminal and an output terminal and has a predetermined function, and a test circuit that has an input terminal and an output terminal that are independent of the input terminal and output terminal of the functional circuit and that operates independently of the functional circuit. It is structured so as to include the following:

したがって、試験回路のみを試験、測定するととＫより
、機能回路の不良判定の原因を簡単に究明することがで
きる。Therefore, by testing and measuring only the test circuit, it is possible to more easily investigate the cause of a defective determination of a functional circuit.

以下、図面を参照して、本発明による集積回路をさらに
詳細に説明する。Hereinafter, the integrated circuit according to the present invention will be explained in more detail with reference to the drawings.

第２図は、本発明の実施料の集積回路のブロック図であ
る。図において、集積回路１０１は所定の機能を有する
機能回路１１Ｇのほかに試験回路１４０を含んでいる。FIG. 2 is a block diagram of an integrated circuit embodying the present invention. In the figure, an integrated circuit 101 includes a test circuit 140 in addition to a functional circuit 11G having a predetermined function.

機能回路１１０は、そこに入力信号を供給するための入
力層子１２Ｇ−１゜１２０−２　、・・・・・・１２０
−ｍとそれＫ１１続する入力信号線１２１−１　、１２
１−２、−−−−−−１２１−ｍおよび出力信号を提供
する出力端子１３０−１．１３０−２゜・・・・・・１
３０−ｎとそれに接続する出力信４ＩｉＩｉ！１３１−
１　、１３１−２　、・・・・・・１３１−ｎを備えて
いる。試験回路１４ｕＦｉ、そこに入力信号を供給する
ための入力層子ｔｓｏ　−１、１８０−２、−”４５０
−４とそれらに！Ｉ続すゐ入力信号１１ｉ１１５１−１
　、１８１−２　。The functional circuit 110 has input layer elements 12G-1, 120-2, . . . 120 for supplying input signals thereto.
-m and K11 connected input signal lines 121-1, 12
1-2, -------121-m and an output terminal 130-1, which provides an output signal.130-2゜...1
30-n and the output signal 4IiIi connected to it! 131-
1, 131-2, . . . 131-n. Test circuit 14uFi, input layer terminals tso -1, 180-2, -"450 for supplying input signals thereto
-4 and those! I continuation input signal 11i1151-1
, 181-2.

・・・・・・１５１−ｊおよび試験回路の出方信号を提
□供するための出力端子１６０−１．１６０−２　、卯
・・１６０−ｊおよびそれらに接続する出力信号線１６
１−１．１６１−２．・・・・・・１６１−　ｊを備え
ている。...151-j and output terminals 160-1, 160-2 for providing output signals of the test circuit, U...160-j and the output signal line 16 connected to them
1-1.161-2.・・・・・・161-j is provided.

このような試験回路１４０をもつ集積回路ｌｏｌの試験
方法について説明する。まず、プローパを介して機能回
路１１０を試験するための試験データを機能回路１１０
０入力端子１２０−１　、１２０−２、・・・・・・１
２０−ｍ　Ｔｆ：、供給する。その試験結果は。A method for testing an integrated circuit lol having such a test circuit 140 will be described. First, test data for testing the functional circuit 110 is transmitted to the functional circuit 110 via a properr.
0 input terminals 120-1, 120-2,...1
20-m Tf:, supply. What are the test results?

機能回路１１Ｇの出力端子１３０−１，１３０−２゜・
・・・・・１３０−　ｎをプローパを介して測定すると
とにより判定される。その結果、集積回路１０１の機能
回路１１Ｇが不良と判定された場合、同じ集積回路１０
１内に設けられた試験回路１４０を試験することＫより
その不実判定の原因を追求することができる。Output terminals 130-1, 130-2° of functional circuit 11G
. . . 130- It is determined by measuring n via a properr. As a result, if the functional circuit 11G of the integrated circuit 101 is determined to be defective, the same integrated circuit 10
By testing the test circuit 140 provided in the test circuit 1, the cause of the false determination can be investigated.

試験回路１４０の試験は、試験データを試験回路１４Ｇ
の入力端子１５Ｇ−１、１５０−２、・川＝１５０−．
に供給して行なう。試験結果は、出力端子１６０−１．
１１０−２．・・団・１６０−ｊｔ６１１Ｊ定すること
Ｋよ抄判定される。The test of the test circuit 140 is performed by transmitting test data to the test circuit 14G.
Input terminals 15G-1, 150-2, river=150-.
This is done by supplying it to The test results are output to output terminals 160-1.
110-2. ...Dan・160-jt611J is determined to be determined.

試験回路１４０としては、−製造プロセスモニタ用の試
験回路、ＤＣ特性用の試験回路、ＡＣ％性用の試験回路
など種々の４のがあり、試験目的に応じて、を友試験回
路１４Ｇの入方信号数、出力信号数の許容範囲内で種々
の試験回路を組み込んでおく。There are four types of test circuits 140, including a test circuit for manufacturing process monitoring, a test circuit for DC characteristics, and a test circuit for AC% characteristics. Incorporate various test circuits within the allowable range of the number of signals and the number of output signals.

３１１３図は、このような試験回路１４０の一列のプロ
ッタ図である＊　Ｅｃシいで、試験回路１４０には、製
造プロセスモニタ用試験回路１４１．ＤＯ特性試験回路
１４２．ＡＯ特性試験回路１４３が各々独立に設けられ
ている。これら各試験回路は、集積回路１０１の機能回
路１１０を製造するための製造プロセスで形成され、機
能回路１１０で使用される基本トランジスタを含んでい
る。製造プロセスモニタ試験回路１４１は入力信号線１
５１−１，１５１−２　を通して供給される入力信号に
よって駆動され、その結果は出力信号線１６１−１　、
１６１−１　を通して提供される。Ｄ。3113 is a plotter diagram of one line of such a test circuit 140.*Ec, the test circuit 140 includes test circuits 141.1 for manufacturing process monitoring. DO characteristic test circuit 142. AO characteristic test circuits 143 are provided independently. Each of these test circuits is formed in a manufacturing process for manufacturing functional circuit 110 of integrated circuit 101 and includes basic transistors used in functional circuit 110. The manufacturing process monitor test circuit 141 is connected to the input signal line 1
51-1, 151-2, the result is output signal line 161-1,
161-1. D.

特性試験回路１４２は、入力信号線１５１−３゜１５１
−４を通して供給される入力信号によって駆−され、そ
の結果は出力信号線１６１−２を通して提供される。Ａ
Ｃ４Ｉ性試験回路１４３は、入力信号ｌ５１５１−（＊
−１）、１５１−ｊを通して供給される入力信号によっ
て駆動され、その結果は出力信号線１＠１−　Ｊを通し
て提供される。The characteristic test circuit 142 has an input signal line 151-3゜151
-4 and the result is provided through output signal line 161-2. A
The C4I property test circuit 143 receives the input signal l5151-(*
-1), 151-j, and the result is provided through the output signal line 1@1-J.

したがって、集積回路１０１の機能回路１１Ｇを試験し
てその結果が不良であった場合、機能回路１１Ｇに並置
して設けられ友機能回路とは各々とによね、機能回路１
１０の試験結果の不良が、製造プロセスの不良によるの
か、ＤＣ特性セＡＯ４１１性などの種々の特性の不良に
よるのか、その原因が簡単に判別して仕分けることがで
きる。Therefore, if the functional circuit 11G of the integrated circuit 101 is tested and the test result is defective, the companion functional circuit provided in parallel to the functional circuit 11G is
It is possible to easily determine and sort the cause of the defect in the test result No. 10, whether it is due to a defect in the manufacturing process or a defect in various characteristics such as DC characteristics and AO411 characteristics.

なお、試験回路１４Ｇ内の構成は上記実施列のものに限
定されるものではなく、信号線数の制約範囲で、機能回
路１１０に応じ試験目的に応じて種々変夏が可能である
。Note that the configuration within the test circuit 14G is not limited to that in the above-mentioned implementation column, and can be varied in various ways depending on the functional circuit 110 and the purpose of the test within the limited range of the number of signal lines.

装置ＱｌｉｌＫよる集積回路は、以上のように構成され
ているので、複雑な機能回路を含む集積回路の選別試験
において不良判定された場合、その原因究明を直ちにか
つ簡単に行なうことができ、その原因除去の方策を適切
に行なうことがで自る。Since the integrated circuit manufactured by the device QlilK is configured as described above, when a defect is determined in a screening test for an integrated circuit including a complex functional circuit, the cause can be immediately and easily investigated, and the cause can be immediately and easily determined. You will be able to take appropriate removal measures.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（１）は多数の集積回路を含むウエーノ・の平面
図、第１図（ｂ）は、従来の集積回路のブロック図、第
２図は本尭明の実施例による集積回路のブロック図、お
よび第３図は第２図の集積回路内の試験回路部分の一例
を示すブロック図である。 １０１・・・集積回路　　　１１０・・・機能回路１４
０・・・試験回路 １２０−１　、　ｉ２ｏ　−２、・−・１２０−ｍ・・
・機能回路の入力１子 １３０−１　、１３０−２　、・−・・・−１３０−ｎ
・・・機能回路の出力端子 １５０−１　　、　１５０−２　　、　”・４ｓＯ−ｊ
・・・試験回路の入力趨子 １６０−１　、１６０−２　、・・・・・・１６Ｇ−ｊ
・・・試噴回路の出力端子 特許出−人　　日本電気株式会社 代理人　升珊士　井　ノ　ロ　　壽 １７ 第２図 −１８０− ′：Ｊ３閣 Ｌ　　　　　　　　＝ＪFigure 1 (1) is a plan view of Ueno which includes a large number of integrated circuits, Figure 1 (b) is a block diagram of a conventional integrated circuit, and Figure 2 is a block diagram of an integrated circuit according to an embodiment of Takaaki Moto. 2 and 3 are block diagrams showing an example of a test circuit portion within the integrated circuit of FIG. 2. 101... Integrated circuit 110... Functional circuit 14
0...Test circuit 120-1, i2o-2,...120-m...
・Input 1 child of functional circuit 130-1, 130-2, ...-130-n
... Functional circuit output terminals 150-1, 150-2, ”・4sO-j
...Test circuit input trends 160-1, 160-2, ...16G-j
... Output terminal of test injection circuit Patent holder: NEC Co., Ltd. agent Masu Sankuji Inoro Hisashi 17 Figure 2-180-': J3kaku L = J

Claims (1)

【特許請求の範囲】[Claims] 入力端子および出力端子を備え所定の機能を有する機能
回路と、前記機能回路の入力端子および出力端子とは独
立の入力端子および出力端子を備え前記機能回路とは独
立に作用する試験回路とを一体化して含むことを特徴と
する集積回路。A functional circuit that has an input terminal and an output terminal and has a predetermined function, and a test circuit that has an input terminal and an output terminal that are independent of the input terminal and output terminal of the functional circuit and that operates independently of the functional circuit. An integrated circuit characterized by comprising: