JPS58142443A - 事象記録装置 - Google Patents

事象記録装置

Info

Publication number
JPS58142443A
JPS58142443A JP2478182A JP2478182A JPS58142443A JP S58142443 A JPS58142443 A JP S58142443A JP 2478182 A JP2478182 A JP 2478182A JP 2478182 A JP2478182 A JP 2478182A JP S58142443 A JPS58142443 A JP S58142443A
Authority
JP
Japan
Prior art keywords
counter
address
machine language
signal
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2478182A
Other languages
English (en)
Inventor
Masato Nishihara
正人 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2478182A priority Critical patent/JPS58142443A/ja
Publication of JPS58142443A publication Critical patent/JPS58142443A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はマイクロプログラム制御機能を有するデータ
処理装置に関するものである。
従来この種の装置として第1図に示すものがあった。図
において(1)はデータ処理回路、(2)は制御回路、
(alti信号線、(4)はマイクロ命令レジスタ、(
5)は信号線、(6)Fiマイクロプログラムを記憶す
る制御記憶、(7)#i制御記憶からマイクロ命令を1
■次読出すだめのアドレス信号を出力するシーケンス制
御回路、(8)はアドレス信号、(9)Hデータバス、
Q□ifマイクロ命令バス、0ηはクロック発生回路、
(6)はマイクロアドレスサーチレジスタ、(至)はデ
ータバス、Q4Fi比較器、(至)はデータバス、(至
)はアドレスサーチモード制御回路、αη、Q8.(至
)はそれぞれ信号線、(ホ)は主記憶装置、(ハ)はデ
ータバス、(イ)ハ命令レジスタ、翰ハデータバス、(
ハ)は命令解読回路、(ハ)、c!4はそれぞれデータ
バス、@は操作盤、@は信号線である。
次に各部の機能を説明する。データ処理回路(1)は制
御回路(2)から信号線(3)を経て入力される制御信
号によって制御されて6稲のデータ処理を行い、主記憶
装置(ホ)からデータバスQ1を経て読出された機械語
命令はデータ処理回路(1)を介しデータバス翰を経て
命令レジスタ(2)に保持される。命令解読回路(ハ)
は命令レジスタ翰の機械語命令を解読して当該命令を実
行するためのマイクロプログラムの先頭アドレスを生成
する。この先頭アドレスがバス(2)を経てシーケンス
制御回路(7)に設定されアドレスバス(8)を経て制
御記憶(6)K与えられる。マイクロ命令レジスタ(4
)は制御配憶(6)から読出されたマイクロ命令を保持
する。このマイクロ命令のうちの一部は信号線(5)を
経て制御回路(2)に入力され、他の部分はマイクロ命
令バスα0を経てシーケンス制御回路(7)を制御し次
のアドレス信号を決定する。
マイクロアドレスサーチレジスタ(6)にはデータバス
Q3を経て特定のマイクロ命令アドレスが設定される。
比較器Q4tjアドレスバス(8)を経て入力されるマ
イクロ命令アドレスとデータバスas 11rhて入力
されるマイクロアドレスサーチレジスタαのの内容とを
比較し両者が一致すれば信号線0ηに論理「1」の信号
を出力する。アドレスサーチモード制御回路(16Fi
、たとえば1ピツトのメモリとアンドゲートとから構成
されその1ビツトのメモリは信号線(至)上の信号によ
りセット又はリセットされ、このメモリがセットされて
いると鳶だけ信号線(17)上の信号が信号線0→に出
力される。信号線0綽上の信号が論理「1」のときクロ
ック発生回路の動作jが停止される。操作員は操作盤−
から信号線(ハ)を)経てデータ処理回路(1)へ情報
を与え、又データ処理回路(1)からの情報が信号lI
Mを経て操作盤−の表示装置に表示される。
次に第1図の回路の動作について説明する。主記憶装置
tiOVc格納されているプログラムを実行する場合、
主記憶装置から最初に実行すべき機械語命令を胱出し命
令レジスターにセットし命令解読回路(ハ)によってこ
の機械語命令を処理するマイクロプログラムの先頭アド
レスを生成し、シーケンス制御回路(7)ニこの先頭ア
ドレスが保持さ・れアドレスバス(8)f経て制御記憶
(6)にアクセスして上記先頭アドレスにあるマイクロ
命令をマイクロ命令レジスタ(4) K [出す。読出
されたマイクロ命令は信号線(5)を経て制御回路(2
)を介しデータ処理回路(1)を動作させ、またマイク
ロ命令バス叫を経てシーケンス制御回路(7)を制御し
次のマイクロ命令アドレスを定める。1つのマイクロ命
令の実行が終了するとシーケンス制御回路(7)の指定
した次のマイクロ命令アドレスにより読出されたマイク
ロ命令が実行され、このようにしてマイクロ命令が逐次
実行される。命令レジスタ翰に保持されている機械語命
令を処理するマイクロプログラムでは次Km行さるべき
機械語命令を絖出すマイクロ命令を実行し、1つの機械
語命令の処理が終了すると次の機械語命令を処理するマ
イクロプログラムの先頭アドレスへマイクロプログラム
の流れが移される。
他方、マイクロプログラムのデバッグ及び回路の動作を
確認するため所望の時点においてマイクロプログラムの
流れを停止する場合がある。このような場合には所望の
機械語命令を処理するマイクロプログラムの先頭のマイ
クロ命令アドレスを操作盤■からの操作によりマイクロ
アドレスサーチレジスタミツに設定しかつアドレスサー
チモード制御回路Q*に論理「1」の信号を設定してお
く。
上記所望の機械語命令が命令レジスタ(2)に読出され
アドレスバス(8)上にマイクロアドレスサーチレジス
タO2の内容と同一のアドレス信号が出力されると比較
器Q4Fi信号線αη上に論理「1」の信号を出力しこ
の信号がアドレスサーチモード制御(ロ)路αQを経て
信号線Q樟上の信号となりクロック発生(ロ)路(11
)の動作を停止する。クロック発生回路anFi第1図
に示す装置のすべての回路の動作のタイミングを与える
クロックパルスを発生しているので、その動作が停止す
るとその時点での回路の状態が保持され各信号線の信号
を観測する等の作業を実行することができる。このよう
な観測作業を行う必要がなくなったときはアドレスサー
チモード制御回路αeK論理「0」の信号を設定してお
けばよい。こうしておけば信号線αη上の信号はアドレ
スサーチモード制御回路OQで阻止されて信号線(I締
へは出力されない。
ところで、従来からこの種のデータ処理装置では性能対
回路量の比を向上するための種々の努力がなされている
が、そのためKは、どの機械語命令の処理又は特定の処
理のための回路に重点を置くべきかという問題がある。
この問題を検討するKは種々のプログラムにおいてどの
機械語命令又はどの処理が何回実行されたかを調査する
必要があり、この調査のため従来の装置では信号ll1
lQ′?)上の信号を装置外に取出して、この信号が論
理「1」となった回数を計数する計数器を装置外に設け
た。
したがって、従来の方法では信号線U上の信号を装置外
に取出し、装置外に計数器を設け、この計数器の読取り
と読取った計数値の記憶に何等かの人手を必要とすると
いう欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、調査しようとする事象が所定のプ
ログラムの中で何回発生したかを全自動的に測定するこ
とができるデータ処f!I!装置を提供することを目的
としている。
以下図面についてこの発明の詳細な説明する。
第2図はこの発明の一実施例を示すブロック図で第2図
において符号(1)〜@は第1図の同一符号と同−又は
相当部分を示し同様に動作するのでその説明を省略する
。四は計数器、C1)はデータバスで計数器(ト)の内
容をデータ処理回路(11に送る。また第2図に示す制
御記憶(6)には機械語命令の命令コードをパラメータ
として与えるとその機械語命令を処理するマイクロプロ
グラムの先頭アドレスを  表。
□・:) マイクロアドレスサーチレジスタQlセットする   
1・というマイクロプログラムと、計数器翰の内容を読
出して主記憶装置(7)の指定されたアドレスに書込み
計数器−の内容を零にリセットするというマイクロプロ
グラムが格納されている。
第2図に示す装置により、測定対象と々る所定のプログ
ラムにおける指定した機械語命令の実行回数を測定する
KFi、まずその機械語命令の命令コードをパラメータ
として与え、その機械語命令を処理するマイクロプログ
ラムの先頭アドルスをマイクロアドレスサーチレジスタ
cLIKセットする(制御記憶(6)内の上述のマイク
ロ命令の実行により行われる)。次に計数器−の内容を
零にリセットした上で上記所定のプログラムを走行させ
る。
第1図について説明したと同様に信号線aカ上に論理「
1」の信号が出力される場合があるので、この論理「1
」の信号で計数器−の内容に1だけ加算する。上記所定
のプログラムが終了すると計数器−にはマイクロアドレ
スサーチレジスタ(2)にセットされたマイクロアドレ
スをマイクロプログラムの先頭アドレスとする機械語命
令の実行回数が保持される。次に計数器−の内容を読出
すマイクロ命令を実行すると計数器@に保持されていた
上記実行回数が主記憶装置−の所定番地に書込まれる。
調査を必要とする各機械語命令について上述の処理を実
行する。
なお、第2図に示す例ではマイクロアドレスサーチレジ
スタ(2)、比較器αΦ及び計数器−の組を1組だけ設
けたが複数組設けることにより、複数棟類の機械語命令
についてそれぞれの実行回数を同時に調査することがで
きる。さらに、機械語命令の命令コードをパラメータと
して与えてその機械語命令を処理するマイクロプログラ
ムの先頭アドレスをマイクロアドレスサーチレジスタ(
6)にセットするかわりに直接マイクロ命令アドレスを
与えてもよく、また計数器−の内容は主記憶装&−に書
込むかわりに機械語命令で操作できるレジスタ等に書込
むようにして本よい。
以上のようにこの発明によれば簡単々ハードウェアとこ
れに関連したプログラムを追加するだけで指定した機械
語命令文tfi(及び)指定した棹類の処理が所定のプ
ログラムの実行中に何回実行されたかを容易K11lI
定することができる。
【図面の簡単な説明】
第1図は従来の装#を示すブロック図、第2図はこの発
明の一実施例を示すブロック図である。 (8)・・・マイクロ命令アドレス線、(6)・・・マ
イクロアドレスレジスタ、α4・・・比較器、四・・・
計数器。 なお図中、同一符号は同−又は相当部分を示す。 代理人 葛 野 信 −

Claims (1)

    【特許請求の範囲】
  1. 指定した機械語命令文#i(及び)指定した種類の処理
    が、所定のプログラムを実行中に、マイクロプログラム
    を制御して何回実行されたかを記録する事象記録装置に
    おいて、少くとも1個のマイクロアドレスサーチレジス
    タと、このマイクロアドレスサーチレジスタにそれぞれ
    対応して設けられる各比較器と、この各比較器のそれぞ
    れに対応して設けられる各計数器と、マイクロプログラ
    ムを配憶する制御配憶と、この制御配憶からマイクロ命
    令を読出すためアドレス信号を順次出力するシーケンス
    制御回路と、上記指定した機械語命令文1d(及び)指
    定した株数の処理を実行するため読出されるマイクロ命
    令の先頭アドレスを示す数値を上記少くとも1個のマイ
    クロアドレスサーチレジスタにそれぞれ設定して上記各
    計数器の計数値をリセットする手段と、上記マイクロア
    ドレスサーチレジスタに対応する比較器において当該マ
    イクロアドレスサーチレジスタの内容と上記シーケンス
    制御回路の出力のアドレス信号とが一致したと六に信号
    を出力しこの信号の出力回数を対応する計数器で計数す
    る手段と、上記所定のプログラムが完了した時点におい
    て上記各計数器の出力をラッチする手段とを備えたこと
    を特徴とする事象記録装置。
JP2478182A 1982-02-18 1982-02-18 事象記録装置 Pending JPS58142443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2478182A JPS58142443A (ja) 1982-02-18 1982-02-18 事象記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2478182A JPS58142443A (ja) 1982-02-18 1982-02-18 事象記録装置

Publications (1)

Publication Number Publication Date
JPS58142443A true JPS58142443A (ja) 1983-08-24

Family

ID=12147720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2478182A Pending JPS58142443A (ja) 1982-02-18 1982-02-18 事象記録装置

Country Status (1)

Country Link
JP (1) JPS58142443A (ja)

Similar Documents

Publication Publication Date Title
US6981248B2 (en) Conditional breakpoint encountered indication
JPS58142443A (ja) 事象記録装置
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JPH0581087A (ja) プロセサのモニタ方式
JPS626341A (ja) 情報処理装置
JPH01233522A (ja) データフロー型情報処理装置のシミュレーション装置
JPS63156424A (ja) パルスカウント回路
JPS6355091B2 (ja)
JPH01140249A (ja) 情報処理装置
JPS62109140A (ja) プログラム処理装置のトレ−ス回路
JPH0322146A (ja) マイクロプログラム制御装置
JPH0470936A (ja) 情報処理装置
JPH0264747A (ja) 関数トレース・ステップトレース切り替え制御方式
JPS6211744B2 (ja)
JPS63278151A (ja) デバッグ装置
JPS6212541B2 (ja)
JPS62242246A (ja) 情報処理装置
JPS6198451A (ja) 試験装置
JPH01292445A (ja) ファームウェアデバッグ方式
JPS6037043A (ja) プログラム状態表示装置
JPH06250880A (ja) プロセッサ
JPS6132688B2 (ja)
JPH04256039A (ja) 命令カウント可能な情報処理装置
JPH02208746A (ja) マイクロプログラム制御のデータ処理装置
JPS6029870A (ja) ベクトル演算処理装置