JPS58141491A - Data protection system for bubble memory - Google Patents
Data protection system for bubble memoryInfo
- Publication number
- JPS58141491A JPS58141491A JP57022481A JP2248182A JPS58141491A JP S58141491 A JPS58141491 A JP S58141491A JP 57022481 A JP57022481 A JP 57022481A JP 2248182 A JP2248182 A JP 2248182A JP S58141491 A JPS58141491 A JP S58141491A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- cmos
- bubble memory
- bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
（ム）発明の技術分野
本発明は、メジャーマイナループ構成のバブルメモリ装
置における、データ書き込み中の電源断に基づくデータ
破壊を防止するための１バブルメモリのデータ、保鏝方
式に関するものである。DETAILED DESCRIPTION OF THE INVENTION (M) Technical Field of the Invention The present invention relates to a method for protecting data in one bubble memory in order to prevent data destruction due to a power cut during data writing in a bubble memory device having a major-minor loop configuration. This relates to the trowel method.
（ＩＩ）従来技術と問題点
補助記憶装置として多く用いられるメジャー！イナルー
プ構成のバプルメ篭りは、一般に、データを書き込み保
持する丸めの多１１１ｋＯマイナループと、マイナルー
プにデータを書き込むえめＯ書自込みメジャーラインと
、！イナループからデータを読み出す九めＯ読み出しメ
ジャーラインとから構成されている。(II) Prior art and problems Major is often used as an auxiliary storage device! In general, a Bapulume Kagori with an inaloop configuration has a rounded 111kO minor loop for writing and holding data, and a self-written major line for writing data to the minor loop. It consists of a 9th O read major line that reads data from the inaloop.
第１図はバブルメモリの内部構成を簡略化して示したも
のである。同図において、１−ｔｊ−Ｌ・・・。FIG. 1 shows a simplified internal configuration of the bubble memory. In the figure, 1-tj-L...
１−ｎはｎ個のマイナループ、８は読み出しメジャーラ
イン、Ｂ−１、ｓ−ｔ 、−、ｓ−ｎは各マイナループ
ｌ−１゜１−瀧、・・・＋１−Ｈに対応して設けられた
読与出しコントロールゲート、４は書き込みメジャーラ
イン、＋５−ｔ 、ｓ−ｔ、 −＋ ５−ｎ Ｆｉ、各
マイナループ１−ｔ、１−ｔ、 ・・’ｅ１−ｎに対応
して設けられた書き込みコントロールゲートである。1-n is n minor loops, 8 is a readout major line, B-1, s-t, -, s-n are provided corresponding to each minor loop l-1゜1-taki, . . . +1-H. 4 is a write major line, +5-t, s-t, -+ 5-n Fi, provided corresponding to each minor loop 1-t, 1-t, . . 'e1-n. write control gate.
各マイナループ１−１＋１−２．川＋１−１は例えばそ
れぞれｍビットのバブル情報を保持し、それぞれのバブ
ル情報は図示されない駆動コイルによって発生する回転
磁界によ〕、例えば図中矢印で示す一定方向に１ビツト
ごとにシフトされる。マイナループ上のバブル情報は、
各マイナループの対応するビット位置のデータ（例えば
第１図において◇印によって示される）によってページ
を構成し、従って第１図に示されたバブルメモリは、ｍ
ページのバブル情報を蓄積することができる。バブルメ
モリからデータの読み出しを行う場合には、読み出しコ
ントロールゲートａ、、ｓ−２，・・・、 Ｉｎ ヲ制
御す名ことによって、各マイナループにおけるそれぞれ
の読み出しコントロールゲートに対応するビット位置の
バブルを分割して読み出しメジャーライン２上に並列に
移すことによって、読み出しメジャーライン上に１ペ一
ジ分のデータを読み出すことができる。Each minor loop 1-1+1-2. River+1-1 each holds, for example, m bits of bubble information, and each bubble information is shifted bit by bit in a fixed direction shown by an arrow in the figure, for example, by a rotating magnetic field generated by a drive coil (not shown). . Bubble information on the minor loop is
The data at the corresponding bit position of each minor loop (for example, indicated by the mark ◇ in FIG. 1) constitutes a page, and therefore the bubble memory shown in FIG.
It is possible to accumulate page bubble information. When reading data from the bubble memory, by controlling the read control gates a, s-2, ..., In, the bubbles at the bit positions corresponding to the respective read control gates in each minor loop are controlled. By dividing the data and transferring it in parallel onto the readout major line 2, one page worth of data can be read out on the readout major line 2.
一方、バブルメモリにデータを書き込む場合には、書き
込みたいビット位置がマイナループ上において読み出し
コントロールゲートに対応する位置にあつ良とき各読み
出しコントロールゲートを制御して、各マイナループに
おけるそのビット位置のデータな゛並列に読み出しメジ
ャーライ／雪に転送すると同時に、各マイナループ上に
おけるそのビット位置をクリアする。！イナループ上の
バブル情報を分割して読み出すか、クリアしてＩ！み出
すかは、各読み出しコントロールゲートに与える電流値
によって制御することができる。各マイナループにおけ
るクリアされたビット位置が、回転磁界によってシフト
されて書き込みコントロールゲートト＋、ｌｖ、・・・
、５−ｎに対応する位置Ｋ１１ｌ適したとき、各書き込
みコン）ａ−ルゲートを制御することによって、書き込
みメジャーライン４上に！書き込みコントロールゲート
に対応して整列されてい友ｌぺ、−２分のデータが、並
列に！マイナルーズのそのビット位置に書き込まれる。On the other hand, when writing data to bubble memory, when the bit position to be written is on the minor loop at the position corresponding to the read control gate, each read control gate is controlled and the data at that bit position in each minor loop is written. At the same time as reading and transferring to the major light/snow in parallel, clear that bit position on each minor loop. ! Read out the bubble information on Inaloop separately or clear it and I! The amount of overflow can be controlled by the current value applied to each read control gate. The cleared bit position in each minor loop is shifted by a rotating magnetic field to write control gates +, lv,...
, 5-n on the write major line 4 by controlling the position K11l corresponding to each write controller) a-ru gate! The data for -2 minutes is arranged in parallel according to the write control gate! written to that bit position in the minor loose.
このようにしてバブルメモリに対するデータの書き込み
を行うことができるが、この際、マイナループ上におけ
るデータの書き込みを行うぺ自ビット位置が、読み出し
コントロールゲートにおいてクリアされてから、書き込
みコントロールゲートに到達するまでには、一定のシフ
ト時間を必要とする。従って書き込みを行うべきビット
位置が、読み出しコントロールゲートにおいてクリアさ
れた後書自込みコントロールゲートに達するまでに電源
断が発生すると、その部分のデータは破壊されることに
なる。すなわち一般に、クリアされて読み出しメジャー
ライン上に読み出されたデータと、書き込みの危めに書
き込みメジャーライン上に整列されていたデータとは、
電源断の発生によって利用不可能とな１破壊されてしま
う。電源断になった後復電して前データを使用する場合
に旧データをもとに新データをソフト的に作成し良ｐ１
旧データをその１着使用して処理を続行させたい場合が
あるが、バブルメモリでは前述のように原理的に旧デー
タが破壊されてしまうため、このようなことが不可能で
ある。In this way, data can be written to the bubble memory, but at this time, the bit position where data is written on the minor loop is cleared at the read control gate until it reaches the write control gate. requires a certain amount of shift time. Therefore, if the power is cut off before the bit position to be written is cleared by the read control gate and reaches the write control gate, the data in that part will be destroyed. That is, in general, the data that has been cleared and read on the read major line and the data that was aligned on the write major line at the time of writing are:
If a power outage occurs, it becomes unusable and is destroyed. When the power is restored after a power outage and the previous data is used, new data can be created using software based on the old data.
There may be cases where it is desired to continue processing by using one piece of old data, but this is not possible with bubble memory because the old data is theoretically destroyed as described above.
従来、このようなバブルメモリにおける書き込み中の電
源断に基づ〈データ破壊の対策として、パズルメモリ装
置を２重化した９、またはメインメ量りを不揮発化して
データを保存する方法が用いられていた。しかしながら
バブルメモリにょ一補助記憶装置を３重化することは、
実懐スペースが一増加し装置全体が大形化するだけでな
く、価格の上昇を免れない。一方、メインメ４りを不揮
発化するためには０ＭＯ８素子のＩＣメモリを用いるの
が一般的であるが、このようなメモリは、通常、メイン
メモリに使用しているグイナ（ツタツム（ＲＡＭ） Ｉ
Ｃに比べ、記憶容量はＨｓ度にすぎずかつ高価である。Conventionally, as a countermeasure against data destruction due to a power failure during writing in such a bubble memory, methods have been used such as duplicating the puzzle memory device 9 or making the main memory non-volatile to save data. . However, triplexing the bubble memory auxiliary storage device
Not only does the actual space increase and the overall size of the device increase, but the price also inevitably increases. On the other hand, in order to make the main memory non-volatile, it is common to use an IC memory with 0 MO8 elements, but such memory is usually a
Compared to C, the storage capacity is only Hs degree and it is expensive.
またダイナミックＲＡＭ ＩＣとＣＭＯｇＲＡＭ ＩＣ
とを混在させて使用すること線、メインメモリの大容量
化および小形化を阻害し、好盲しくない。Also dynamic RAM IC and CMOgRAM IC
Using a mixture of wires and wires hinders the increase in capacity and miniaturization of the main memory, and is not a matter of preference or blindness.
（Ｃ）発明の目的
本発明紘、このような従来技術の問題点を解決しようと
するものであって、その目的は、メジャーマイナルーズ
構成のバブルメモリにおけるデータ書龜込み中の電源断
に基づ〈データ破壊を防止することができる方式を提供
することにあり、かつ簡易な構成によって小形で安価な
バブルメモリのデータ保護方式を提供することにある。(C) Purpose of the Invention The present invention is intended to solve the problems of the prior art as described above, and its purpose is to solve the problems of the prior art based on power interruption during data writing in a bubble memory with a major-minor-loose configuration. The object of the present invention is to provide a method that can prevent data destruction, and also to provide a data protection method for a bubble memory that is small and inexpensive due to its simple configuration.
（Ｄ）発明の実施例 第２図は本発明の一実施例の構成を示している。(D) Examples of the invention FIG. 2 shows the configuration of an embodiment of the present invention.
同図において１１はプロセッサ、川はメインメ毛りであ
る。メインメモリνは、揮発性メモリではあるが安価で
大容量のダイナミックＲＡＭ ＩＣを用いるものとする
。１３はバブルメモリコントローラ、１４はバブルメモ
リ、１５は電池、１６は共通バスである。バブルメモリ
コントローラ１３はバブルメモリ１４を制御するための
ものであって、コントロール用のマイクロプロセッサ２
１、バブルメモリ１４を制御するための専用プログラム
を格納するロム（ＲＯＭ ）２２、 電ａ１５に！ッテ
不揮ｉ化すレ＊ＣＭＯ８ＲＡＭ２３、バブルメモリコン
トローラ１３とバブルメモリ１４とのインタフェースヲ
トるバブルインタフェース部澗、バブルメモリコントロ
ーラ１３と共通バス１６とのインタフェースをとるバス
インターフェース部属、および一般電源＋ａｙと電池１
５の電源とを結合するワイヤードオア篇とを具えている
。In the figure, 11 is a processor, and 11 is a main memory. Although the main memory ν is a volatile memory, it is assumed that an inexpensive and large-capacity dynamic RAM IC is used. 13 is a bubble memory controller, 14 is a bubble memory, 15 is a battery, and 16 is a common bus. The bubble memory controller 13 is for controlling the bubble memory 14, and includes a microprocessor 2 for control.
1. ROM 22 that stores a special program for controlling the bubble memory 14, on the electronic a15! The CMO8 RAM 23, the bubble interface section that interfaces the bubble memory controller 13 and the bubble memory 14, the bus interface section that interfaces the bubble memory controller 13 and the common bus 16, and the general power supply battery 1
It has a wired OR version that connects with the power supply of 5.
今、プロセラｔｕがメインメモリＵのあるデータ領域を
バブルメモリ１４に転送する場合、プロセラｔ １１
ｉｔバブルメモリコントローラ１３ Ｋ ：ｙマント（
命令）を与え、これによってマイクロブ酉七ツナ２１は
メインメモリＵのデータ領域からデータを読み出して、
これをＣＭＯＩＩ ＲＡＭ ！のデータ領域に転送する
。次にマイクロプロセラｔ２１は、ＣＭＯＩＩＲＡＭ鰺
の作業領域に書き込み中を示すフラグを立てて、０ＭＯ
８ＲＡＭ２Ｂのデータ領域に格納されてい為データを、
バスインタフェース部属を１ｉｄ１シてパズルメモリ１
４に転送する。０ＭＯ８ＲＡＭ羽にフラグを立てた後に
電源断が発生し友場合でも、０ＭＯ８ＲＡＭｎはワイヤ
ードオア加を介して電池「から電源を供給されることに
よって不揮発化されている喪め、フラグおよびデータの
内容は破壊されることなく保存されている。復電時、！
イク■プ′■セツ１＃″２１は動作再開の喪めのイニシ
アル処理を行うが、このイニシアル処理中にＣＭＯＢ
ＲＡＭ ２８ Ｋおけるフラグの状況を調べる。もしも
フラグが立っていれば、マイクロプロセッサ２１ ｑ
０ＭＯ８ＲＡＭ ２３に格納されているデータを、バブ
ルインタフェース部りを経てバブルメモリ１４に書き込
む。このようにして、電源断によって破壊され九バブル
メモリ１４中のデータは、新データに書き替えられる。Now, when processor tu transfers a certain data area of main memory U to bubble memory 14, processor t 11
it bubble memory controller 13 K:y cloak (
command), which causes Microbu Torishinatuna 21 to read data from the data area of main memory U,
This is CMOII RAM! data area. Next, the microprocessor t21 sets a flag indicating that writing is in progress in the work area of the CMOII RAM, and writes the 0MO
The data stored in the data area of 8RAM2B,
Set the bus interface section to 1id1 and create puzzle memory 1.
Transfer to 4. Even if the power is cut off after setting the flag in 0MO8RAM, the contents of the flag and data will be destroyed as 0MO8RAMn is non-volatile by being supplied with power from the battery via wired connection. It is saved without being damaged.When the power is restored!
IkuP'■Setsu1#''21 performs initial processing to resume operation, but during this initial processing, CMOB
Examine the status of the flags in RAM 28K. If the flag is set, microprocessor 21 q
The data stored in the 0MO8RAM 23 is written to the bubble memory 14 via the bubble interface section. In this way, the data in the nine-bubble memory 14 that is destroyed due to power cut-off is rewritten with new data.
バプルメそり１４に対するデータの書き込みが完了した
のち、マイクロプロセッサ２１は０ＭＯ８ＲＡＭ２３中
のフラグをリセットして、通常のコマンド待ちの状態に
なる。After writing of data to the bulb sled 14 is completed, the microprocessor 21 resets the flag in the 0MO8RAM 23 and enters a normal command waiting state.
第３図は本発明の一実施例における０ＭＯ８ＲＡＭｎの
内容を示したものである。同図はａビット系のマイクロ
プロセッサ２１に対応して、８ビツトの０ＭＯ８ＲＡＭ
を用いる場合を例示している。FIG. 3 shows the contents of 0MO8RAMn in one embodiment of the present invention. The figure shows an 8-bit 0MO8RAM corresponding to the a-bit microprocessor 21.
This example shows the case where .
第３図において、３１はフラグ領域であって、バブルメ
モリにおけるデータ書き込み時、４ビツトからなる特定
パターンがフラグとして立てられる。In FIG. 3, numeral 31 is a flag area, in which a specific pattern consisting of 4 bits is set as a flag when data is written in the bubble memory.
諺はコマンド領域であって、データの書き込みを行つべ
きバブルメモリのアドレスが格納される。The proverbial command area is where the address of the bubble memory to which data is to be written is stored.
３３紘データ領域であって、バブルメモリに対して書き
込みを行うぺ龜データがページごとに格納される。33 data area, in which data to be written to the bubble memory is stored page by page.
（ｆｆｉ）発明の詳細
な説明し友ように、本発明のバブルメモｖのデータ保護
方式によれば、メジャーマイナループ構成のバブルメモ
リにおいて、データ書龜込み中の電源断に基づくデータ
破壊を防止することができ、かつその構成も簡易であっ
て小形かつ安価に実現することができるので、甚だ効果
的である。(ffi) Detailed Description of the Invention According to the data protection method of bubble memo v of the present invention, data destruction due to a power cut during data writing is prevented in a bubble memory having a major-minor loop configuration. It is extremely effective because it has a simple structure, is compact, and can be realized at low cost.
第１ＩＩはバブルメモリの内部構成を簡略化して示しえ
説明図、第８図は本発明のパズルメモリのデータ保一方
式の一実施例の構成を示すブロック図、第３図は本発明
の一実施例におけるＣＭＯＩＩツムの内容を示す図であ
る。
１−１．１−４． ・・・、１−４ ： マイナループ
、１：読み出しメジャーライン、ト１１ ｇ−＊ Ｉ
”’１３−ｎ ：読み出しコントレールゲート、４二書
龜込みメジ“ヤーライン、１１．５−意、・・・、トｎ
：書き込みコントロールゲート、１１：フロセラ？、１
２：メインメモり、１３：バブルメモリコントローラ、
１４：バブルメモリ、Ｍｅ ： 電池、１６：共通バス
、２１：マイクロプロセツナ、ｎ： ａｍ ” Ａ （
ＲＯＭ）、２３ ： ＣＭＯＢうＡ （ＲＡＭ）、Ｕ：
バブルインタフェース部、２５：バスインタフェース部
、２６：ワイヤードオア、３１：フラグ領域、３２：コ
マンド領域、３３：データ領域。
特許出願人 富士通株式会社1II is a simplified explanatory diagram showing the internal structure of the bubble memory, FIG. 8 is a block diagram showing the structure of an embodiment of the data storage type of the puzzle memory of the present invention, and FIG. It is a figure showing the contents of CMOII tsum in an example. 1-1.1-4. ..., 1-4: Minor loop, 1: Read major line, 11 g-*I
"'13-n: Readout control gate, 42-bit reading line, 11.5-input, ..., tn
:Write control gate, 11: Frosera? ,1
2: Main memory, 13: Bubble memory controller,
14: Bubble memory, Me: Battery, 16: Common bus, 21: Microprocessor, n: am ” A (
ROM), 23: CMOB A (RAM), U:
bubble interface section, 25: bus interface section, 26: wired OR, 31: flag area, 32: command area, 33: data area. Patent applicant Fujitsu Limited
Claims (1)
に読み出してクリアし九後クリアされたマイナループ上
のビット位置に書き込みメジャーラインから新友なデー
タをページごとに書き込むメジャーマイナループ構成の
バブルメ毫りにおいて、骸バブルメモリに書き込むべき
データをページごとに格納するとともにバブルメモリに
おけるデータ書き込み中を示すフラグをセットし得るＣ
−ＭＯＢラムメモリを臭え、諌ＣＭＯ８ラムメモリを無
停電電源で動作させ、電源断が発生したときＣＭＯＢツ
ムメモリにフラグが立てられていることによってＣＭＯ
Ｂラムメモリに格納されているデータをノ（プルメモリ
に再書き込みする仁とを特徴とする／（プルメモリのデ
ータ保躾方式。! In bubble mail with a major minor loop configuration, data on the initial loop is read out to the major line page by page, cleared, and then written to the bit position on the cleared minor loop. New data is written from the major line page by page. C that can store data to be written in the bubble memory for each page and set a flag indicating that data is being written in the bubble memory
- By monitoring the MOB RAM memory and operating the Isa CMO8 RAM memory with an uninterruptible power supply, a flag is set on the CMOB Tsum memory when a power failure occurs.
Data maintenance method for pull memory is characterized by rewriting data stored in B RAM memory to pull memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57022481A JPS6040111B2 (en) | 1982-02-15 | 1982-02-15 | Bubble memory data protection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57022481A JPS6040111B2 (en) | 1982-02-15 | 1982-02-15 | Bubble memory data protection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58141491A true JPS58141491A (en) | 1983-08-22 |
| JPS6040111B2 JPS6040111B2 (en) | 1985-09-09 |
Family
ID=12083903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57022481A Expired JPS6040111B2 (en) | 1982-02-15 | 1982-02-15 | Bubble memory data protection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040111B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247758A (en) * | 1985-08-27 | 1987-03-02 | Matsushita Electric Ind Co Ltd | Data protecting device for floppy disk |
| JPS63116253A (en) * | 1986-11-04 | 1988-05-20 | Alps Electric Co Ltd | Protection system for backed-up ram |
| JPS63503250A (en) * | 1986-05-20 | 1988-11-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Data mnemonic |
-
1982
- 1982-02-15 JP JP57022481A patent/JPS6040111B2/en not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247758A (en) * | 1985-08-27 | 1987-03-02 | Matsushita Electric Ind Co Ltd | Data protecting device for floppy disk |
| JPS63503250A (en) * | 1986-05-20 | 1988-11-24 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Data mnemonic |
| JPS63116253A (en) * | 1986-11-04 | 1988-05-20 | Alps Electric Co Ltd | Protection system for backed-up ram |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6040111B2 (en) | 1985-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5109505A (en) | Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered | |
| EP0026980A1 (en) | Method of rewriting data in a magnetic bubble memory having a major-minor loop organisation | |
| EP0890955B1 (en) | Storage apparatus, data write-in method, and data read-out method | |
| KR930022379A (en) | Memory card device | |
| JP4654531B2 (en) | Block erase type storage medium management device | |
| JPS6259525B2 (en) | ||
| JPS58141491A (en) | Data protection system for bubble memory | |
| US4734884A (en) | Magnetic bubble memory system with function of protecting specific storage area of bubble memory from rewriting | |
| JP6877265B2 (en) | Semiconductor device and flash memory control method | |
| JPS63305445A (en) | Data writing system at power break | |
| JPS5990295A (en) | Backup system of main storage device | |
| JPH0496122A (en) | Information processor | |
| JP3166659B2 (en) | Storage device | |
| KR100259073B1 (en) | Error handling device of a flash memory | |
| JPS6017547A (en) | Action history memory device | |
| JPH07281962A (en) | Access method to electrically rewritable nonvolatile memory | |
| JPH04358243A (en) | Semiconductor disk device | |
| JPS63317857A (en) | Memory access circuit | |
| JPH03225529A (en) | Microprocessor | |
| JPS6365547A (en) | Integrated circuit with built-in memory | |
| JPS61138349A (en) | Microprogram control type input/output processor | |
| JPS61262920A (en) | Disk control system | |
| JPH02284246A (en) | Control system for disk cache device | |
| JPH02302997A (en) | Prom to prevent miswrite | |
| JPH06259337A (en) | Data protection system |