JPS581387A - サンプリングクロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はサンプリングクロック再生回路に関し、特に
、テレビ文字多重放送において、垂直同期期間内に伝送
されるクロックランイン信号に基づいてデータをサンプ
リングするためのサンプリングクロックを再生するサン
プリングクロック再生回路に関する。

テレビジョン受像機を対象とするデジタル伝送システム
として文字多重放送が知られている。こ　　゛の文字多
重放送のシステムは、周知のようｆｃｆレビジョン放送
信号の垂直ブランキング期間内の適当なＩＨ（Ｈ−水平
走査期間）内に文字、図形などのデータを表わすディジ
タル信号を挿入して伝送するものである。

第１図はテレビ文字多重信号の一例を示す図解図である
。この第１図はテレビ文字多重システムに右いて、文字
信号（データ）が挿入され′た垂直ブランキング期間内
の２０Ｈ目のうちのＩＨ分を表わしている。すなわち、
この２０Ｈ目の期間には水平同期信号（Ｈ８）のパック
ポーチに位置するカラーバースト信号（ＣＣ）から一定
時＃ｌＪ１後に始まり「１」、ｒＯＪの繰返しからなる
クロック長ンイン信号（ＣＲＩ）と、このＣＲＩ信号に
続く８ビツトのフレミングコードｆｆｌ’ｔ（ＦＩＣ）
と、このＦｉＬＣ信号の次のビットからＩＨの終わりま
で続くデータ信号（ＤＡ）が挿入されている。

前記ＣＩＬＩ信号は前述したように、「１」、ｒＯＪの
繰返しからなる１６または１８ビツトの信号として構成
されていて、テレビジョン受像機内で前記データ信号（
ＤＡ）の抜取用のサンプリングパルスを作成する瞭の時
間基準となるものである。また、前記ＦＩＬＣ信号は１
ビツトの誤り保線機能が得られるように選定された８ビ
ツトのコード信号であり、サンプリングされて抜き取ら
れたデータ信号を８ビツトずつ並列変換していく際の時
間基準となるものである。そして、このＦｌｉＬＣ信号
としては可能なコード構成が多数あるので、そのうちの
自白なものを採用すればよいわけであるが、たとえばＮ
）１にのＣ５５方式では１１１００１０１が採用され、
また英国のテレテキスト方式では１１１００１００が、
さらにフランスのアンテイオープ方式では１１１００１
１１がそれぞれ採用されている。

１８２図は従来の文字多電信号受信機の概略ブロック図
である。図において、チューナないし映像検波回路２は
映像信号およびテレビ文字多重信号を再生するものであ
る。映像信号は映像回路３、混合回路４を介してブラウ
ン管５に与えられる。

一方、テレビ文字多重信号は多重期間抜取回路６に与え
られる。この多重期間抜取回路６は、映像検波回路の検
波出力から文字多重信号が挿入されたＩＨないし数Ｈ分
を抜取る文字信号抜取用のゲート°回路などによって構
成される。

前記抜取られた文字信号はデータスライサ回路７に与え
られ、その振幅の１のレベルでスライス２゜ されて矩形波に変換される。この矩形波に変換された文
字信号は直並列変換回路８とクロック再生回路９とに与
えられる。クロッ身再生回路９は第１図に示す文字多重
信号の中からＣＲＩ信号を得てサンプリングクロックを
再生するものである。′このサンプリングクロックは直
並列変換回路８に与えられる。直並列変換回路８はサン
プリングパルスによって前記データスライサ回路７の出
力信号の中からデータ信号をサンプリングして抜取り。

その順次抜取られたデータ信号をタイミングパルスによ
って８ビツトずつ並列信号に変換して主メモリ１１に与
える。また、クロック再生回路９で再生されたクロック
はアドレス制御回路１０に与えられる。アドレス制御回
路ｌＯはクロックパルスを歩進して主メモリ１１のアド
レスを指定する。

したがって、主メモリ１１はアドレス制御回路１０によ
って指定された所定のアドレスに、直並列変換回路８か
ら出力されたデータを記憶する。この主メモリ１１に記
憶されたデータは信号処理回路１２で所定の、処理が施
され、混合回路４に与えべわる。混合回路４は通常の映
像信号に文字信号を混合してブラウン管５番こ表示させ
る。なお、　ＲＵＭ１３およびマイクロプロセッサ１４
は主メモリ１１を制御するために設けられる、ものであ
る。

従来の文字多重信号受信機は上述のごとく構成されるが
１本−発明はクロック再生回路９に関するものである。

第３図はｇＪ２図に示すクロック再生回路９の具体的な
ブロック図であり、第４図は第３図の各部の波形図であ
る。

次に、第３図および第４図を参照して従来のクロック再
生回路９の具体的な構成および動作について説明する。

発振回路９１は水晶振動子の振動に基づいて第４図（Ｃ
）に示すクロック信号を７ＩＪ−発振するものである。

このクロック信号は百分周器９２に与えられる。一方、
リセットパルス発生回路９３は、データスライサ回路７
から出力されるスライスデータ（第４図（ａ））に基づ
いてｊ８４図（ｂ）に示すリセットパルスを発生するも
のである。

が岸ち下がったタイミングからクロック信号をｉ分周（
第４図（ｄ））する。この分周信号はΔＴディレィ回路
９４でΔＴ期間だけ遅延される（ｓ４図（ｅ））。この
ようにΔＴ期間だけ分局出力信号を遅延させるのは、分
局出力信号の豆ち下がりタイミングがデータのほぼ中央
部となるようにして、データのほぼ中央部でサンプリン
グを行なうためである。

なお、第３図の（）内の数字はＮ１−１１−Ｃシステム
の文￥放込（ビットレート＝　５．７３　ＭＨｚ　）の
場合の具体例を示したものである。

上述のごとく、従来のクロック再生回路９では、発振回
路９をフリー発振させておいて、クロックランイン信号
の立ち下がり（もしくは立ち上がり）でｉ分周器９２を
リセットしてサンプリングクロックを舛生している。こ
のため、スライスデータと発振１路９１の出力信号とが
同期しない。すなわち、発振回路９１はスライスデータ
に基づいて出力されるリセットパルスのタイミングに、
関係なくクロック信号を導出する。したがって、リセッ
トパルスが発振出力の立ち上がりから次の立ち上がりま
でのいずれかの間に出力されるので、位相が不定となる
。すなわち、ｇＪ４図（ｂｌ、（Ｃ）に示すように、４
１の時間だけ変動する。この変動によってデータと再生
されたサンプリングクロックとの藺でジッタを生じる。

この様子を第５図に示す。

１１５図に示すごとく、データのアイパターンに対して
サンプリングクロックによるサンプリングポの変動の大
きさは百にもなり、データの識別がそれだけ困難になる
ことを意味する。なお、第５図におけるＴはデータのパ
ルス幅であって、たとえばＮＨＫ−Ｃシステムの場合は
ｌ　７５　ｍ５ｅｃ　　である。また、従来のクロック
再生回路９では、発振回路９１が文字多重期間ばかりで
なく、通常の放送番組を表示する期間中も動作しており
、不要輻射の発生源となっている。さらに、文字信号の
伝送路の低域群遅延ひずみによるサンプリングポイント
のずれに対してもその補正がなされていない。

それゆえに、この発明の主たる目的は、クロックランイ
ン信号−によってクロック信号を再生するものにおいて
、クロックランイン信号に同期したクロック信号を再生
しつるサンプリングクロック再生回路を提供することで
ある。

この発明を委約すれば、クロックランイン信号に基づい
てゲート信号を出力し、このゲート信号に基づいて発振
手段の発振動作を開始するようにし、発振手段出力の発
振信号を分周してデータをサンプリングするためのサン
プリング信号を出力するように構成したものである。。

この発明の上述の目的およびその他の目的と特徴は以下
に図面を参辣して行なう詳細な説明から一層明らかとな
ろう。

第６図はこの発明の一実施例の概略ブロック図である。

この第６図は以下の点を除いて前述の第３図と同じであ
る。すなわち、第３図に示す発振−路９１にかえてゲー
テッド発振回路９５が設けられ、このゲーテッド発振回
路９５にゲート信号を与えるためのゲート信号発生回路
９６が設けられる。このゲート信号発生回路９６はスラ
イスデータに基づいてゲート信号を発生し、このゲート
信号に基づいてゲーテッド発振回路９５の発振動作を一
層させるように構成したものである。

第７図は第６図に示すクロック再生回路のより詳細なブ
ロック図である。構成において、ゲーテッド発振回路９
５はＮＡＮＤゲート９５１と９５２と水晶発振子９５３
とインバータ９５４と９５５とを含む周知の発振回路で
ある。そして、このゲーテッド発振回路９５はスライス
データに同期したゲート信号でＮＡＮＤゲート９５１を
開くことによって、スライスデータすなわちクロックラ
ンイン信号に同期したパルス信号を出力する。このパル
ス信号はインバータ９５４，９５５を介してｉ分周器９
２に与えられる。

一方、ゲート信号発生回路９６はインバータ９６１とＪ
Ｋフリップフロップ９６２とを含む。

このＪＫフリップフロップのクリア入力端には、多重水
平ラインパルスが入力される。また、そのクロック入力
端にはインバータ９６１でその極性が反転されたスライ
スデータが入力される。このＪＫフリップフロップのＱ
出力信号はゲート信号として前記ＮＡＮＤゲート９５１
の一方入力端と分周！１９３１のイネーブル入力端とに
与えられる。

分局器９３１はＪＫフリップフロップ９３２とＮＯＲゲ
ート９３３とともにリセッ、トパルス発生回路９３を構
成する。前記分局器９３１のクロック入力端にはスライ
スデータが直接入力され、ＪＫフリップフロップ９３２
のクロック入力端にはインバータ９６１で極性反転され
たスライスデータが入力される。ＪＫフリップフロップ
９３２のＱ出力信号はＮＯＲゲート９３３に与えられる
。まま た、ｉ分７ｍ！！！９２のＱＣ信号がＮＯＲゲート９３
３に与えられる。Ｎ０ｉＬゲート９３３の出力信号はｉ
分周器１９２のリセット入力端に与えられる。

第８図は箪７図の各部の波形図である。

次に、ｖｓ６図ないし第８図を参鍼してこの発明の一実
施例の具体的な動作について説明する。前述の第２図に
示す多重期間抜取回路６から多重水平ラインパルスが抜
取られかつデータスライサ回路７でスライスされてＪＫ
フリップフロップ９６２と分周！１９３１とＪ４フリッ
プ７０ツブ９３２のそれぞれのクリア入力端に与えられ
る。この多電水平ラインパルス１は垂直同期期間内での
みＨレベルとなる。したがって、このクロック再生回路
９は垂直帰線期間内のみ動作し、それ以外はリセットさ
れている状態となる。多重水平ラインパルス１がＨレベ
ルに立ち上がりかつスライスデータｂがインバータ９６
１で反転されてＪＫクリップフロップ９６２をセットす
ると％Ｊ４フリップフロップ９６２の９出力端からＨレ
ベルのゲート信号ＣがＮＡＮＤゲート９５１に与えられ
る。応じて、ゲーテッド発振回路９５が発振動作を開始
する。

一方、分周器９３１およびＪＫフリップフロップ９３２
はそれぞれ初期状態においてクリアされているので、Ｊ
Ｋフリップフロップ９３２のＱ出力信号ｆはＨレベルと
なっており、このＨレベルに与えられる。したがって、
１分周器９２もクリアされる６分周器９３１がスライス
データｂの３つ目のパルスを数えるとそのＱＢ出力端か
ら分局信号ＣをＪＫフリップフロップ９３２に与える。

ＪＫフリップフロップ９３２は分局信号ＣがＨレベルと
なりかつインバータ９６１で反転されたスライスデータ
ｂがＬレベルに立ち下がるとセットされる。すなわち、
ＪＫフリップフロップ９３２のｑ出力信号がＬレベルと
なる。それによって。

１分周器９２のクリア入力端がＨレベルとなる。

そして、ｉ分周器９２はインバータ９５４，９５５を介
して入力されるゲーテッド発振回路９５の発振出力信号
ｄの計数を開始する。そして、そのＱＢ出力端から導出
された分周信号りがΔＴディレィ回路９４でノ゛Ｔ期間
だけ遅延されてサンプリングパルスとして出力される。

なお、１分周器９２はＱｃ倍信号Ｈレベルになるとこの
信号によりクリアされ、１分周を繰返し行なう、そして
、ΔＴディレィ回路９４の出力信号ｉによってスライス
データｂのほぼ中央部でサンプリングが達成される。

上述のごとく、この実施例では発振回路がクロックラン
イン信号の最初の立ち上がりで発振動作を開始するよう
にしているため、クロックランイン信号と発振出力との
間で一定の位相関係が成立し、９ｉ６８図に示したノｔ
の変動をなくすことかできる。したがって、データとサ
ンプリングクロックとの間におけるジッタをなくすこと
ができ、第５図に示したアイパターンとサンプリングポ
イントとの関係を固定化することができる。それによっ
て、データの識別を容易にすることができしかも識別誤
りを減少することができる。さらに、垂直同期期間すな
わち多電期間以外はクロック再生回路９の動作を停止さ
せるようにしているので、不要輻射による悪影番を防止
することができる。

また、伝送路の低域群遅延ひずみに対しては、クロック
ランイン信号の最初の立ち上がりが群遅延ひずみによる
サンプリングポイントの位相ずれを補正する方向に働く
。したがって、この実施例の場合は、第８図に示すΔ【
が・低域の群遅延ひずみを補正する方向に増減し、結果
として再生されたサンプリングクロックが位相ずれを補
正する方向に働くことになる。

なお、この発明は文字多重放送に限ることなく、クロッ
クランイン信号によってクロック情軸を再生する装置で
あればどのようなものにも適用することができる。

以上のように、この発明によれば、クロックランイン信
号の最初の立ち上がりで発振動作を開始するようにして
いるので、クロックランイン信号に同期したサンプリン
グクロックを得ることができる。

【図面の簡単な説明】

！１！１図はテレビ文字多重信号の一例を示す図解図で
ある。第２図は従来の文字多電４８号受信機の概略ブロ
ック図である。１１Ｎ３図は第２図に含まれるクロック
再生回路の詳細なブロック図である。 第４図はＶｓ３図の各部の波形図である。第５図は従来
の文字多重放送受信機に怠けるアイパターンとサンプリ
ングポイントとの関係を示す図解図である。第６図はこ
の発明の一実施例の概略ブロック図である。第７図は同
じく詳細なブロック図である。第８図はｊ１７！？Ｑの
各部の波形図である。 図において、２はチューナないし映像検波回路、６は多
電期間抜取回路、７はデータスライサ回路、９はクロッ
ク再生回路、９２は１分周器、９３はリセットパルス発
生回路、９４は４１７４１４回路、９５はゲーテッド発
振回路、９６はゲート信号発生回路を示す。

Claims (1)

1. 【特許請求の範囲】 データのサンプリングタイミングを決めるクロックラン
   イン信号によってクロック信号を再生するサンプリング
   クロック再生回路であって。 １記りロックランイン信号に基づいてゲート信号を出力
   するゲート手段、 前記ゲート手段から出力されたゲート信号に基づいて発
   振動作を蘭始するとともにそのゲート期間内だけ発振を
   継続する発振手段、および前記発振手段出力の発振信号
   を分周して前記データをサンプリングするためのサンプ
   リング信号を出力する分周手段を備えた。サンプリング
   クロック再生回路。