JPS5813742U - メモリカウンタ回路 - Google Patents
メモリカウンタ回路Info
- Publication number
- JPS5813742U JPS5813742U JP10643281U JP10643281U JPS5813742U JP S5813742 U JPS5813742 U JP S5813742U JP 10643281 U JP10643281 U JP 10643281U JP 10643281 U JP10643281 U JP 10643281U JP S5813742 U JPS5813742 U JP S5813742U
- Authority
- JP
- Japan
- Prior art keywords
- serial
- signal
- memory
- counting
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のカウンタ回路図、第２図は本考案の一実
施例を示す回路図である。 なお図において、１は計数チャンネル入力端子、２は読
み出しチャンネル指定端子、３は計数出力端子、４はク
ロック発生回路、５はカウンタ、６はゲート回路、７は
マルチプレクサ、８はメモリ、９はフリップフロップ、
１０は並直変換回路、１１は夕“イミング制御回路、１
２はアドレス発生回路、１３は比較回路、１４はシフト
レジスタである。
施例を示す回路図である。 なお図において、１は計数チャンネル入力端子、２は読
み出しチャンネル指定端子、３は計数出力端子、４はク
ロック発生回路、５はカウンタ、６はゲート回路、７は
マルチプレクサ、８はメモリ、９はフリップフロップ、
１０は並直変換回路、１１は夕“イミング制御回路、１
２はアドレス発生回路、１３は比較回路、１４はシフト
レジスタである。
Claims (1)
- 複数の入力信号のＯＮ時間を計数するカウンタ回路にお
いて、計数結果を記憶するメモリと、このメモリから一
周前の結果を読み出して計数を行うカウンタと、計数し
た結束束じる桁上げを記憶するフリップフロップ及び計
数結果を外部へ出力するためのシフトレジスタから成る
直列カウント手段と；被計数並列入力信号を時分割直列
信号に交換する並直変換手段と；前記直列カウント手段
のメモリ及び並直変換手段ヘアドレス信号を供給するア
ドレス発生手段と；計数結果をシフトレジスタへ書き込
むタイミングを得るためにこのアドレス信号と外部から
のチャンネル指定信号との一致検出を行う比較手段と；
前記並直変換手段からの時分割直列信号、直列カウント
手段のフリップフロップからの桁上げ信号及び比較手段
からの一致信号を受信して直列カウント手段のカウンタ
へのカウントパルス、メモリ、フリップフロップ及びシ
フトレジスタへの書き込みパルス等を供給するタイミン
グ制御手段と；このタイミング制御手段へ基本となるク
ロック信号を与えるクロック発生手段とを具備して成る
ことを特徴とするメモリカウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10643281U JPS5813742U (ja) | 1981-07-17 | 1981-07-17 | メモリカウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10643281U JPS5813742U (ja) | 1981-07-17 | 1981-07-17 | メモリカウンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5813742U true JPS5813742U (ja) | 1983-01-28 |
Family
ID=29900913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10643281U Pending JPS5813742U (ja) | 1981-07-17 | 1981-07-17 | メモリカウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813742U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161466U (ja) * | 1984-09-27 | 1986-04-25 |
-
1981
- 1981-07-17 JP JP10643281U patent/JPS5813742U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161466U (ja) * | 1984-09-27 | 1986-04-25 | ||
| JPH0413657Y2 (ja) * | 1984-09-27 | 1992-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5813742U (ja) | メモリカウンタ回路 | |
| JPS6119860U (ja) | 外部信号計数装置 | |
| JPS5656068A (en) | Conversion system for number of video signal | |
| JPS60135869U (ja) | インタリ−ブ用ｒａｍの読出し書込みパルス発生回路 | |
| SU1387001A1 (ru) | Устройство дл определени частот обращени к программам | |
| JPS586435U (ja) | 多重位相発生回路 | |
| SU1113845A1 (ru) | Устройство дл цифровой магнитной записи | |
| JPS54123841A (en) | Semiconductor integrated memory element | |
| JPS5861540U (ja) | シリアル−パラレル変換回路 | |
| JPS596233U (ja) | キ−インタ−フエ−ス | |
| JPS6079834U (ja) | クロツクパルス検出回路 | |
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPH0476532B2 (ja) | ||
| JPS6271747U (ja) | ||
| JPS5877943U (ja) | 多数点サンプリング回路 | |
| JPS5897736U (ja) | テ−プ種別識別回路 | |
| JPS6020695U (ja) | 入力信号検出回路 | |
| JPS60170857U (ja) | 非同期信号受信装置 | |
| JPS5928863U (ja) | 磁気デイスク装置のレデイ回路 | |
| JPS58175469U (ja) | 位相差測定装置 | |
| JPS5857133U (ja) | パルス幅／コ−ド変換回路 | |
| JPS6025003U (ja) | 接点情報出力回路 | |
| JPS58538U (ja) | デ−タ速度変換回路 | |
| JPS6037932U (ja) | パルスジエネレ−タ | |
| JPS5813733U (ja) | 選局装置 |