JPS58134689A - Image display - Google Patents
Image displayInfo
- Publication number
- JPS58134689A JPS58134689A JP1672882A JP1672882A JPS58134689A JP S58134689 A JPS58134689 A JP S58134689A JP 1672882 A JP1672882 A JP 1672882A JP 1672882 A JP1672882 A JP 1672882A JP S58134689 A JPS58134689 A JP S58134689A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- output
- image display
- signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明け、液晶を甲いた微細ド・ソト画像表示装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a fine-grained image display device using a liquid crystal.
従来の画像表示装置を第1図に示す。液晶とMO8型F
KTアレイを糾み合わせて構成はれている。竿1図に於
て、単位画素を構成中るのけ半導体層に形成これたMO
8型FKT1a%信号蓄積用コンデンサ2a、及び液晶
セル3である。この基本的な動作を開明する。まずMO
8型FETをPチャンネルとし、ゲートラインxiにゲ
ート信号としてグ)@のパルス電圧を印加すると、FI
T 1aけオン状態となり、(*岩うインIi vc印
加した画像信号tri F ’F、 T 1 aを通し
てコンデンサ2aK充電される。負のパルスが消滅すれ
ばFET 1 aはオフ状態となり、コンデンサ2aK
充電された電圧は、液晶セル及びFETのオフ抵抗を通
じて放電これながら保持−れる。そし1、ゲート信号を
xiからxi+s 、 Z?:+2と線順次に赤査し、
その位仲・に対応した両像信置を?ti 、 ?/1°
+1・・・・・・に、印加することにより全体の画像が
表示これる。このと六対向電、極はガラス等に全面に付
けらねた透明′IIt棲で、第1図の4が共通電極端子
である。そして非油電極は常にある電位に保たれている
。さて、このよらな画像表示装置はアナログ信号や動画
を表示する場合、寸なわ誂テレビ画像の豹示などには華
適であるが、中間調を必要としない画像や、静止画の表
示などにけ六わd)て不適当であった。なぜならば、前
述したよらにコンデンサ2aに充電きれた信号Vま液晶
セル3a’)通じて放電していくので常に書込み動作を
行なわfCいとコンデンサの両端の市川がどんどん−1
がってし5まい、液晶にかかる霜、圧が変化してし中う
。4Xって、静1ト1IIj像を表示する場合でも常に
書込み動作を行なら必要がJ・り常に回路全体を朋1か
しておくための電力が必要である。例えば2[10X
200画素の両面を毎秒60枚書踵込むためには最大周
波数と;、て約2.5M)Tzが必要となりか?rね大
踵な電力を消やrしてしまう。A conventional image display device is shown in FIG. LCD and MO8 type F
It is constructed by combining KT arrays. In Figure 1, the MO formed in the semiconductor layer constituting the unit pixel
8-type FKT1a% signal storage capacitor 2a, and liquid crystal cell 3. This basic operation will be clarified. First, M.O.
When a type 8 FET is made into a P channel and a pulse voltage of G)@ is applied as a gate signal to the gate line xi, FI
The capacitor 2aK is charged through the applied image signal tri F'F, T1a. When the negative pulse disappears, the FET 1a becomes the off state, and the capacitor 2aK is charged.
The charged voltage is held while being discharged through the liquid crystal cell and the off-resistance of the FET. Then 1. Change the gate signal from xi to xi+s, Z? :+2 and red check in line order,
Is there a ryozo trust that corresponds to that position? Ti,? /1°
By applying voltage to +1..., the entire image can be displayed. The six opposing electrodes are made of transparent material attached to the entire surface of glass or the like, and 4 in FIG. 1 is the common electrode terminal. The non-oil electrode is always kept at a certain potential. Now, these types of image display devices are suitable for displaying analog signals and moving images, and for displaying small scale TV images, but they are also suitable for displaying images that do not require halftones or still images. d) was inappropriate. This is because, as mentioned above, since the signal V that is fully charged in the capacitor 2a is discharged through the liquid crystal cell 3a'), writing operations are always performed, and fC and Ichikawa at both ends of the capacitor gradually become -1.
After 5 minutes, the frost and pressure on the liquid crystal changes and it starts to close. With 4X, even when displaying a static image, if writing operations are always performed, electric power is required to keep the entire circuit connected at all times. For example, 2[10X
In order to print 60 pages per second on both sides of 200 pixels, a maximum frequency of approximately 2.5 M) Tz is required. This will dissipate a large amount of power.
尚、4n秒60枚の画像を早)縫込むといらのけ、液晶
を交流駆動し1フリツカを生じさせないために必要な虻
であス。さらに、コンデンサへの充放電。It should be noted that it would be a pain if 60 images were to be scanned in 4 nanoseconds (4 nanoseconds), and this is necessary to drive the LCD with alternating current and avoid flickering. Furthermore, charging and discharging the capacitor.
をくり近すことによるンr費隼“力の増大がζし)られ
ないといら欠Aが本−な。It is true that there is a real need for an increase in power by bringing the cost closer.
そこで本発明け、中間調を必要としない画像、静止画像
を表示するのに適した、消費電力が少なくてすむ画像表
示装置を供することを目的とするものである。SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an image display device that consumes less power and is suitable for displaying images that do not require halftones or still images.
以下図面とともに本発明の説明をしていく。The present invention will be explained below with reference to the drawings.
第2図に本発明の画像表示装置を示す。単位画素を構成
するのは、半導体層に形成づれたトランスミッションぞ
一ト5、メモリーセル6、(N号選択回路7、及赫、、
、液晶セル8、交流信号源9である。FIG. 2 shows an image display device of the present invention. A unit pixel is composed of a transmission transistor 5 formed in a semiconductor layer, a memory cell 6, (N selection circuit 7, and
, a liquid crystal cell 8, and an AC signal source 9.
11すζ
ここでメモリセル6け、フリリプフロップで構成され、
高い電圧レベルの信号を“1#、低い電圧レベルの信号
を“01とすると“11の信号が入力されると出力が”
19(市たけO’)K+ラットれ、次に“0#の0M号
が入力はねるまでずっと前の状態を惺持し、09の信号
が入力されると出力d O”(’fたけ〃1 ’ )
Vr−1? ツ) # :h、その状態が保持はれる
といりものである。また、信号選択回路7の入力には交
流信号源9の信号が入力され、メモリーセル乙の出力を
制御信号として、入力信号と同相の信号と逆相の信号を
選択的に出力するというものである。そして、信号選択
回路7の出力は画素電極8αと接続される。11 ζ Here, it consists of 6 memory cells and flip-flops,
If the high voltage level signal is "1#" and the low voltage level signal is "01", then "if signal 11 is input, the output will be"
19 (Ichitake O') K + rat, then maintain the previous state until the 0M signal of 0# is input, and when the 09 signal is input, the output d O''('ftake 1 ' )
Vr-1? TS) #: h, it is a miracle if that state is maintained. In addition, the signal from the AC signal source 9 is input to the input of the signal selection circuit 7, and the output of the memory cell B is used as a control signal to selectively output a signal having the same phase as the input signal and a signal having the opposite phase. be. The output of the signal selection circuit 7 is connected to the pixel electrode 8α.
いま、交流信号源9の出力を共通電接端子10に接続し
、メモリセル6の出力が“11のとき信号選択回路7の
入力と出力が逆相となりメギリセル6の出力が”01の
とと信号選択回路7の入力と出力が同相となる場合を例
にとって動作を説明する。Now, the output of the AC signal source 9 is connected to the common electrical connection terminal 10, and when the output of the memory cell 6 is "11", the input and output of the signal selection circuit 7 are in reverse phase, and the output of the megalithic cell 6 is "01". The operation will be explained by taking as an example the case where the input and output of the signal selection circuit 7 are in phase.
まず、ゲートラインxi、xiVc各々ゲート(Fil
として角と正のパルスを印加すると、トランスミッショ
ンゲート(以下TG、l−略す)5けオン状態となり、
信号ライン?/iに印加された画像情報けT 5−
G5を通してメモリセル6に入力され、メモリセル6の
出力は画像情報に応じて“19またけ″0#fセットき
れる。ゲート信号が消滅すれば、Te3はオフ状態とな
りメモリセルは次に新らたな画像情報が入力されるまで
、ずっと”1fまたは、“Owの画像情報を保持しつづ
ける。同様に仙の画素にも画像情報をiIと込むと、全
ての画素は新たな情報が書込まれるまでは、どんなに長
い期間であっても、現在保持している画像情報を保持し
つづける。そして、メモリセルの出力が“11の画素は
、信号選択回路の入力と出力が逆相になるので、交流信
号溝の波形つまり共通電極電位と、信号選択回路の出力
つまり画素電極の波形は、電源電圧をVとするとそれぞ
れ第3図A11a、11bのように逆相の交鐘波形とな
り液晶8には±Vの選択交流電圧j 2 aが印加され
る。一方、メギリセルの出力が〃Ofの画素は、同様に
第6図B11a、11cのように同相の交流波形となる
ので、液晶8にけ12bのごとく全く電圧が印加されな
い。First, each gate line xi, xiVc has a gate (Fil
When an angular and positive pulse is applied, the transmission gate (hereinafter TG, abbreviated as l-) is turned on,
Signal line? The image information applied to /i is input to the memory cell 6 through T5-G5, and the output of the memory cell 6 can be set to 0#f "19 times over" according to the image information. When the gate signal disappears, Te3 turns off, and the memory cell continues to hold the image information of "1f" or "Ow" until new image information is input next time. Similarly, if image information is written to the pixels on the side as iI, all pixels will continue to hold the currently held image information until new information is written, no matter how long the period is. In the pixel whose memory cell output is "11", the input and output of the signal selection circuit are in opposite phase, so the waveform of the AC signal groove, that is, the common electrode potential, and the output of the signal selection circuit, that is, the waveform of the pixel electrode, are as follows. When the power supply voltage is V, the alternating waveforms are of opposite phase as shown in FIG. Similarly, since the pixels have the same phase AC waveform as shown in FIG. 6B11a and 11c, no voltage is applied to the liquid crystal 8 as shown in 12b.
従って、中間調がない画像及びその静止画像を非 6− 常に少ない電力で表示することが可捕となるのでアル。Therefore, images without halftones and their still images can be It is better to always display with less power.
l’j セ’jc C−、)f、静止画像の場合、信置
ラインui 、 1ti++ −・開とケートライフ
xi 、 1% 、 zips 。l'j se'jc C-,) f, for still images, trust line ui, 1ti++--open and Kate life xi, 1%, zips.
xi+1・・・・・・の駆動回 を全て停+j= l=
て、交流信号源9のみ動かしておけば白いがちであり、
通常交流信嘱源9の周波数は311H2桿麿であるので
、消費電力けは々んとゼロとなる。また、コンデンサに
信号を充電するという方式ではなく、基本的に電流を流
源ずにメモリセルの出力を制御するので、信号ラインに
電流を流す必要が全くないので、やけり消費電力は大幅
に減る。ζらに、共通電極側にも交流信号を印加する方
式であるので、電源電圧なVとすると+■の交流波形を
液晶に印加することかでと、液晶にかかる電圧に比して
、電源電圧を低くすることができるの+□)、やはり消
費電力の低減を達成で評る。また、中間調のない表示で
、1)。Stop all driving times of xi+1...+j= l=
Therefore, if only the AC signal source 9 is operated, it tends to be white,
Since the frequency of the AC power source 9 is normally 311H2, the power consumption is completely reduced to zero. In addition, the method does not charge the signal to the capacitor, but basically controls the output of the memory cell without a current source, so there is no need to flow current through the signal line, so power consumption is significantly reduced. decrease. In addition, since this method applies an AC signal to the common electrode side as well, if the power supply voltage is V, applying an AC waveform of +■ to the liquid crystal will cause the power supply voltage to decrease compared to the voltage applied to the liquid crystal. It is possible to lower the voltage +□), which is praised for its reduction in power consumption. Also, 1) with a display without halftones.
あるから、周辺駆動回路と1.−鷹情報処理回路を全て
CMOBで構成することによね、システム全体としても
大幅な消費電力の低減をはかることがでとる。また、ス
イッチング用素子としてTGを用いAのけ、電源電圧を
小ζくしても“1 # 、 /Jo#のイぎ号レベル
が確実にメモリセルに入力でとるよりに+るためである
。Because there is a peripheral drive circuit and 1. - By configuring the entire information processing circuit with CMOB, it is possible to significantly reduce the power consumption of the entire system. Further, even if a TG is used as a switching element and the power supply voltage is reduced to a small value ζ, the high signal level of "1 #, /Jo#" is reliably higher than that obtained by inputting it to the memory cell.
第4図に本発明の画像表示装置の具体例を示す。FIG. 4 shows a specific example of the image display device of the present invention.
すなわち、メモリセル用の7リツプフロツプとして、イ
ンバーター3.14を用いて、インバーター3140入
・出力端子を互いKm続し、インバーター3の入力をメ
モリセルの入力としてスイッチング用TGと接続し、イ
ンバーター4の出力をメモリセルの出力とする。そして
、信号選択回路として排仙的論理和(lす下KORと略
す)15を用い前述ツインバーター4の出力、つまりメ
モリセルの出力をEOR回路の一方の入力とし、交流信
号源9の出力をEOF1回路150仲方の入力とする。That is, using inverters 3 and 14 as a 7-lip flop for memory cells, the input and output terminals of inverter 3140 are connected to each other by Km, the input of inverter 3 is connected to the switching TG as the input of the memory cell, and the input terminal of inverter 4 is Let the output be the output of the memory cell. Then, using an exclusive OR (abbreviated as KOR) 15 as a signal selection circuit, the output of the twin inverter 4, that is, the output of the memory cell, is used as one input of the EOR circuit, and the output of the AC signal source 9 is used as one input of the EOR circuit. This is the input to the EOF1 circuit 150.
ζらにKOR回路15の出力を画素電極8aと接続する
といりもの、1□セある。このよらな構成にする′1、
ことにより、メモ□′苺セルに“1′′かセットされた
1
場合は、液晶に±Vの交流電圧が印加これ、メモリセル
に“0′がセットされた場合には液晶に全く電圧がかか
らなくなり、第2図で説明したのと全く同じ動作をはせ
ることがでまる。ここで、インバータ13.14は、消
費電力を低減するといりことからCMOBインバータを
用いるのが望ましい。第5図に本発明の画像表示装置の
仙のψ雄側を示す。信号j1択回路として2つのTOl
6,17を用いたものである。インバータ13.14に
rるメモリセルの構成は第4図の例と同様であるか、メ
モリセルの出力つま9インバータ14の出力をTG16
のnチャンネル側ゲート及び、TOl、7のPチャンネ
ル91+ゲートに接続し、インバータ14の入力端子を
TOl6のPチャンネル側ゲート及びTOl7のnチャ
ンネル側ゲートにi#続する。そしてTOl6.17の
出力を互いに接続してii!i+ $F を椿8Pと接
続し、TOl7の入力端子は全画素共通に共通電極と接
続して、交流信号源9と接続する。づらに、TOl6の
入力端子は全画素共通にして、インバータ、18を介し
て交流信号源9と接Nきれる。In addition to ζ, there is a part 1□ which connects the output of the KOR circuit 15 to the pixel electrode 8a. With this configuration, if the memory cell is set to "1", an AC voltage of ±V is applied to the liquid crystal, and the memory cell is set to "0". In this case, no voltage is applied to the liquid crystal, and the same operation as explained in FIG. 2 can be performed. Here, it is desirable to use CMOB inverters as the inverters 13 and 14 in order to reduce power consumption. FIG. 5 shows the ψ male side of the image display device of the present invention. Two TOl as signal j1 selection circuit
6,17 is used. The configuration of the memory cells connected to the inverters 13 and 14 is the same as the example shown in FIG.
The input terminal of the inverter 14 is i# connected to the P-channel side gate of TO16 and the n-channel side gate of TO17. Then connect the outputs of TOl6.17 to each other ii! i+ $F is connected to Tsubaki 8P, and the input terminal of TOl 7 is connected to a common electrode for all pixels, and connected to AC signal source 9. In other words, the input terminal of the TOl 6 is shared by all pixels and connected to the AC signal source 9 via an inverter 18.
このよらに構成することによ抄メモリセルの出力が71
1のときは、TOl6がオン状態、TOl7がオフ状紳
になるため、液晶セルにけW3図Aのと 9−
と〈±Vの交流電圧が印加され、同様にメモリセルの出
力が”01のととけ、液晶セルには電圧が「]′加′2
!→1ない。第4図、第5図の例ではそれぞれ信号選択
回路として、KOR回路、Te3個を用いているが、勿
するにメモリセルの出力が“19のとλと“Ovのと〜
の画素電極に印加される交流波形の位相を反転1せるこ
とか出来れば良いのであり、AN、D回路の縮み合わせ
、OR回路の紹入合わせによっても全く同様の動作をζ
せることがでとるのであるからこれらも本発明の帥咋に
入ることはもちろんである。また、メモリセルが“0#
のと踵ニ±Vの交流電圧が印加これる回路構成も全く同
様であり、説明は省略する。With this configuration, the output of the memory cell is 71
When the value is 1, TOl6 is in the on state and TOl7 is in the off state, so AC voltages of 9- and 〈±V in Figure A of W3 are applied to the liquid crystal cell, and the output of the memory cell similarly becomes ``01''. When the voltage is applied to the liquid crystal cell,
! →No 1. In the examples shown in FIGS. 4 and 5, a KOR circuit and three Tes are used as signal selection circuits, but it goes without saying that the outputs of the memory cells are "19", "λ", and "Ov".
It is sufficient if the phase of the AC waveform applied to the pixel electrode of
Of course, these also fall within the scope of the present invention. Also, if the memory cell is “0#”
The circuit configuration to which an AC voltage of 2.+-.V is applied is exactly the same, and a description thereof will be omitted.
見上のよらな本発明の画像表示装置を用いることによね
、中間調を必要としない画像及び、その静止画像を表示
するのに適した、消費電力が少なくてすむ画像表示装置
を得るという当初の目的はテ全に達成で芦る。すなわち
、回路構成を全てデジタル的に−することと、静止画像
表示時には、60Hz程度の液晶駆動用交流9号を除い
て周辺回路を10−
全て停止トζせるごとがでと、大幅な梢費電力の低下が
けかれるのである。また、齢市両・動画を問わず交流駆
動が可節となるので、寿命・信頼性の点でも優れた表示
装夛が得られる。従って、微細ドツトによる文字やグラ
フィックなどのキャラクタティスプレィ装置に本発明を
適用することにより、微細ドy)による美しい表示と低
消費電力化と長寿命・高信頼性を同時に達成することか
でと本発明の工業的価値は大縫い。By using the image display device of the present invention, it is possible to obtain an image display device that consumes less power and is suitable for displaying images that do not require halftones and still images thereof. The goal is completely achieved. In other words, the circuit configuration must be entirely digital, and when displaying a still image, all peripheral circuits must be shut down except for the approximately 60 Hz AC No. 9 for driving the liquid crystal, which requires a large amount of overhead. The drop in power is eliminated. In addition, since the AC drive is adjustable regardless of the age of the display or the moving image, a display device with excellent longevity and reliability can be obtained. Therefore, by applying the present invention to character display devices such as characters and graphics using fine dots, it is possible to simultaneously achieve beautiful display using fine dots, low power consumption, long life, and high reliability. The industrial value of this invention is large stitches.
第1図は従来の画像表示装置を示す回路図、第2図は本
発明の画像表示装置を示す回路図、鎮3図は本発明の画
像表示装置に於ける液晶駆@電a−を示−F説明図、第
4図は本発明の画像表示装置のp体側を示す回路図、筺
5図は本発明の画像表示装置の4bの具体例を示す回路
図である。
1へ
5・・・・・・トランスミッションゲート6・・・・・
・メモリーセル
フ・・・・・・信号歯択回路
8・・・・・・液晶セル
8a・・・・・・ 画素電接
9・・・・・・交流信号源
10・・・・・・共通電極端子
11a・・・・・・交流信号源の波形
111)・・・・・・逆相交流波形
11c・・・・・・同相交流波形
12a 、 12b・・・・・・液晶駆動部゛圧波形1
3.14・・・・・・インバータ
15・・・・・・排仙的論理和回路
16.17・・・・・・トランスミッションゲート18
・・・・・インバータ
J】ノ上
出願人 株式会社 第二精工舎
、、些・・;I゛1″人 弁理士 最 上 積笛 /
/″XJ
¥ 2 図
わ
7
云 r
1
5 〜g 10ズー十1
ズ一+1
慄5図A 半3図乃
11α 11 αI
f b 11 C寥 4 図Fig. 1 is a circuit diagram showing a conventional image display device, Fig. 2 is a circuit diagram showing an image display device of the present invention, and Fig. 3 shows a liquid crystal driver in the image display device of the present invention. -F explanatory drawing, FIG. 4 is a circuit diagram showing the p-body side of the image display device of the present invention, and FIG. 5 is a circuit diagram showing a specific example of 4b of the image display device of the present invention. To 1 5...Transmission gate 6...
・Memory self...Signal tooth selection circuit 8...Liquid crystal cell 8a...Pixel electrical connection 9...AC signal source 10...Common Electrode terminal 11a...Waveform of AC signal source 111)...Reverse phase AC waveform 11c...In-phase AC waveform 12a, 12b...Liquid crystal drive unit pressure Waveform 1
3.14... Inverter 15... Exclusive OR circuit 16.17... Transmission gate 18
...Inverter J] Nogami Applicant Daini Seikosha Co., Ltd.; I゛1'' Patent attorney Sekifue Mogami /
/″
f b 11 C 4 fig.
Claims (2)
、または、半導体基板−ヒに、行列状に画素!極が形成
され、前記画素電極上に液晶を介1−て設置された透光
性基板上の透明′lt極を対向電極とした両像表示装置
に於て、前記画素電極−個に対して少すくトも一個のト
ランスミツシロンゲートと一ビ、ノドのメモリーセル及
び前言eメモリーセルの出力が”19レベルの時と″0
9レベノ1の時では互いに位相が反転した液n1駆動用
交流波形を選択する信号選択回動を半導体層中に形成し
、さらに前Ie透明電椿にも液晶駆動用交流波形を印加
する手段を具備していることを特徴とオる画像表示装置
゛。(1) Pixels are arranged in rows and columns on a semiconductor layer formed on an insulating substrate such as glass, or on a semiconductor substrate! In a double-image display device in which a transparent electrode is formed on a transparent substrate and is placed on the pixel electrode with a liquid crystal interposed therebetween as a counter electrode, When the output of one transmitter gate, one bit, one memory cell and the aforementioned e memory cell is ``19 level'' and ``0''
At the time of 9 level 1, a signal selection rotation is formed in the semiconductor layer to select AC waveforms for driving the liquid n1 whose phases are reversed to each other, and means for applying an AC waveform for driving the liquid crystal to the front Ie transparent camellia is also provided. An image display device characterized by comprising:
端子は信七伊給ラインに接続され、使方の端子は前Pメ
モリセルの入力端に接##すれており、前言eメモリセ
ルの出力は、前配信号選択回昂の制御信号となり、プら
に前i[1信号選択回路の出力と前記画素電極がw−続
されていることを特徴とする特許請求の範囲第一項8F
載の画像表示装置。(2) Previous Fii') One terminal of the transmission gate is connected to the Shinshichi supply line, the other terminal is connected to the input terminal of the previous P memory cell, and the first terminal of the transmission gate is connected to the input terminal of the previous e memory cell The output of the pixel electrode becomes a control signal for the pre-distribution signal selection circuit, and the output of the pre-i[1 signal selection circuit and the pixel electrode are connected to each other. 8F
image display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1672882A JPS58134689A (en) | 1982-02-04 | 1982-02-04 | Image display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1672882A JPS58134689A (en) | 1982-02-04 | 1982-02-04 | Image display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58134689A true JPS58134689A (en) | 1983-08-10 |
Family
ID=11924320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1672882A Pending JPS58134689A (en) | 1982-02-04 | 1982-02-04 | Image display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58134689A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006285118A (en) * | 2005-04-05 | 2006-10-19 | Hitachi Displays Ltd | Display device |
-
1982
- 1982-02-04 JP JP1672882A patent/JPS58134689A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006285118A (en) * | 2005-04-05 | 2006-10-19 | Hitachi Displays Ltd | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5019859B2 (en) | Liquid crystal device and electronic device | |
JPS5823091A (en) | Picture display unit | |
TW200307897A (en) | Display device, drive circuit for the same, and driving method for the same | |
JPH0334077B2 (en) | ||
JPS58186796A (en) | Liquid crystal display unit and driving thereof | |
JP2008241832A (en) | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus | |
JPH052208B2 (en) | ||
JPS6064395A (en) | Integrated circuit substrate for active panel | |
TW200417974A (en) | Liquid crystal display | |
JPS63304228A (en) | Liquid crystal display device | |
JPH035724B2 (en) | ||
US8164550B2 (en) | Liquid crystal display device | |
JP4115099B2 (en) | Display device | |
JPS58143389A (en) | Image display | |
US7095405B2 (en) | Output control circuit, driving circuit, electro-optic apparatus, and electronic instrument | |
JP4690554B2 (en) | Flat panel display | |
JPS58220185A (en) | Display element | |
JPS58134689A (en) | Image display | |
US4150365A (en) | Driver circuit for electrochromic display device | |
JPS58198084A (en) | Display element | |
US20020126081A1 (en) | Liquid crystal display device and method for driving the same | |
JPS6217732B2 (en) | ||
JP4419394B2 (en) | Electro-optical panel driving method and driving circuit, electro-optical panel using the same, and electronic apparatus | |
JP4963761B2 (en) | Display device | |
JPS5967592A (en) | Display unit |